JPH08306694A - 半導体の配線構造およびその製造方法 - Google Patents

半導体の配線構造およびその製造方法

Info

Publication number
JPH08306694A
JPH08306694A JP7217297A JP21729795A JPH08306694A JP H08306694 A JPH08306694 A JP H08306694A JP 7217297 A JP7217297 A JP 7217297A JP 21729795 A JP21729795 A JP 21729795A JP H08306694 A JPH08306694 A JP H08306694A
Authority
JP
Japan
Prior art keywords
metal
layer
wiring structure
semiconductor wiring
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7217297A
Other languages
English (en)
Other versions
JP2915828B2 (ja
Inventor
Chang-Jae Lee
昌宰 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH08306694A publication Critical patent/JPH08306694A/ja
Application granted granted Critical
Publication of JP2915828B2 publication Critical patent/JP2915828B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 基板上に第１金属の導電薄膜を形成し、該導
電薄膜表面上に第２金属を含有し第１金属と反応した後
第２金属化合物に変換されたパッシベーション層を形成
し、半導体の導電性を高度化して信頼性を向上し得る半
導体の配線構造およびその製造方法を提供しようとする
ものである。 【解決手段】 基板上に絶縁層と拡散障壁層とが順次積
層され、該拡散障壁層上面に第１金属の導電薄膜が積層
され、該導電薄膜表面上に第２金属を含有し前記第１金
属と反応した後第２金属化合物に変換された金属化合物
層および金属窒化物膜を有するパッシベーション層が形
成される半導体配線構造である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体の配線構造
に係るもので、詳しくは高集積半導体の銅薄膜配線上
に、銅と反応した金属化合物のパッシベーション（pass
ivation ; 不動態化）層を形成し、銅配線の導電性を高
度化して製品の信頼性を向上し得る半導体の配線構造お
よびその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体の高集積化に従い、該半導
体の速い動作速度が要求され、一層多量の電流を流し得
る半導体配線構造が必要になっている。さらに、半導体
の高集積化により該半導体の配線幅が減少されるので、
該配線を通って流れる電流密度は一層増加される。ま
た、従来の配線またはヴァイアライン（via line）にお
いては、廉価で高伝導度のアルミニウム材が用いられ、
純粋アルミニウムは低融点であるので、配線後には後続
の工程を必ず低温下で行なうようになっている。さらに
純粋アルミニウムにおいてはスパイク（spike ）および
エレクトロマイグレーション（electromigration）が発
生するので、Ｓｉ、Ｃｕ、Ｎｉ、Ｃｒなどを添加したア
ルミニウム合金が半導体の配線材料として広く用いられ
ている。一方、伝導度の良い銅をシリコン基板上に拡散
させて広用しているが、該銅は大気中で酸化し絶縁層と
の接着性が低下するので、最近、その接着性を向上させ
る方法が多く開発されている。すなわち、従来の半導体
の配線構造の一例として、米国特許（US Patent ）Ｎ
ｏ．４，７４２，０１４に記載され、図５に示すよう
に、単結晶層シリコン基板１内面上部に拡散領域２が形
成され、該拡散領域２上面に絶縁層３が積層され、該絶
縁層３の所定部位を除去して前記拡散領域２の表面が露
出されるコンタクトホール４が形成され、該コンタクト
ホール４周囲の前記絶縁層３および拡散領域２部位にス
パッタリングによりモリブデン薄膜５が積層され、該モ
リブデン薄膜５上面に銅薄膜６が積層された後、それら
銅薄膜６およびモリブデン薄膜５が順次所望のパターン
に形成され、該銅薄膜６上面にタングステン蒸着法によ
りタングステン薄膜７が選択的に積層され、該銅薄膜６
がパッシベーションされるようになる。
【０００３】そしてこのような従来の半導体配線構造の
一例においては、モリブデン薄膜５上面に銅薄膜６が形
成されて該モリブデン薄膜５は銅薄膜６の下方への拡散
障壁となり、該銅薄膜６の上面および側面にタングステ
ン薄膜７が蒸着されて該タングステン薄膜７が銅薄膜６
の上方および側方への拡散障壁となるように、該銅薄膜
６はそれらモリブデン薄膜５およびタングステン薄膜７
によりカプセル封止（encapsulation ）されている。し
たがって、前記絶縁層３に酸素が包含される場合も銅薄
膜６は酸素により酸化されず、銅薄膜６の銅原子は絶縁
層３に拡散されない。さらに、前記モリブデン薄膜５は
銅薄膜６と前記拡散領域２間の接触抵抗を減少させる。
【０００４】また、従来の半導体配線構造の他の例とし
て、米国特許（US Patent ）Ｎｏ．５，１３０，２７４
に記載され、図６に示すように、単結晶シリコン基板
（図示せず）上面に銅薄膜１１が積層された後、１次配
線のためパターニングされ、該銅薄膜１１上面および単
結晶シリコン基板上面に絶縁層１３の酸化膜が積層さ
れ、該絶縁層１３上面所定部位が除去されてヴァイアホ
ール１４が形成される。次いで、それら銅薄膜１１およ
び絶縁層１３上面にアルミニウムまたはクロムを含んだ
銅合金薄膜１５がスパッタリングにより積層された後、
エッチングされて前記ヴァイアホール１４のみに銅合金
薄膜のプラグ（plug）が形成される。その後、該銅合金
薄膜１５のプラグを酸素雰囲気下で熱処理すると、該プ
ラグ中のアルミニウムまたはクロム原子が該プラグ表面
に移動し、該プラグと前記絶縁層１３との界面に該絶縁
層１３の酸素と反応したＡｌ２０３またはＣｒ２０３の
ような酸化膜１７が形成される。次いで、前記ヴァイア
ホール１４内の銅合金薄膜１５の熱処理が終わると、該
プラグは該プラグ内部に形成される純粋銅薄膜１６と、
該プラグ外周面に形成される酸化膜１７とを有するよう
になる。
【０００５】
【発明が解明しようとする課題】しかるに、このような
従来の半導体の配線構造においては、前述した１つの例
の場合、タングステン蒸着を行なうとき、大気またはタ
ングステン蒸着雰囲気下で銅薄膜表面に容易に酸化膜が
形成され、該銅薄膜表面上にタングステン薄膜を選択的
に形成することが極めて難しくなるという不都合な点が
あった。
【０００６】また、前述した他の例の場合、銅合金中の
アルミニウムまたはクロム原子が熱処理を行なうときに
絶縁膜表面の酸素により酸化膜を形成するようになるた
め、酸化膜が厚くなるほど中央部の純粋銅の配線容積は
減少し、該純粋銅配線の抵抗が大きくなるという不都合
な点があった。
【０００７】そこで、このような問題点を解決するため
本発明者らは研究を重ねた結果、次のような半導体の配
線構造およびその製造方法を提供しようとするものであ
る。
【０００８】
【課題を解決するための手段】本発明の目的は、基板上
に第１金属の導電薄膜を形成し、該第１金属の導電薄膜
表面上に第２金属を含有しかつ前記第１金属と反応して
金属化合物に変換されるパッシベーション層を形成し、
半導体配線の導電性を高度化して、信頼性を向上し得る
半導体配線構造およびその製造方法を提供することであ
る。
【０００９】そして、このような本発明の目的は、基板
上に積層される絶縁層と、絶縁層上面に形成される第１
金属の導電薄膜と、第１金属の導電薄膜表面上に第２金
属を含有し第１金属と反応した後第２金属化合物に変換
して形成されるパッシベーション層と、を備えた半導体
配線構造を提供することにより達成される。
【００１０】より具体的には、このような本発明の目的
は、たとえば基板上に絶縁層が積層され、該絶縁層上面
の所定領域に拡散障壁層が形成され、該拡散障壁層上面
に第１金属の銅薄膜が形成され、該銅薄膜表面上に第２
金属のＴｉを含有し前記第１金属の銅と反応した後第２
金属化合物に変換されるＴｉＣｕ層と該ＴｉＣｕ層の表
面上に形成される金属窒化物のＴｉＮ膜３１とを有した
パッシベーション層２７が形成される半導体の配線構造
を提供することにより達成される。
【００１１】また、本発明の目的は、基板内上部に拡散
領域が形成された後基板上面に絶縁層が積層され、拡散
領域の所定部位にコンタクトホールが形成された後、コ
ンタクトホールにより露出された拡散領域表面と前記絶
縁層表面とに拡散障壁層が積層され、拡散障壁層上面に
第１金属の導電薄膜が積層され、第１金属の導電薄膜表
面に金属化合物のパッシベーション層が形成され、拡散
領域と拡散障壁層間に金属シリサイド層が形成されてな
る半導体配線構造を提供することにより達成される。
【００１２】具体的には、このような本発明の目的は、
たとえば基板内上部に拡散領域が形成された後該基板上
面に絶縁層が積層され、前記拡散領域の所定部位にコン
タクトホールが形成された後、該コンタクトホールによ
り露出された拡散領域表面と前記絶縁層表面とに拡散障
壁層が積層され、該拡散障壁層上面に第１金属の銅薄膜
が積層され、該銅薄膜表面に第２金属のＴｉを含有し前
記第１金属の銅と反応した後第２金属化合物に変換され
るＴｉＣｕ層と、該ＴｉＣｕ層の表面上に形成される金
属窒化物のＴｉＮ膜とを有したパッシベーション層が形
成される半導体配線構造を提供することにより達成され
る。
【００１３】また、本発明の目的は、基板上に所望パタ
ーンの第１金属の導電薄膜を形成する工程と、該第１金
属の導電薄膜表面上に第２金属を含有し第１金属と反応
した金属化合物のパッシベーション層を形成する工程
と、を行なう半導体配線構造の製造方法を提供すること
により達成される。
【００１４】さらに、本発明の目的は、基板内上部に拡
散領域を形成する工程と、該基板上面に絶縁層を形成す
る工程と、該絶縁層上面に所定パターンのイオン注入層
を形成する工程と、前記拡散領域所定部位に前記絶縁層
を除去してコンタクトホールを形成する工程と、該コン
タクトホール内の拡散領域表面と前記絶縁層表面とに拡
散障壁層を形成した後該拡散障壁層表面に第１金属の導
電薄膜を形成する工程と、該第１金属の導電薄膜表面上
に第２金属を含有し第１金属と反応させて第１金属化合
物層を形成する工程と、該第１金属化合物層を熱処理し
第２金属化合物および金属窒化物膜を有するパッシベー
ション層に変換させる工程と、を順次行なう半導体配線
構造の製造方法を提供することにより達成される。
【００１５】
【実施例】以下、本発明の実施例に対し図面を用いて詳
細に説明する。図１に示すように、本発明に係る半導体
配線構造の第１実施例においては、基板２１上面に絶縁
層２３が積層され、該絶縁層２３上面の所定領域に拡散
障壁層２５が形成され、該拡散障壁層２５上面に第１金
属の銅薄膜２６が形成され、該銅薄膜２６表面に前記第
１金属の銅と反応した後第２金属化合物に変換された第
２金属Ｔｉを含有するＴｉＣｕ層３０と、該ＴｉＣｕ層
３０の表面上に形成された金属窒化物のＴｉＮ膜３１と
を有するパッシベーション層２７が形成される。
【００１６】そして、このように構成された本発明に係
る半導体配線構造第１実施例の製造方法を説明すると次
のようである。図２（Ａ）に示すように、まず、単結晶
シリコン基板２１上面に絶縁層２３が積層され、該絶縁
層２３上面に銅原子の拡散障壁層２５が約５００Åの厚
さに積層される。この場合、Ｓｉ3 Ｎ4 、ＴｉＮ、Ｔａ
Ｎ、ＺｒＮの窒化物、またはＭｏ、Ｔｉ、Ｗ、Ｔａ、Ｚ
ｒの高融点金属、もしくはＭｏＯ、ＲｕＯ2 、Ｙ2 Ｏ3
の伝導性酸化物、その他、銅と反応し金属化合物を形成
するＬａ、Ｍｇ、Ｐｔ、Ｓｒ、Ｙ等の金属中から１つの
物質が選択され、該選択された物質が絶縁層２３上面に
スパッタリングまたはＣＶＤ法により拡散障壁層２５と
して積層される。次いで、該拡散障壁層２５上面に第１
金属として銅またはアルミニウムの薄膜が形成される
が、以下、スパッタリングまたはＣＶＤ法により５００
０Åの厚さの銅薄膜２６が形成された場合について説明
する。次いで、図２（Ｂ）に示すように、該銅薄膜２６
表面に所定パターンの導電層感光膜（ホトレジスト膜）
（図示せず）が形成され、マスクによりマスキングされ
ない領域の銅薄膜２６はＳｉＣｌ4 ／Ｃｌ2 ／Ｎ2 の混
合ガスのプラズマ雰囲気下でドライエッチングされ、そ
の後マスキングされない領域の拡散障壁層２５もドライ
エッチングされ、銅薄膜２６および拡散障壁層２５はそ
れぞれ所望のパターンに形成される。
【００１７】次いで、図２（Ｃ）に示すように、第１金
属の銅と反応し金属化合物を形成する第２金属のＴｉ層
２８が絶縁層２３および銅薄膜２６表面上に５００Åの
厚さでＣＶＤ法により積層される。この場合、該第２金
属の層２８はＴｉに限定されず、その代わりに、たとえ
ば、Ｌａ、Ｍｇ、Ｐｔ、Ｓｒ、ＹおよびＺｒの中からい
ずれか１つを選択して使用することもできる。その後、
図２（Ｄ）に示すように、３５０℃の温度および不活性
ガス雰囲気下でＴｉ層２８を熱処理し銅薄膜２６の表面
に接する該Ｔｉ層２８領域のみを金属化合物に変化させ
第１金属の銅化合物層であるＴｉ2 Ｃｕ層２９を形成す
る。次いで、図２（Ｅ）に示すように、第１金属の銅化
合物に変化しなかったＴｉ層２８の他の領域は湿式エッ
チングを施して除去する。この場合、湿式エッチング液
は、ＨＣｌおよびＨＮＯ3 の混合酸またはＨ2 Ｏで希釈
したフッ酸溶液を用いる。次いで、７００℃の温度およ
び窒素雰囲気下でＴｉ2 Ｃｕ層２９を熱処理し、第２金
属化合物に変換されたＴｉＣｕ層３０と該ＴｉＣｕ層３
０表面上に形成された金属窒化物膜ＴｉＮ３１とを有す
るパッシベーション層２７を形成する。この場合、窒素
雰囲気下の熱処理は、Ｎ2 またはＮＨ3 ガスを用い、プ
ラズマ処理炉、または高速処理炉を用いることができ
る。一方、金属窒化物膜ＴｉＮ３１は、Ｔｉ−Ｃｕ−Ｎ
の３成分の金属窒化物に置換することもできるし、第２
金属にＺｒを代用する場合は、Ｚｒ−Ｃｕ−Ｎの３成分
の金属窒化物に置換することができる。
【００１８】本発明に係る半導体配線構造の第２実施例
として次のように構成することもできる。すなわち、図
３に示すように、基板４１内上部に拡散領域４２が形成
された後、該基板４１上面に絶縁層４３が積層され、拡
散領域４２所定部位にコンタクトホールが形成された
後、該コンタクトホールにより露出された拡散領域４２
表面と絶縁層４３表面とに拡散障壁層４５が積層され
る。該拡散障壁層４５上面に第１金属の銅の薄膜４６が
積層され、該銅薄膜４６表面に第２金属のＴｉを含有し
第１金属の銅と反応した後第２金属化合物に変換された
ＴｉＣｕ層５０と、該ＴｉＣｕ層５０の表面上に形成さ
れた金属窒化物のＴｉＮ膜５１とを有するパッシベーシ
ョン層４７が形成される。
【００１９】このように構成された本発明に係る半導体
配線構造の第２実施例の製造方法を説明すると次のよう
である。図４（Ａ）に示すように、まず、基板４１内上
部に拡散領域４２が形成された後、該基板４１上面に絶
縁層４３が積層され、該絶縁層４３表面に薄く窒素イオ
ンが注入されてファイルアップ（file up ）される。次
いで、図４（Ｂ）に示すように、拡散領域４２の所定部
位に該拡散領域を露出させるコンタクトホールが切刻形
成され、該コンタクトホールにより露出された拡散領域
４２の表面と絶縁層４３の表面とにＴｉの拡散障壁層４
５が５００Åの厚さに積層され、該Ｔｉの拡散障壁層４
５上面に第１金属としてたとえば銅薄膜４６が１０００
Åの厚さに積層される。この場合、拡散障壁層４５は、
Ｔｉの代わりに、Ｚｒ、Ｔａ、Ｃｏ中から選択されるい
ずれか１つを使用し、単結晶シリコン基板と反応させて
金属シリサイド（silicide）層を形成したりまたは窒素
と反応させて金属窒化物を形成することもできる。か
つ、前記第１金属の銅はアルミニウムを用いることもで
きる。
【００２０】その後、銅薄膜４６表面上に所望パターン
の導電層感光膜（ホトレジスト膜）（図示せず）が形成
され、マスクによりマスキングされない領域の銅薄膜４
６およびＴｉの拡散領域層４５部位がドライエッチング
され、銅薄膜４６および拡散障壁層４５がそれぞれ所望
のパターンに形成される。次いで、図４（Ｃ）に示すよ
うに、銅薄膜４６表面上にＴｉ層が積層され、第１金属
の銅の化合物であるＴｉ2 Ｃｕ層が形成される。その
後、該Ｔｉ2 Ｃｕ層が窒素雰囲気で熱処理され、該Ｔｉ
層が前記第１実施例と同様に不活性ガス雰囲気で熱処理
され、第２金属化合物に変換されたＴｉＣｕ層５０と該
ＴｉＣｕ層５０表面上に形成された金属窒化物のＴｉＮ
膜５１とを有するパッシベーション層４７が形成され
る。また、該パッシベーション層４７が形成される工程
では、拡散領域４２と拡散障壁層４５との間にＴｉによ
りＴｉＳｉ2 のようなシリサイド層５３が形成され、そ
の結果、銅薄膜４６の配線抵抗が低くなる。さらに、拡
散障壁層４５のＴｉと絶縁層４３内にイオン注入された
窒素とが反応して、該拡散障壁層４５のＴｉ層はＴｉＮ
層に変化する。この場合、ＴｉＮ膜５１はＴｉ−Ｃｕ−
Ｎの３成分の金属窒化物に置換することもできる。ま
た、第２金属がＺｒの場合は、Ｚｒ−Ｃｕ−Ｎの３成分
の金属窒化物層に置換し得る。
【００２１】今回開示された発明の実施例はすべての点
で例示であって制限的なものではないと考えられるべき
である。本発明の範囲は上記した説明ではなくて特許請
求の範囲によって示され、特許請求の範囲と均等の意味
および範囲内でのすべての変更が含まれることが意図さ
れる。
【００２２】
【発明の効果】以上説明したように、本発明に係る半導
体の配線構造およびその製造方法においては、基板上に
拡散障壁層が積層されて該拡散障壁層上面に第１金属の
銅薄膜が積層され、該銅薄膜表面に第２金属Ｔｉを含有
し前記第１金属の銅と反応した後第２金属化合物に変換
されたＴｉＣｕ層と該ＴｉＣｕ層の表面に形成された金
属窒化物のＴｉＮ膜とを有するパッシベーション層が形
成されて構成されるため、二重構造のパッシベーション
層により半導体配線の導電性が高度化され、接触抵抗が
低くなって、製品の信頼性が向上されるという効果があ
る。
【図面の簡単な説明】
【図１】本発明に係る半導体配線構造の第１実施例を示
す縦断面図である。
【図２】（Ａ）−（Ｅ）は、本発明に係る半導体配線構
造について第１実施例の製造工程を示す縦断面図であ
る。
【図３】本発明に係る半導体配線構造の第２実施例を示
す縦断面図である。
【図４】（Ａ）−（Ｃ）は、本発明に係る半導体配線構
造について第２実施例の製造工程を示す縦断面図であ
る。
【図５】（Ａ）−（Ｃ）は、従来の半導体配線構造の製
造方法の一例を示す断面図である。
【図６】（Ａ）−（Ｃ）は、従来の半導体配線構造の製
造方法の他の例を示す断面図である。
【符号の説明】
１ 基板 ２ 拡散領域 ３、１３ 絶縁層 ４ コンタクトホール ５ モリブデン薄膜 ６、１１ 銅薄膜 ７ タングステン薄膜 １４ ヴァイアホール（via hole） １５ 銅合金薄膜 １６ 純粋銅薄膜 １７ 酸化膜 ２１、４１ 基板 ２３、４３ 絶縁層 ２５、４５ 拡散障壁層 ２６、４６ 銅薄膜 ２７、４７ パッシベーション（passivation ）層 ２８ Ｔｉ層 ２９ Ｔｉ2 Ｃｕ層 ３０、５０ ＴｉＣｕ層 ３１、５１ ＴｉＮ膜 ４２ 拡散領域 ５３ シリサイド（silicide）層

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 半導体の配線構造であって、 基板上に積層される絶縁層と、前記絶縁層上面に形成さ
    れる第１金属の導電薄膜と、前記第１金属の導電薄膜表
    面上に第２金属を含有し前記第１金属と反応した後第２
    金属化合物に変換して形成されるパッシベーション層
    と、を備えた半導体配線構造。
  2. 【請求項２】 前記絶縁層と前記第１金属の導電薄膜間
    には、拡散障壁層が形成される請求項１記載の半導体配
    線構造。
  3. 【請求項３】 前記パッシベーション層は、金属化合物
    と、前記金属化合物層表面上に形成される金属窒化物膜
    と、を有する請求項１記載の半導体配線構造。
  4. 【請求項４】 前記金属窒化物膜は、前記第２金属の窒
    化物膜である請求項３記載の半導体配線構造。
  5. 【請求項５】 前記第１金属は、銅およびアルミニウム
    からなる群から選択されるいずれか１つである請求項１
    または２記載の半導体配線構造。
  6. 【請求項６】 前記第２金属は、Ｓｉ、Ｌａ、Ｍｇ、Ｐ
    ｔ、Ｓｒ、Ｙ、ＴｉおよびＺｒからなる群から選択され
    るいずれか１つである請求項１または４記載の半導体配
    線構造。
  7. 【請求項７】 前記第１金属と反応する化合物層はＴｉ
    2 Ｃｕ層であり、前記第２金属の化合物層はＴｉＣｕ層
    である請求項１記載の半導体配線構造。
  8. 【請求項８】 半導体配線構造の製造方法であって、 基板上に所望パターンの第１金属の導電薄膜を形成する
    工程と、前記第１金属の導電薄膜表面上に第２金属を含
    有し前記第１金属と反応した金属化合物のパッシベーシ
    ョン層を形成する工程と、を行なう半導体配線構造の製
    造方法。
  9. 【請求項９】 前記金属化合物のパッシベーション層を
    形成する工程は、前記第１金属の導電薄膜表面上に第２
    金属層を形成する段階と、それら第２金属層および導電
    薄膜を１次熱処理し前記第２金属層を第１金属の化合物
    層に変換させる段階と、前記変換された第１金属の化合
    物を２次熱処理し第２金属化合物層および金属窒化物膜
    を形成する段階と、を順次行なう請求項８記載の半導体
    配線構造の製造方法。
  10. 【請求項１０】 前記第１金属は、銅およびアルミニウ
    ムからなる群から選択されるいずれか１つである請求項
    ８記載の半導体配線構造の製造方法。
  11. 【請求項１１】 前記第２金属は、Ｓｉ、Ｌａ、Ｍｇ、
    Ｐｔ、Ｓｒ、Ｙ、ＴｉおよびＺｒからなる群から選択さ
    れるいずれか１つである請求項８記載の半導体配線構造
    の製造方法。
  12. 【請求項１２】 前記１次熱処理は、３５０℃の温度お
    よび不活性ガスの雰囲気下で行なわれる請求項９記載の
    半導体配線構造の製造方法。
  13. 【請求項１３】 前記２次熱処理は、７００℃の温度お
    よび窒素雰囲気下で行なわれる請求項９記載の半導体配
    線構造の製造方法。
  14. 【請求項１４】 前記第１金属と反応する化合物層はＴ
    ｉ2 Ｃｕ層であり、前記第２金属の化合物層はＴｉＣｕ
    層である請求項９記載の半導体配線構造の製造方法。
  15. 【請求項１５】 前記金属窒化物は、ＴｉＮ膜である請
    求項９記載の半導体配線構造の製造方法。
  16. 【請求項１６】 前記金属窒化物膜は、Ｔｉ−Ｃｕ−Ｎ
    の３成分からなる請求項９記載の半導体配線構造の製造
    方法。
  17. 【請求項１７】 前記金属窒化物膜は、Ｚｒ−Ｃｕ−Ｎ
    の３成分からなる請求項９記載の半導体配線構造の製造
    方法。
  18. 【請求項１８】 前記金属窒化物膜は、Ｚｒ−Ｎ膜であ
    る請求項９記載の半導体配線構造の製造方法。
  19. 【請求項１９】 基板内上部に拡散領域が形成された後
    前記基板上面に絶縁層が積層され、前記拡散領域の所定
    部位にコンタクトホールが形成された後、前記コンタク
    トホールにより露出された拡散領域表面と前記絶縁層表
    面とに拡散障壁層が積層され、前記拡散障壁層上面に第
    １金属の導電薄膜が積層され、前記第１金属の導電薄膜
    表面に金属化合物のパッシベーション層が形成され、前
    記拡散領域と前記拡散障壁層間に金属シリサイド層が形
    成されてなる半導体配線構造。
  20. 【請求項２０】 前記パッシベーション層は、第２金属
    を含有し前記第１金属と反応して形成された金属化合物
    層と、前記金属化合物層表面上に形成された金属窒化物
    と、を備えた請求項１９記載の半導体配線構造。
  21. 【請求項２１】 前記拡散障壁層は、金属窒化物である
    請求項１９記載の半導体配線構造。
  22. 【請求項２２】 基板内上部に拡散領域を形成する工程
    と、前記基板上面に絶縁層を形成する工程と、前記絶縁
    層上面に所定パターンのイオン注入層を形成する工程
    と、前記拡散領域における所定部位の前記絶縁層を除去
    してコンタクトホールを形成する工程と、前記コンタク
    トホール内の拡散領域表面と前記絶縁層表面とに拡散障
    壁層を形成した後、前記拡散障壁層上面に第１金属の導
    電薄膜を形成する工程と、前記第１金属の導電薄膜表面
    に第２金属を包含し第１金属と反応させて第１金属化合
    物層を形成する工程と、前記第１金属化合物層を熱処理
    し第２金属化合物層および金属窒化物膜を有するパッシ
    ベーション層に変換させる工程と、を順次行なう半導体
    配線構造の製造方法。
  23. 【請求項２３】 前記イオン注入層は、窒素イオン注入
    層である請求項２２記載の半導体配線構造の製造方法。
  24. 【請求項２４】 前記熱処理の行なわれる間に、前記絶
    縁層上の拡散障壁層は金属窒化物層に変換される請求項
    ２２記載の半導体配線構造の製造方法。
  25. 【請求項２５】 前記熱処理の行なわれる間に、前記拡
    散領域と前記拡散障壁層間に金属シリサイド層が形成さ
    れる請求項２２記載の半導体配線構造の製造方法。
  26. 【請求項２６】 前記拡散障壁層の構成物は、Ｔｉ、Ｚ
    ｒ、ＴａおよびＣｏからなる群から選択されるいずれか
    １つである請求項２２記載の半導体配線構造の製造方
    法。
JP7217297A 1995-04-01 1995-08-25 半導体の配線構造およびその製造方法 Expired - Lifetime JP2915828B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950007653A KR0179822B1 (ko) 1995-04-01 1995-04-01 반도체 장치의 배선 구조 및 그 제조 방법
KR95P7653 1995-04-01

Publications (2)

Publication Number Publication Date
JPH08306694A true JPH08306694A (ja) 1996-11-22
JP2915828B2 JP2915828B2 (ja) 1999-07-05

Family

ID=19411402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7217297A Expired - Lifetime JP2915828B2 (ja) 1995-04-01 1995-08-25 半導体の配線構造およびその製造方法

Country Status (3)

Country Link
US (2) US5656860A (ja)
JP (1) JP2915828B2 (ja)
KR (1) KR0179822B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504234B2 (en) 2000-02-04 2003-01-07 Nec Corporation Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate
JP2013004961A (ja) * 2011-06-10 2013-01-07 Jiaotong Univ 半導体素子

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751567B1 (en) * 1995-06-27 2007-11-28 International Business Machines Corporation Copper alloys for chip interconnections and method of making
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US6100196A (en) * 1996-04-08 2000-08-08 Chartered Semiconductor Manufacturing Ltd. Method of making a copper interconnect with top barrier layer
US6037609A (en) * 1997-01-17 2000-03-14 General Electric Company Corrosion resistant imager
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US5891802A (en) * 1997-07-23 1999-04-06 Advanced Micro Devices, Inc. Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects
JP3149846B2 (ja) * 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
US6982226B1 (en) * 1998-06-05 2006-01-03 Agere Systems Inc. Method of fabricating a contact with a post contact plug anneal
US6457234B1 (en) * 1999-05-14 2002-10-01 International Business Machines Corporation Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond
US6291295B1 (en) * 1999-05-24 2001-09-18 United Microelectronics Corp. Method of forming a storage electrode of a capacitor on an ion-implanted isolation layer
DE19958200B4 (de) * 1999-12-02 2006-07-06 Infineon Technologies Ag Mikroelektronische Struktur und Verfahren zu deren Herstellung
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6440230B1 (en) * 2000-03-03 2002-08-27 Micron Technology, Inc. Nitride layer forming method
US6416812B1 (en) * 2000-06-29 2002-07-09 International Business Machines Corporation Method for depositing copper onto a barrier layer
US6503641B2 (en) * 2000-12-18 2003-01-07 International Business Machines Corporation Interconnects with Ti-containing liners
US6554914B1 (en) * 2001-02-02 2003-04-29 Novellus Systems, Inc. Passivation of copper in dual damascene metalization
US7781327B1 (en) 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US7186648B1 (en) 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US6633085B1 (en) * 2001-06-20 2003-10-14 Advanced Micro Devices, Inc. Method of selectively alloying interconnect regions by ion implantation
US7247554B2 (en) * 2002-07-02 2007-07-24 University Of North Texas Method of making integrated circuits using ruthenium and its oxides as a Cu diffusion barrier
US6928733B2 (en) * 2002-11-06 2005-08-16 Lingualcare, Inc. Method and system for customizing an orthodontic archwire
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8173995B2 (en) 2005-12-23 2012-05-08 E. I. Du Pont De Nemours And Company Electronic device including an organic active layer and process for forming the electronic device
US7855147B1 (en) 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7645696B1 (en) 2006-06-22 2010-01-12 Novellus Systems, Inc. Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
JP2008091457A (ja) * 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
JP5243510B2 (ja) * 2010-10-01 2013-07-24 富士フイルム株式会社 配線材料、配線の製造方法、及びナノ粒子分散液
US20120261812A1 (en) * 2011-04-14 2012-10-18 Topacio Roden R Semiconductor chip with patterned underbump metallization
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459938A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of semiconductor device
JPH04350938A (ja) * 1991-05-29 1992-12-04 Sony Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
JPS5976453A (ja) * 1982-10-19 1984-05-01 Mitsubishi Metal Corp 半導体装置のリ−ド材用Ｃｕ合金クラツド材
US4742014A (en) * 1985-05-10 1988-05-03 Texas Instruments Incorporated Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US5019531A (en) * 1988-05-23 1991-05-28 Nippon Telegraph And Telephone Corporation Process for selectively growing thin metallic film of copper or gold
US4977440A (en) * 1989-01-04 1990-12-11 Stevens E Henry Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5310602A (en) * 1991-11-12 1994-05-10 Cornell Research Foundation Self-aligned process for capping copper lines
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459938A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of semiconductor device
JPH04350938A (ja) * 1991-05-29 1992-12-04 Sony Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504234B2 (en) 2000-02-04 2003-01-07 Nec Corporation Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate
JP2013004961A (ja) * 2011-06-10 2013-01-07 Jiaotong Univ 半導体素子

Also Published As

Publication number Publication date
KR0179822B1 (ko) 1999-04-15
US6057232A (en) 2000-05-02
JP2915828B2 (ja) 1999-07-05
US5656860A (en) 1997-08-12
KR960039281A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
JP2915828B2 (ja) 半導体の配線構造およびその製造方法
CA1306072C (en) Refractory metal - titanium nitride conductive structures and processes for forming the same
KR0152370B1 (ko) 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법
US4337476A (en) Silicon rich refractory silicides as gate metal
JP3519632B2 (ja) 半導体装置の製造方法
JPS61142739A (ja) 半導体装置の製造方法
US5430258A (en) Copper interconnection structure and method of preparing same
JPS62113421A (ja) 半導体装置の製造方法
JPH08181212A (ja) 半導体装置およびその製造方法
JP2918914B2 (ja) 半導体装置及びその製造方法
JPH0837145A (ja) 半導体集積回路装置の製造方法
JPH041497B2 (ja)
JP3120471B2 (ja) 半導体装置の製造方法
JPH11288936A (ja) 半導体装置の製造方法
JPH05129227A (ja) 半導体装置の製造方法
JP2714847B2 (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
KR100290778B1 (ko) 반도체소자의게이트 형성방법
JPH06112157A (ja) 半導体装置及びその製造方法
JPH03190223A (ja) 半導体装置の製造方法
JPH03133129A (ja) 半導体装置の製造方法
JPH09293722A (ja) 半導体装置の製造方法
JP2797367B2 (ja) 半導体集積回路装置の製造方法
JPH1084084A (ja) 半導体装置および半導体装置の製造方法
JPH07111969B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990323

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 15

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term