JPH04350938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04350938A JPH04350938A JP12416891A JP12416891A JPH04350938A JP H04350938 A JPH04350938 A JP H04350938A JP 12416891 A JP12416891 A JP 12416891A JP 12416891 A JP12416891 A JP 12416891A JP H04350938 A JPH04350938 A JP H04350938A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- titanium
- oxygen
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しくは、半導体装置に形成される銅配線
の酸化防止方法に係わる。
に関し、更に詳しくは、半導体装置に形成される銅配線
の酸化防止方法に係わる。
【０００２】
【従来の技術】近年、ＵＬＳＩの高集積化に伴い、電極
配線は微細化傾向にある。電極配線材料としてはアルミ
ニウムあるいはアルミニウム系合金が多用されてきたが
、配線の線幅が減少するにつれて、エレクトロマイグレ
ーションが厳しく、信頼性を保証することが難しくなっ
てきている。そこで、アルミニウムに代る配線材料とし
てモリブデン（Ｍｏ），タングステン（Ｗ）などの高融
点金属が試されているが、その抵抗はバルクでアルミニ
ウムの２倍以上と高く、薄膜ではさらに高い。従ってエ
レクトロマイグレーションに強く、低抵抗な材料が求め
られている。そこで、アルミニウムに代わる配線材料と
して銅（Ｃｕ）を用いることが考えられる。銅は、低抵
抗でエレクトロマイグレーションに強く、微細デバイス
への形成を可能にする。
配線は微細化傾向にある。電極配線材料としてはアルミ
ニウムあるいはアルミニウム系合金が多用されてきたが
、配線の線幅が減少するにつれて、エレクトロマイグレ
ーションが厳しく、信頼性を保証することが難しくなっ
てきている。そこで、アルミニウムに代る配線材料とし
てモリブデン（Ｍｏ），タングステン（Ｗ）などの高融
点金属が試されているが、その抵抗はバルクでアルミニ
ウムの２倍以上と高く、薄膜ではさらに高い。従ってエ
レクトロマイグレーションに強く、低抵抗な材料が求め
られている。そこで、アルミニウムに代わる配線材料と
して銅（Ｃｕ）を用いることが考えられる。銅は、低抵
抗でエレクトロマイグレーションに強く、微細デバイス
への形成を可能にする。
【０００３】しかしながら、銅配線がこれまでにデバイ
スに適用されなかった理由は、Ｃｕが酸素を数％でも含
む雰囲気において、２００℃程度の温度で酸化されるた
めであった。即ち、ウエハプロセスにおいては、ＣＶＤ
法による絶縁膜形成・アニール等、Ｃｕ膜が高温で酸素
雰囲気に晒される工程を経るため、そこで酸化されてし
まうという問題を生じていた。例えば、Ｃｕ配線形成後
に絶縁膜としてＣＶＤ法によりＳｉＯ２膜を形成する場
合には、ウエハは例えばＳｉＨ４＋Ｎ２Ｏガス中で基板
温度３００℃〜４００℃に晒される。このとき、Ｃｕは
反応ガスに含まれる酸素によってＣｕは酸化される。ま
た、Ｃｕ配線形成後にアニールを行なう場合は、通常の
電気炉でＮ２を流し４００℃〜７００℃で行なわれるが
、炉内に存在する微量の残留酸素やＳｉＯ２膜中の酸素
（Ｏ）でＣｕは酸化されてしまう。Ｃｕは、Ａｌと異な
り表面に安定な酸化膜を作らないため、表面が酸素と反
応すると膜中に酸素が拡散し、酸化銅となって電気抵抗
は急激に上昇し配線として実用に適さないものとなって
しまう。
スに適用されなかった理由は、Ｃｕが酸素を数％でも含
む雰囲気において、２００℃程度の温度で酸化されるた
めであった。即ち、ウエハプロセスにおいては、ＣＶＤ
法による絶縁膜形成・アニール等、Ｃｕ膜が高温で酸素
雰囲気に晒される工程を経るため、そこで酸化されてし
まうという問題を生じていた。例えば、Ｃｕ配線形成後
に絶縁膜としてＣＶＤ法によりＳｉＯ２膜を形成する場
合には、ウエハは例えばＳｉＨ４＋Ｎ２Ｏガス中で基板
温度３００℃〜４００℃に晒される。このとき、Ｃｕは
反応ガスに含まれる酸素によってＣｕは酸化される。ま
た、Ｃｕ配線形成後にアニールを行なう場合は、通常の
電気炉でＮ２を流し４００℃〜７００℃で行なわれるが
、炉内に存在する微量の残留酸素やＳｉＯ２膜中の酸素
（Ｏ）でＣｕは酸化されてしまう。Ｃｕは、Ａｌと異な
り表面に安定な酸化膜を作らないため、表面が酸素と反
応すると膜中に酸素が拡散し、酸化銅となって電気抵抗
は急激に上昇し配線として実用に適さないものとなって
しまう。
【０００４】特開昭６３−２９９２５０号公報記載の従
来技術は、Ｃｕ配線上にシリコンを堆積させ、酸素雰囲
気中で熱処理を施して銅−二酸化シリコン（Ｃｕ−Ｓｉ
Ｏ２）合金とする方法であり、Ｃｕ配線の酸化の防止を
図ったものである。
来技術は、Ｃｕ配線上にシリコンを堆積させ、酸素雰囲
気中で熱処理を施して銅−二酸化シリコン（Ｃｕ−Ｓｉ
Ｏ２）合金とする方法であり、Ｃｕ配線の酸化の防止を
図ったものである。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術を用いても、Ｃｕ配線中にＳｉＯ２が含ま
れる構造となることや、Ｃｕ配線上に堆積させたシリコ
ンを酸素雰囲気中で熱処理するため、Ｃｕは酸素と反応
する機会が多くなり、完全にＣｕの酸化を防止し得るも
のでなかった。そのため、Ｃｕ配線の有効な酸化防止方
法が要望されていた。
うな従来技術を用いても、Ｃｕ配線中にＳｉＯ２が含ま
れる構造となることや、Ｃｕ配線上に堆積させたシリコ
ンを酸素雰囲気中で熱処理するため、Ｃｕは酸素と反応
する機会が多くなり、完全にＣｕの酸化を防止し得るも
のでなかった。そのため、Ｃｕ配線の有効な酸化防止方
法が要望されていた。
【０００６】本発明は、このような従来の問題点に着目
して創案されたものであって、Ｃｕ配線の酸化が防止さ
れる半導体装置の製造方法を得んとするものである。
して創案されたものであって、Ｃｕ配線の酸化が防止さ
れる半導体装置の製造方法を得んとするものである。
【０００７】
【課題を解決するための手段】そこで、本発明は、下地
基板上に形成された銅配線表面に銅（Ｃｕ）−チタン（
Ｔｉ）系合金膜を形成する工程と、前記銅（Ｃｕ）−チ
タン（Ｔｉ）系合金膜が形成された銅配線上に、酸素（
Ｏ）を構成成分とする絶縁膜を形成する工程とを備えた
ことを、その解決方法としている。
基板上に形成された銅配線表面に銅（Ｃｕ）−チタン（
Ｔｉ）系合金膜を形成する工程と、前記銅（Ｃｕ）−チ
タン（Ｔｉ）系合金膜が形成された銅配線上に、酸素（
Ｏ）を構成成分とする絶縁膜を形成する工程とを備えた
ことを、その解決方法としている。
【０００８】
【作用】銅配線の表面に銅−チタン合金膜を存在させる
ことによって、酸素（Ｏ）を構成成分とする絶縁膜（例
えばＳＯＧ膜，プラズマＳｉＯ２膜等）と銅の反応を抑
制する。即ち、銅−チタン合金膜中のチタン（Ｔｉ）は
、酸素をゲッタリングする作用があるため、高温処理を
経ても絶縁膜中の酸素はチタンと結合し、内部の銅とは
反応をしない。
ことによって、酸素（Ｏ）を構成成分とする絶縁膜（例
えばＳＯＧ膜，プラズマＳｉＯ２膜等）と銅の反応を抑
制する。即ち、銅−チタン合金膜中のチタン（Ｔｉ）は
、酸素をゲッタリングする作用があるため、高温処理を
経ても絶縁膜中の酸素はチタンと結合し、内部の銅とは
反応をしない。
【０００９】
【実施例】以下、本発明に係る半導体装置の製造方法の
詳細を図面に示す実施例に基づいて説明する。
詳細を図面に示す実施例に基づいて説明する。
【００１０】（第１実施例）図１〜図５は、本発明の第
１実施例を示している。
１実施例を示している。
【００１１】本実施例は、先ず、素子を形成したシリコ
ン基板（図示省略）上にＳｉＯ２で成る酸化膜１１を形
成した後、この酸化膜１１の所定の位置にコンタクトホ
ール（図示省略）を開孔する。続いて、ＤＣマグネトロ
ンスパッタリング法を用いてコンタクトメタルとしての
チタン（Ｔｉ）膜１２を例えばÅの厚さに形成し、次に
、バリアメタルとしての窒化チタン（ＴｉＮ）膜１３を
例えば１０００Åの厚さに形成する。
ン基板（図示省略）上にＳｉＯ２で成る酸化膜１１を形
成した後、この酸化膜１１の所定の位置にコンタクトホ
ール（図示省略）を開孔する。続いて、ＤＣマグネトロ
ンスパッタリング法を用いてコンタクトメタルとしての
チタン（Ｔｉ）膜１２を例えばÅの厚さに形成し、次に
、バリアメタルとしての窒化チタン（ＴｉＮ）膜１３を
例えば１０００Åの厚さに形成する。
【００１２】さらに、窒化チタン膜１３上に、銅（Ｃｕ
）膜１４をＤＣマグネトロンスパッタリング法を用いて
例えば５０００Åの厚さに形成する。
）膜１４をＤＣマグネトロンスパッタリング法を用いて
例えば５０００Åの厚さに形成する。
【００１３】そして、この銅膜１４を例えば反応性イオ
ンエッチング（ＲＩＥ）法を用いてパターニングする。 このエッチング条件は、以下に示す通りである。
ンエッチング（ＲＩＥ）法を用いてパターニングする。 このエッチング条件は、以下に示す通りである。
【００１４】○エッチングガス…四塩化炭素（ＣＣｌ４
）−８０％窒素（Ｎ２） ○圧力…０．０２Ｔｏｒｒ ○基板温度…３５０℃ ○エッチングマスク…ＳｉＯ２ なお、このような銅膜１４のエッチング条件で、更に下
地の窒化チタン（ＴｉＮ）膜１３，チタン（Ｔｉ）膜１
２をエッチングすることが出来る。エッチング後、銅膜
１４，窒化チタン膜１３，チタン膜１２は図１に示すよ
うな断面形状に加工される。
）−８０％窒素（Ｎ２） ○圧力…０．０２Ｔｏｒｒ ○基板温度…３５０℃ ○エッチングマスク…ＳｉＯ２ なお、このような銅膜１４のエッチング条件で、更に下
地の窒化チタン（ＴｉＮ）膜１３，チタン（Ｔｉ）膜１
２をエッチングすることが出来る。エッチング後、銅膜
１４，窒化チタン膜１３，チタン膜１２は図１に示すよ
うな断面形状に加工される。
【００１５】次に、図２に示すように、ＤＣマグネトロ
ンスパッタリング法を用いてチタン（Ｔｉ）膜１５を全
面に例えば５００Åの厚さに形成する。
ンスパッタリング法を用いてチタン（Ｔｉ）膜１５を全
面に例えば５００Åの厚さに形成する。
【００１６】その後、例えば４５０℃，６０秒のランプ
アニールを行ない、銅膜１４とチタン膜１５とを反応さ
せ、図３に示すように、銅膜１４の周囲に銅チタン合金
（ＣｕＴｉＸ）膜１６を形成する。
アニールを行ない、銅膜１４とチタン膜１５とを反応さ
せ、図３に示すように、銅膜１４の周囲に銅チタン合金
（ＣｕＴｉＸ）膜１６を形成する。
【００１７】次に、アンモニア過水で酸化膜１１上の未
反応のチタン膜１５を除去して、図４に示すような構造
にする。
反応のチタン膜１５を除去して、図４に示すような構造
にする。
【００１８】次に、図５に示すように、絶縁膜としてＳ
ＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ；例えば東京応
化製ＯＣＤ−Ｔｙｐｅ７ １６０００Ｔ）膜１８をス
ピンコートし、４００℃のキュアリングを施す。
ＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ；例えば東京応
化製ＯＣＤ−Ｔｙｐｅ７ １６０００Ｔ）膜１８をス
ピンコートし、４００℃のキュアリングを施す。
【００１９】この際、従来の銅配線では、銅とＳＯＧの
反応が生じるため銅が酸化され、抵抗が上昇して配線と
して実用に供されないものになっていた。しかし、本実
施例においては、以下に説明する作用によって銅配線は
酸化されない。
反応が生じるため銅が酸化され、抵抗が上昇して配線と
して実用に供されないものになっていた。しかし、本実
施例においては、以下に説明する作用によって銅配線は
酸化されない。
【００２０】銅膜１４の表面に、銅チタン合金膜１６を
存在させることによって、酸素（Ｏ）を構成成分とする
絶縁膜と銅の反応を抑制することができる。即ち、銅チ
タン合金膜１６中のチタン（Ｔｉ）は酸素をゲッタリン
グする作用があるため、高温熱処理を行なうと、絶縁膜
中の酸素はチタンと結合し、内部の銅膜１４の銅とは反
応しない。
存在させることによって、酸素（Ｏ）を構成成分とする
絶縁膜と銅の反応を抑制することができる。即ち、銅チ
タン合金膜１６中のチタン（Ｔｉ）は酸素をゲッタリン
グする作用があるため、高温熱処理を行なうと、絶縁膜
中の酸素はチタンと結合し、内部の銅膜１４の銅とは反
応しない。
【００２１】従って、絶縁膜としてＳＯＧ膜１８をスピ
ンコートし、４００℃のキュアリングを施すと、図５に
示すように、銅膜１４の上部及び側部に銅−チタンの化
合物と酸化チタン（ＴｉＯ）の混合相を持った安定層（
Ｃｕ−Ｔｉ−ＴｉＯ）１７が形成されるので、内部の銅
膜（銅配線）１４が酸化されることはない。
ンコートし、４００℃のキュアリングを施すと、図５に
示すように、銅膜１４の上部及び側部に銅−チタンの化
合物と酸化チタン（ＴｉＯ）の混合相を持った安定層（
Ｃｕ−Ｔｉ−ＴｉＯ）１７が形成されるので、内部の銅
膜（銅配線）１４が酸化されることはない。
【００２２】（第２実施例）本実施例は、酸素（Ｏ）を
構成成分とする絶縁膜としてプラズマＣＶＤ法によって
形成されたＳｉＯ２を用いた例である。
構成成分とする絶縁膜としてプラズマＣＶＤ法によって
形成されたＳｉＯ２を用いた例である。
【００２３】先ず、本実施例においては、上記第１実施
例と同様の手順で、銅膜１４の表面に銅チタン合金膜を
形成した後、プラズマＣＶＤ法によってＳｉＯ２膜１９
を例えば７０００Åの厚さに形成する。
例と同様の手順で、銅膜１４の表面に銅チタン合金膜を
形成した後、プラズマＣＶＤ法によってＳｉＯ２膜１９
を例えば７０００Åの厚さに形成する。
【００２４】このＳｉＯ２膜１９の形成条件は、以下に
示す通りである。
示す通りである。
【００２５】○反応ガス及びその流量
シラン（ＳｉＨ４）…５００ＳＣＣＭ
酸素（Ｏ２）…１２０ＳＣＣＭ
ヘリウム（Ｈｅ）…３８００ＳＣＣＭ
○圧力…１．３Ｔｏｒｒ
○形成温度…３８０℃
このようにして、ＳｉＯ２膜１９を形成した場合、図６
に示すような断面形状が得られる。ここでも、上記第１
実施例と同様の効果が得られる。
に示すような断面形状が得られる。ここでも、上記第１
実施例と同様の効果が得られる。
【００２６】即ち、銅膜１４の表面に銅チタン合金膜を
存在させることによって、ＳｉＯ２と銅の反応を抑制す
ることができる。銅チタン合金膜中のチタン（Ｔｉ）は
酸素をゲッタリングする作用があるため、高温熱処理を
行なってもＳｉＯ２中の酸素はチタンと結合し、内部の
銅膜１４とは反応しない。
存在させることによって、ＳｉＯ２と銅の反応を抑制す
ることができる。銅チタン合金膜中のチタン（Ｔｉ）は
酸素をゲッタリングする作用があるため、高温熱処理を
行なってもＳｉＯ２中の酸素はチタンと結合し、内部の
銅膜１４とは反応しない。
【００２７】従って、絶縁膜としてＳｉＯ２膜１９を形
成したのち、図６に示すように銅膜（銅配線）１４の上
部及び側面に銅−チタンの化合物と酸化チタン（ＴｉＯ
）の混合相をもった安定層１７が形成される。
成したのち、図６に示すように銅膜（銅配線）１４の上
部及び側面に銅−チタンの化合物と酸化チタン（ＴｉＯ
）の混合相をもった安定層１７が形成される。
【００２８】以上、２つの実施例について説明したが、
本発明は、これらに限定されるものではなく、各種の銅
配線の構造に適用し得るものである。
本発明は、これらに限定されるものではなく、各種の銅
配線の構造に適用し得るものである。
【００２９】
【発明の効果】本発明においては、銅配線の表面に銅−
チタン系合金膜を存在させることによって、酸素（Ｏ）
を構成成分とする絶縁膜と銅の反応を抑制する効果があ
る。即ち、銅−チタン系合金膜中のチタンが酸素をゲッ
タリングするため、高温熱処理を経ても絶縁膜中の酸素
はチタンと結合し内部の銅とは反応しない。このため、
本発明は銅配線を超ＬＳＩの配線として実用化させ得る
効果がある。
チタン系合金膜を存在させることによって、酸素（Ｏ）
を構成成分とする絶縁膜と銅の反応を抑制する効果があ
る。即ち、銅−チタン系合金膜中のチタンが酸素をゲッ
タリングするため、高温熱処理を経ても絶縁膜中の酸素
はチタンと結合し内部の銅とは反応しない。このため、
本発明は銅配線を超ＬＳＩの配線として実用化させ得る
効果がある。
【図１】本発明の第１実施例の工程を示す断面図。
【図２】本発明の第１実施例の工程を示す断面図。
【図３】本発明の第１実施例の工程を示す断面図。
【図４】本発明の第１実施例の工程を示す断面図。
【図５】本発明の第１実施例の工程を示す断面図。
【図６】本発明の第２実施例の断面図。
１１…酸化膜、１２…チタン膜、１３…窒化チタン膜、
１４…銅膜、１５…チタン膜、１６…銅チタン合金膜、
１７…安定層。
１４…銅膜、１５…チタン膜、１６…銅チタン合金膜、
１７…安定層。
Claims (1)
- 【請求項１】 下地基板上に形成された銅配線表面に
銅（Ｃｕ）−チタン（Ｔｉ）系合金膜を形成する工程と
、前記銅（Ｃｕ）−チタン（Ｔｉ）系合金膜が形成され
た銅配線上に、酸素（Ｏ）を構成成分とする絶縁膜を形
成する工程とを備えたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03124168A JP3120471B2 (ja) | 1991-05-29 | 1991-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03124168A JP3120471B2 (ja) | 1991-05-29 | 1991-05-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04350938A true JPH04350938A (ja) | 1992-12-04 |
| JP3120471B2 JP3120471B2 (ja) | 2000-12-25 |
Family
ID=14878638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03124168A Expired - Fee Related JP3120471B2 (ja) | 1991-05-29 | 1991-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120471B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306694A (ja) * | 1995-04-01 | 1996-11-22 | Lg Semicon Co Ltd | 半導体の配線構造およびその製造方法 |
| CN105432154A (zh) * | 2013-07-29 | 2016-03-23 | 费罗公司 | 形成导电迹线的方法 |
-
1991
- 1991-05-29 JP JP03124168A patent/JP3120471B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306694A (ja) * | 1995-04-01 | 1996-11-22 | Lg Semicon Co Ltd | 半導体の配線構造およびその製造方法 |
| CN105432154A (zh) * | 2013-07-29 | 2016-03-23 | 费罗公司 | 形成导电迹线的方法 |
| JP2016535924A (ja) * | 2013-07-29 | 2016-11-17 | フエロ コーポレーション | 導電トレースを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3120471B2 (ja) | 2000-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915828B2 (ja) | 半導体の配線構造およびその製造方法 | |
| JP4302231B2 (ja) | 銅相互接続構造の形成方法 | |
| CA1306072C (en) | Refractory metal - titanium nitride conductive structures and processes for forming the same | |
| EP0354717A2 (en) | Semi-conductor device and method of manufacturing such a device | |
| EP0499249A2 (en) | Method of producing a semiconductor device including a barrier layer | |
| JPS63275114A (ja) | 基板上に低応力耐火金属層を形成する方法 | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| US5430258A (en) | Copper interconnection structure and method of preparing same | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| JPH04354133A (ja) | 銅配線の形成方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| US6130155A (en) | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating | |
| JPH05315332A (ja) | 半導体装置およびその製造方法 | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| JP3120471B2 (ja) | 半導体装置の製造方法 | |
| JPH113892A (ja) | 半導体装置の製造方法 | |
| EP0203800A2 (en) | Method for producing semiconductor device | |
| US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
| JPH04350937A (ja) | 銅配線の処理方法 | |
| JPS61242039A (ja) | 半導体装置 | |
| JPH10321606A (ja) | 配線形成方法 | |
| JP2714847B2 (ja) | 半導体装置の製造方法 | |
| TW413895B (en) | Method for improving stability of copper processing | |
| JPH0669203A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |