JPH08306744A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH08306744A JPH08306744A JP7112894A JP11289495A JPH08306744A JP H08306744 A JPH08306744 A JP H08306744A JP 7112894 A JP7112894 A JP 7112894A JP 11289495 A JP11289495 A JP 11289495A JP H08306744 A JPH08306744 A JP H08306744A
- Authority
- JP
- Japan
- Prior art keywords
- carrier tape
- resin
- electronic component
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 接合不良を抑制できる電子部品を提供するこ
とを目的とする。 【構成】 キャリアテープ１と、キャリアテープ１のイ
ンナーリード３にボンディングされたチップ２と、キャ
リアテープ１の下面に設けられる多数のバンプ４と、キ
ャリアテープ１の上下両面に塗布された樹脂Ａ，Ｂとを
備える。
とを目的とする。 【構成】 キャリアテープ１と、キャリアテープ１のイ
ンナーリード３にボンディングされたチップ２と、キャ
リアテープ１の下面に設けられる多数のバンプ４と、キ
ャリアテープ１の上下両面に塗布された樹脂Ａ，Ｂとを
備える。
Description
【０００１】
【産業上の利用分野】本発明は、バンプを備えた電子部
品に関するものである。
品に関するものである。
【０００２】
【従来の技術】バンプを備えた電子部品には、ＢＧＡ−
Ｔ、ＢＧＡ−Ｐと呼ばれるタイプのものがある。図４
（ａ）、（ｂ）は、従来の電子部品の断面図である。こ
こで、図４（ａ）の電子部品はＢＧＡ−Ｔ、図４（ｂ）
の電子部品はＢＧＡ−Ｐと呼ばれるものである。
Ｔ、ＢＧＡ−Ｐと呼ばれるタイプのものがある。図４
（ａ）、（ｂ）は、従来の電子部品の断面図である。こ
こで、図４（ａ）の電子部品はＢＧＡ−Ｔ、図４（ｂ）
の電子部品はＢＧＡ−Ｐと呼ばれるものである。
【０００３】図４（ａ）のうち、１はキャリアテープ、
２はキャリアテープ１のインナーリード３にボンディン
グされたチップ、４はキャリアテープ１の下面に複数突
出するように設けられるバンプ、５はインナーリード３
などを保護するために塗布された後硬化した樹脂であ
る。
２はキャリアテープ１のインナーリード３にボンディン
グされたチップ、４はキャリアテープ１の下面に複数突
出するように設けられるバンプ、５はインナーリード３
などを保護するために塗布された後硬化した樹脂であ
る。
【０００４】図４（ｂ）のうち、６はガラスエポキシな
どからなる基板であり、基板６の中央部はざぐってあ
り、肉薄になっている。この肉薄になっている中央部に
チップ７が収納され、チップ７はワイヤ８によって基板
６にボンディングされている。９は基板６の下面に複数
設けられたバンプである。１０はワイヤ８などを保護す
るために塗布された後硬化した樹脂である。
どからなる基板であり、基板６の中央部はざぐってあ
り、肉薄になっている。この肉薄になっている中央部に
チップ７が収納され、チップ７はワイヤ８によって基板
６にボンディングされている。９は基板６の下面に複数
設けられたバンプである。１０はワイヤ８などを保護す
るために塗布された後硬化した樹脂である。
【０００５】ところで、従来の電子部品では、図４に示
すように、樹脂５、１０はインナーリード３、ワイヤ８
を保護するために、電子部品の片側にのみ設けてあり、
樹脂５、１０が硬化して収縮する際に、図４に示すよう
なキャリアテープ１、基板６が樹脂５、１０側に反って
しまう。
すように、樹脂５、１０はインナーリード３、ワイヤ８
を保護するために、電子部品の片側にのみ設けてあり、
樹脂５、１０が硬化して収縮する際に、図４に示すよう
なキャリアテープ１、基板６が樹脂５、１０側に反って
しまう。
【０００６】
【発明が解決しようとする課題】バンプ４、９はキャリ
アテープ１、基板６がフラットな形状であることを前提
に形成されている。そして、バンプ４、９の下部が、電
子部品が搭載される基板の電極に接して接合が行われる
ものである。
アテープ１、基板６がフラットな形状であることを前提
に形成されている。そして、バンプ４、９の下部が、電
子部品が搭載される基板の電極に接して接合が行われる
ものである。
【０００７】したがって、上述したような反りがある
と、バンプ４、９の一部が、電極から浮いてしまい（オ
ープン）、接合不良を招くという問題点があった。
と、バンプ４、９の一部が、電極から浮いてしまい（オ
ープン）、接合不良を招くという問題点があった。
【０００８】そこで本発明は、接合不良を抑制できる電
子部品を提供することを目的とする。
子部品を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の電子部品は、キ
ャリアテープと、キャリアテープのインナーリードにボ
ンディングされたチップと、キャリアテープの下面に設
けられる複数のバンプと、キャリアテープの上下両面に
塗布された樹脂とを備える。
ャリアテープと、キャリアテープのインナーリードにボ
ンディングされたチップと、キャリアテープの下面に設
けられる複数のバンプと、キャリアテープの上下両面に
塗布された樹脂とを備える。
【００１０】
【作用】上記構成により、キャリアテープの上下両面に
樹脂が塗布されており、樹脂が硬化して収縮する際の反
りが、キャリアテープの上下両面でキャンセルされ、キ
ャリアテープをフラットな形状にすることができる。
樹脂が塗布されており、樹脂が硬化して収縮する際の反
りが、キャリアテープの上下両面でキャンセルされ、キ
ャリアテープをフラットな形状にすることができる。
【００１１】これにより、バンプの位置を所期の位置の
通りにすることができ、電子部品のバンプを基板の電極
に接合するときの接合不良を抑制することができる。
通りにすることができ、電子部品のバンプを基板の電極
に接合するときの接合不良を抑制することができる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１３】図１は、本発明の一実施例における電子部
品の製造工程を示す流れ図である。なお、本実施例にお
いて従来の構成を示す図４の同様の構成要素について
は、同一符号を付すことにより説明を省略する。
品の製造工程を示す流れ図である。なお、本実施例にお
いて従来の構成を示す図４の同様の構成要素について
は、同一符号を付すことにより説明を省略する。
【００１４】まず図３（ａ）に示すような、ＢＧＡ−Ｔ
タイプの電子部品では、キャリアテープ１にチップ２を
インナーリードボンディングする。一方、図３（ｂ）に
示すような、ＢＧＡ−Ｐタイプの電子部品では、基板６
にチップ７をボンディングし、基板６とチップ７をワイ
ヤ８で電気的に接続する。
タイプの電子部品では、キャリアテープ１にチップ２を
インナーリードボンディングする。一方、図３（ｂ）に
示すような、ＢＧＡ−Ｐタイプの電子部品では、基板６
にチップ７をボンディングし、基板６とチップ７をワイ
ヤ８で電気的に接続する。
【００１５】次に、チップ側（ＢＧＡ−Ｔではインナー
リード３側、ＢＧＡ−Ｐではワイヤ８側）に樹脂Ａをポ
ッティングする。この樹脂Ａは、インナーリード３、ワ
イヤ８などを保護するためにチップ７を覆うように塗布
するものであり、ほぼべた塗りの状態で塗布する。次に
この樹脂Ａを硬化させる。その後、表裏を反転させ、樹
脂Ａの反対側の面に樹脂Ｂを塗布する。
リード３側、ＢＧＡ−Ｐではワイヤ８側）に樹脂Ａをポ
ッティングする。この樹脂Ａは、インナーリード３、ワ
イヤ８などを保護するためにチップ７を覆うように塗布
するものであり、ほぼべた塗りの状態で塗布する。次に
この樹脂Ａを硬化させる。その後、表裏を反転させ、樹
脂Ａの反対側の面に樹脂Ｂを塗布する。
【００１６】図２（ａ），（ｂ），（ｃ）は、樹脂Ｂの
塗布する際の要領を例示するものであり、図２（ａ）で
示すようにべた塗りの状態で塗ってもよいし、図２
（ｂ）に示すような十字形あるいは図２（ｃ）に示すよ
うなチップをさけて一周するような形状で塗ってもよ
い。ただしＢＧＡ−Ｔの場合は、樹脂Ｂが少なくともチ
ップ２とキャリアテープ１の両方に接触するように塗布
する。
塗布する際の要領を例示するものであり、図２（ａ）で
示すようにべた塗りの状態で塗ってもよいし、図２
（ｂ）に示すような十字形あるいは図２（ｃ）に示すよ
うなチップをさけて一周するような形状で塗ってもよ
い。ただしＢＧＡ−Ｔの場合は、樹脂Ｂが少なくともチ
ップ２とキャリアテープ１の両方に接触するように塗布
する。
【００１７】このとき樹脂Ａ，Ｂとしては、銀ペースト
または窒化アルミペーストを用いることが好適である。
これらを用いれば、チップ２、７が動作して熱を帯びた
際にこの熱をスムーズに放熱させることができる。
または窒化アルミペーストを用いることが好適である。
これらを用いれば、チップ２、７が動作して熱を帯びた
際にこの熱をスムーズに放熱させることができる。
【００１８】次に樹脂Ｂを硬化させる。ここで、樹脂Ａ
が硬化した際に、キャリアテープ１または基板６は、樹
脂Ａ側に反っているが、樹脂Ｂが硬化収縮する際にこの
反りがキャンセルされ、図３に示すように、キャリアテ
ープ１、基板６はフラットな形状になる。
が硬化した際に、キャリアテープ１または基板６は、樹
脂Ａ側に反っているが、樹脂Ｂが硬化収縮する際にこの
反りがキャンセルされ、図３に示すように、キャリアテ
ープ１、基板６はフラットな形状になる。
【００１９】そして、バンプ４、９をキャリアテープ
１、基板６の所定の位置に形成して電子部品とするもの
である。
１、基板６の所定の位置に形成して電子部品とするもの
である。
【００２０】なお上述した実施例では、樹脂Ａを硬化さ
せた後、樹脂Ｂを塗布して硬化させているが樹脂Ａ，Ｂ
を同時硬化させてもよい。
せた後、樹脂Ｂを塗布して硬化させているが樹脂Ａ，Ｂ
を同時硬化させてもよい。
【００２１】
【発明の効果】本発明の電子部品は、キャリアテープ
と、キャリアテープのインナーリードにボンディングさ
れたチップと、キャリアテープの下面に設けられる多数
のバンプと、キャリアテープの上下両面に塗布された樹
脂とを備えるので、キャリアテープの上下両面に樹脂を
塗布して硬化させるすることで、キャリアテープの反り
を上下でキャンセルして、キャリアテープをフラットな
形状にすることができる。その結果、バンプの位置を所
期の位置の通りとして、バンプの接合不良を回避するこ
とができる。
と、キャリアテープのインナーリードにボンディングさ
れたチップと、キャリアテープの下面に設けられる多数
のバンプと、キャリアテープの上下両面に塗布された樹
脂とを備えるので、キャリアテープの上下両面に樹脂を
塗布して硬化させるすることで、キャリアテープの反り
を上下でキャンセルして、キャリアテープをフラットな
形状にすることができる。その結果、バンプの位置を所
期の位置の通りとして、バンプの接合不良を回避するこ
とができる。
【図１】本発明の一実施例における電子部品の製造工程
を示す流れ図
を示す流れ図
【図２】（ａ）本発明の一実施例における樹脂の塗布要
領を示す平面図 （ｂ）本発明の一実施例における樹脂の塗布要領を示す
平面図 （ｃ）本発明の一実施例における樹脂の塗布要領を示す
平面図
領を示す平面図 （ｂ）本発明の一実施例における樹脂の塗布要領を示す
平面図 （ｃ）本発明の一実施例における樹脂の塗布要領を示す
平面図
【図３】（ａ）本発明の一実施例における電子部品の断
面図 （ｂ）本発明の一実施例における電子部品の断面図
面図 （ｂ）本発明の一実施例における電子部品の断面図
【図４】（ａ）従来の電子部品の断面図 （ｂ）従来の電子部品の断面図
１ キャリアテープ ２ チップ ３ インナーリード ４ バンプ ５ 樹脂 ６ 基板 ７ チップ ８ ワイヤ ９ バンプ １０ 樹脂
Claims (2)
- 【請求項１】キャリアテープと、前記キャリアテープの
インナーリードにボンディングされたチップと、前記キ
ャリアテープの下面に設けられる複数のバンプと、前記
キャリアテープの上下両面に塗布された樹脂とを備える
ことを特徴とする電子部品。 - 【請求項２】基板と、前記基板にボンディングされ、且
つ前記基板に電気的に接続されたチップと、前記基板の
片面に設けられる複数のバンプと、前記チップを覆うよ
うに基板に塗布された樹脂Ａと、前記樹脂Ａが塗布され
た基板の面とは反対側の面に塗布された樹脂Ｂとを備え
ることを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11289495A JP3232954B2 (ja) | 1995-05-11 | 1995-05-11 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11289495A JP3232954B2 (ja) | 1995-05-11 | 1995-05-11 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306744A true JPH08306744A (ja) | 1996-11-22 |
| JP3232954B2 JP3232954B2 (ja) | 2001-11-26 |
Family
ID=14598176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11289495A Expired - Fee Related JP3232954B2 (ja) | 1995-05-11 | 1995-05-11 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232954B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997030475A1 (fr) * | 1996-02-19 | 1997-08-21 | Toray Industries, Inc. | Feuille adhesive pour substrat de connexions de semi-conducteurs, bande adhesive utilisee pour le soudage sur bande, bande adhesive pour microcablage, substrat de connexions de semi-conducteurs et dispositif semi-conducteur |
| KR100520443B1 (ko) * | 1997-09-13 | 2006-03-14 | 삼성전자주식회사 | 칩스케일패키지및그제조방법 |
-
1995
- 1995-05-11 JP JP11289495A patent/JP3232954B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997030475A1 (fr) * | 1996-02-19 | 1997-08-21 | Toray Industries, Inc. | Feuille adhesive pour substrat de connexions de semi-conducteurs, bande adhesive utilisee pour le soudage sur bande, bande adhesive pour microcablage, substrat de connexions de semi-conducteurs et dispositif semi-conducteur |
| KR100520443B1 (ko) * | 1997-09-13 | 2006-03-14 | 삼성전자주식회사 | 칩스케일패키지및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3232954B2 (ja) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| JPH11186326A (ja) | 半導体装置 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| JP2002222824A (ja) | 半導体装置及びその製造方法 | |
| JPH09306934A (ja) | チップ型半導体装置の製造方法 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3793715B2 (ja) | 密閉型電子部品組立方法及び密閉済ｓａｗフィルタ | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| JPH0442922Y2 (ja) | ||
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP3001483B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
| JP2743157B2 (ja) | 樹脂封止型半導体装置 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH02144946A (ja) | 半導体装置 | |
| JPH09223767A (ja) | リードフレーム | |
| JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH0258354A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS5844593Y2 (ja) | ビ−ム・リ−ド型半導体装置 | |
| KR100401017B1 (ko) | 히트블럭 및 이를 이용한 반도체패키지의 제조방법 | |
| JP2523209Y2 (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |