JP2000269166A - 集積回路チップの製造方法及び半導体装置 - Google Patents
集積回路チップの製造方法及び半導体装置Info
- Publication number
- JP2000269166A JP2000269166A JP6902799A JP6902799A JP2000269166A JP 2000269166 A JP2000269166 A JP 2000269166A JP 6902799 A JP6902799 A JP 6902799A JP 6902799 A JP6902799 A JP 6902799A JP 2000269166 A JP2000269166 A JP 2000269166A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit chip
- substrate
- chip
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 集積回路チップの側壁面とモールド樹脂との
密着性を改善した半導体装置およびその製造方法を提供
する。 【解決手段】 基板にチップ境界線に沿ってダイシング
を行い、溝を形成した後に、該基板表面に絶縁膜８０を
コーティングし、この後基板裏面を研磨して基板のチッ
プ分離を行うことにより、チップ表面および側壁面の一
部を連続する絶縁膜で覆われた集積回路チップ１０を形
成する。この集積回路チップを樹脂でモールド７０した
半導体装置とすることで、集積回路チップの側壁部とモ
ールド樹脂との密着性を改善する。
密着性を改善した半導体装置およびその製造方法を提供
する。 【解決手段】 基板にチップ境界線に沿ってダイシング
を行い、溝を形成した後に、該基板表面に絶縁膜８０を
コーティングし、この後基板裏面を研磨して基板のチッ
プ分離を行うことにより、チップ表面および側壁面の一
部を連続する絶縁膜で覆われた集積回路チップ１０を形
成する。この集積回路チップを樹脂でモールド７０した
半導体装置とすることで、集積回路チップの側壁部とモ
ールド樹脂との密着性を改善する。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路チップの
製造方法とこの集積回路チップを樹脂でモールドした半
導体装置に関する。
製造方法とこの集積回路チップを樹脂でモールドした半
導体装置に関する。
【０００２】
【従来の技術】図４（ａ）は、集積回路チップ１１０を
樹脂でモールドした従来の半導体装置の全体構造を示す
概略的な断面図である。同図に示すように、チップ化さ
れた集積回路基板である集積回路チップ１１０は、ダイ
パッド１３０上に接着材１２０を介してマウントされ、
集積回路チップ１１０上のボンディングパッド１５０と
外部端子となるリード１６０上のインナーリード１４０
とがボンディングワイヤ１５５によって電気的に接続さ
れた状態で、周囲をモールド樹脂１７０で固められる。
樹脂でモールドした従来の半導体装置の全体構造を示す
概略的な断面図である。同図に示すように、チップ化さ
れた集積回路基板である集積回路チップ１１０は、ダイ
パッド１３０上に接着材１２０を介してマウントされ、
集積回路チップ１１０上のボンディングパッド１５０と
外部端子となるリード１６０上のインナーリード１４０
とがボンディングワイヤ１５５によって電気的に接続さ
れた状態で、周囲をモールド樹脂１７０で固められる。
【０００３】図４（ｂ）は、図４（ａ）に示すパッケー
ジ化された集積回路チップ１１０のチップ端周辺の構成
を示す拡大図である。ダイパッド１３０上に接着材１２
０でマウントされた集積回路チップ１１０の表面上に
は、中央領域に必要な種々の薄膜集積回路（図示省略）
が形成され、その周囲にボンディングパッド１５０が配
置されている。また、ボンディングパッド１５０領域を
除く集積回路チップ１１０表面には、薄膜集積回路を保
護する膜として、絶縁膜１８０がコーティングされてい
る。この絶縁膜１８０は、通常、従来の集積回路チップ
の作製工程にも起因して、チップ表面のみに形成されて
いた。よって、チップ側壁面はモールド樹脂１７０に対
し露出した状態となっていた。
ジ化された集積回路チップ１１０のチップ端周辺の構成
を示す拡大図である。ダイパッド１３０上に接着材１２
０でマウントされた集積回路チップ１１０の表面上に
は、中央領域に必要な種々の薄膜集積回路（図示省略）
が形成され、その周囲にボンディングパッド１５０が配
置されている。また、ボンディングパッド１５０領域を
除く集積回路チップ１１０表面には、薄膜集積回路を保
護する膜として、絶縁膜１８０がコーティングされてい
る。この絶縁膜１８０は、通常、従来の集積回路チップ
の作製工程にも起因して、チップ表面のみに形成されて
いた。よって、チップ側壁面はモールド樹脂１７０に対
し露出した状態となっていた。
【０００４】図５（ａ）〜図５（ｄ）は、従来の集積回
路チップ１１０の製造方法を示す工程図である。図５
（ａ）に示すように、基板２００上に必要な薄膜集積回
路が形成されると、図５（ｂ）に示すように、基板２０
０表面にポリイミド等の絶縁膜１８０がコーティングさ
れ、ボンディングパッド１５０領域のみがエッチング除
去される。この後、図５（ｃ）に示すダイシング工程
で、基板上の各チップの境界部に溝ａが入れられる。基
板２００全面に均一に所定の圧力を加えれば、この溝ａ
に沿って基板２００は各チップごとに分離される。
路チップ１１０の製造方法を示す工程図である。図５
（ａ）に示すように、基板２００上に必要な薄膜集積回
路が形成されると、図５（ｂ）に示すように、基板２０
０表面にポリイミド等の絶縁膜１８０がコーティングさ
れ、ボンディングパッド１５０領域のみがエッチング除
去される。この後、図５（ｃ）に示すダイシング工程
で、基板上の各チップの境界部に溝ａが入れられる。基
板２００全面に均一に所定の圧力を加えれば、この溝ａ
に沿って基板２００は各チップごとに分離される。
【０００５】
【発明が解決しようとする課題】上述するように、従来
の半導体装置では、集積回路チップ１１０の表面が絶縁
膜１８０でほぼコーティングされているものの集積回路
チップ１１０の側壁面は露出したままモールド樹脂１７
０に直接接していた。また、絶縁膜１８０のコーティン
グを施した後、ダイシングを行い基板をチップ分離する
従来の製造工程に従えば、チップの側壁面が露出するこ
とはやむおえない。
の半導体装置では、集積回路チップ１１０の表面が絶縁
膜１８０でほぼコーティングされているものの集積回路
チップ１１０の側壁面は露出したままモールド樹脂１７
０に直接接していた。また、絶縁膜１８０のコーティン
グを施した後、ダイシングを行い基板をチップ分離する
従来の製造工程に従えば、チップの側壁面が露出するこ
とはやむおえない。
【０００６】露出したチップ側壁面と一般的なモールド
樹脂であるエポキシ樹脂の密着性は、絶縁膜とエポキシ
樹脂の密着性に較べると良好といえない。このため、パ
ッケージの保管環境や輸送環境により、モールド樹脂１
７０が多量の水分を含むと、チップ露出部とモールド樹
脂１７０間で剥離が起きやすく、さらにこの後に高温処
理工程が加えられると、この剥離部分で応力集中が起こ
り、クラックが発生していた。
樹脂であるエポキシ樹脂の密着性は、絶縁膜とエポキシ
樹脂の密着性に較べると良好といえない。このため、パ
ッケージの保管環境や輸送環境により、モールド樹脂１
７０が多量の水分を含むと、チップ露出部とモールド樹
脂１７０間で剥離が起きやすく、さらにこの後に高温処
理工程が加えられると、この剥離部分で応力集中が起こ
り、クラックが発生していた。
【０００７】従前において、ダイパッド裏面とモールド
樹脂との密着性に問題があったときには、密着性に問題
がある対象がダイパッド裏面の全面に渡り、その範囲が
広かったため、応力が分散される結果、むしろクラック
が発生しにくい状況にあったが、ダイパッド裏面とモー
ルド樹脂の密着性が従前よりかなり改善された現状にお
いては、集積回路チップ１１０の側壁面とモールド樹脂
１７０の密着性の不良が、かえってクラック等の発生事
故を大きくする結果になっていた。
樹脂との密着性に問題があったときには、密着性に問題
がある対象がダイパッド裏面の全面に渡り、その範囲が
広かったため、応力が分散される結果、むしろクラック
が発生しにくい状況にあったが、ダイパッド裏面とモー
ルド樹脂の密着性が従前よりかなり改善された現状にお
いては、集積回路チップ１１０の側壁面とモールド樹脂
１７０の密着性の不良が、かえってクラック等の発生事
故を大きくする結果になっていた。
【０００８】上述の課題に鑑み、本発明の目的は、集積
回路チップの側壁面とモールド樹脂の密着性を改善した
半導体装置および集積回路チップの製造方法を提供する
ことである。
回路チップの側壁面とモールド樹脂の密着性を改善した
半導体装置および集積回路チップの製造方法を提供する
ことである。
【０００９】
【課題を解決するための手段】本発明に係る第１の特徴
は、集積回路チップの製造方法において、基板上に複数
チップの所定の薄膜回路を形成する工程と、前記基板の
該チップ境界線に、基板表面から所定深さの溝を形成す
る工程と、前記基板表面に絶縁膜をコーティングする工
程と、前記基板裏面を研磨する工程とを有することであ
る。
は、集積回路チップの製造方法において、基板上に複数
チップの所定の薄膜回路を形成する工程と、前記基板の
該チップ境界線に、基板表面から所定深さの溝を形成す
る工程と、前記基板表面に絶縁膜をコーティングする工
程と、前記基板裏面を研磨する工程とを有することであ
る。
【００１０】上記製造方法の特徴によれば、ダイシング
工程後に、絶縁膜のコーティングを行うため、ダイシン
グ工程において形成する溝の内壁面にも絶縁膜が形成さ
れる。溝の内壁面は、チップ分離すれば集積回路チップ
の側壁面となるため、工程の負担を増やすことなく集積
回路チップ表面および側壁面に連続する絶縁膜を形成で
きる。
工程後に、絶縁膜のコーティングを行うため、ダイシン
グ工程において形成する溝の内壁面にも絶縁膜が形成さ
れる。溝の内壁面は、チップ分離すれば集積回路チップ
の側壁面となるため、工程の負担を増やすことなく集積
回路チップ表面および側壁面に連続する絶縁膜を形成で
きる。
【００１１】なお、上記製造方法を用いれば、基板研磨
をダイシングより後に行うので、基板厚みが２００μｍ
以下の薄い基板も高い歩留まりでチップ分離できる。
をダイシングより後に行うので、基板厚みが２００μｍ
以下の薄い基板も高い歩留まりでチップ分離できる。
【００１２】本発明に係る第２の特徴は、上記第１の特
徴を有する製造方法を用いて作製した集積回路チップを
樹脂でモールドした半導体装置において、前記集積回路
チップが、所定の薄膜集積回路が形成される面の少なく
とも外部への接続端子となる電極パッド部を除く表面と
前記集積回路チップの側壁面の一部を、連続する絶縁膜
で覆われていることである。
徴を有する製造方法を用いて作製した集積回路チップを
樹脂でモールドした半導体装置において、前記集積回路
チップが、所定の薄膜集積回路が形成される面の少なく
とも外部への接続端子となる電極パッド部を除く表面と
前記集積回路チップの側壁面の一部を、連続する絶縁膜
で覆われていることである。
【００１３】なお、前記集積回路チップが、ダイパッド
もしくは実装基板上に接着材を介してマウントされるも
のであり、前記集積回路チップの側壁面が、前記絶縁膜
もしくは前記接着材で覆われていてもよい。
もしくは実装基板上に接着材を介してマウントされるも
のであり、前記集積回路チップの側壁面が、前記絶縁膜
もしくは前記接着材で覆われていてもよい。
【００１４】上記本発明の第２の特徴によれば、集積回
路チップの表面および側壁面は、絶縁膜でコーティング
されており、集積回路チップの周囲を覆うモールド樹脂
と絶縁膜との密着性は良好であるため、集積回路チップ
の側壁面での剥離やクラックの発生が生じにくい。
路チップの表面および側壁面は、絶縁膜でコーティング
されており、集積回路チップの周囲を覆うモールド樹脂
と絶縁膜との密着性は良好であるため、集積回路チップ
の側壁面での剥離やクラックの発生が生じにくい。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１６】図１（ａ）は、本実施の形態に係る半導体
装置の構造を示す装置の一部断面図である。基本的な全
体構造は、図４（ａ）に示す従来の半導体装置とほぼ同
様である。即ち、チップ化された集積回路基板である集
積回路チップ１０は、ダイパッド３０上に接着材２０を
介してマウントされており、集積回路チップ１０上のボ
ンディングパッド５０と外部端子となるリード（図示せ
ず）上のインナーリードは、ボンディングワイヤ５５に
よって電気的に接続されている。この状態で、集積回路
チップ１０とダイパッド３０は、周囲をモールド樹脂７
０で固められている。なお、チップの実装形態はこれに
限らず、後述するように種々の形態が採用できる。
装置の構造を示す装置の一部断面図である。基本的な全
体構造は、図４（ａ）に示す従来の半導体装置とほぼ同
様である。即ち、チップ化された集積回路基板である集
積回路チップ１０は、ダイパッド３０上に接着材２０を
介してマウントされており、集積回路チップ１０上のボ
ンディングパッド５０と外部端子となるリード（図示せ
ず）上のインナーリードは、ボンディングワイヤ５５に
よって電気的に接続されている。この状態で、集積回路
チップ１０とダイパッド３０は、周囲をモールド樹脂７
０で固められている。なお、チップの実装形態はこれに
限らず、後述するように種々の形態が採用できる。
【００１７】本実施の形態に係る半導体装置の主な特徴
は、従来集積回路チップ１０の表面にのみ形成されてい
た絶縁膜８０が集積回路チップ１０の側壁面にも形成さ
れていることである。図１（ａ）に示すようなダイパッ
ド３０上に接着材２０を介して集積回路チップ１０がマ
ウントされる場合は、集積回路チップ１０の側壁面下方
は、押し出された接着材２０によっても覆われるので、
少なくとも接着材２０で覆われない集積回路チップ１０
の側壁面が絶縁膜８０で覆われるものとする。
は、従来集積回路チップ１０の表面にのみ形成されてい
た絶縁膜８０が集積回路チップ１０の側壁面にも形成さ
れていることである。図１（ａ）に示すようなダイパッ
ド３０上に接着材２０を介して集積回路チップ１０がマ
ウントされる場合は、集積回路チップ１０の側壁面下方
は、押し出された接着材２０によっても覆われるので、
少なくとも接着材２０で覆われない集積回路チップ１０
の側壁面が絶縁膜８０で覆われるものとする。
【００１８】しかし、図５に示す従来の工程を用いて
は、集積回路チップ１０の側壁面に絶縁膜８０を形成す
ることは難しい。そこで、本実施の形態においては、本
願出願人によって開発され、その検討が進んでいる「ハ
ーフカット工程」を利用した製造方法を用いて集積回路
チップを作製する。
は、集積回路チップ１０の側壁面に絶縁膜８０を形成す
ることは難しい。そこで、本実施の形態においては、本
願出願人によって開発され、その検討が進んでいる「ハ
ーフカット工程」を利用した製造方法を用いて集積回路
チップを作製する。
【００１９】以下、図２（ａ）〜図２（ｄ）を参照しな
がら、本実施の形態に係る集積回路チップ１０の作製方
法について説明する。
がら、本実施の形態に係る集積回路チップ１０の作製方
法について説明する。
【００２０】図２（ａ）に示すように、基板１５上に必
要な薄膜集積回路とその周囲に配線９０及びボンディン
グパッド５０を形成した後、図２（ｂ）に示すように、
ダイシングを行い、基板上のチップ境界線に溝Ａを形成
する。溝Ａの深さは、次工程で行う絶縁膜コーティング
において基板の割れが生じない程度の深さとする。例え
ば、基板１５の厚みの約半分程度の深さとする。なお、
ここでは、基板厚みの約半分の深さにまで溝を入れる場
合のみならず、基板が容易に割れない程度の強度を保持
しうる溝の深さに溝を入れる場合も含めて「ハーフカッ
ト」と解する。
要な薄膜集積回路とその周囲に配線９０及びボンディン
グパッド５０を形成した後、図２（ｂ）に示すように、
ダイシングを行い、基板上のチップ境界線に溝Ａを形成
する。溝Ａの深さは、次工程で行う絶縁膜コーティング
において基板の割れが生じない程度の深さとする。例え
ば、基板１５の厚みの約半分程度の深さとする。なお、
ここでは、基板厚みの約半分の深さにまで溝を入れる場
合のみならず、基板が容易に割れない程度の強度を保持
しうる溝の深さに溝を入れる場合も含めて「ハーフカッ
ト」と解する。
【００２１】次に、図２（ｃ）に示すように、基板１５
表面に絶縁膜８０をコーティングする。既に形成された
溝Ａの内壁にも絶縁膜８０がコーティングされる。この
絶縁膜８０としては有機膜、無機膜いずれを用いてもよ
いが、例えば膜厚１〜１０μｍのポリイミド樹脂膜を用
いればモールド樹脂として一般に用いられるエポキシ樹
脂に対し良好な密着性が得られる。
表面に絶縁膜８０をコーティングする。既に形成された
溝Ａの内壁にも絶縁膜８０がコーティングされる。この
絶縁膜８０としては有機膜、無機膜いずれを用いてもよ
いが、例えば膜厚１〜１０μｍのポリイミド樹脂膜を用
いればモールド樹脂として一般に用いられるエポキシ樹
脂に対し良好な密着性が得られる。
【００２２】この後、基板１５の裏面より基板研磨を行
う。研磨面が図中破線Ｂに達するまでに、溝Ａへの応力
集中により基板１５は溝Ａに沿って割れ、図２（ｄ）に
示すように基板１５はチップごとに分離される。分離さ
れた各集積回路チップの表面および側壁面は絶縁膜８０
によってコーティングされている。裏面からの研磨がほ
ぼ破線Ｂに達している場合であれば、集積回路チップ１
０の殆どの側壁面に絶縁膜８０がコーティングされるこ
ととなるが、研磨が破線Ｂに達していないうちに基板の
チップ分離が起こった場合でも、集積回路チップ側壁面
の少なくとも必要な領域は絶縁膜８０で覆うことができ
る。
う。研磨面が図中破線Ｂに達するまでに、溝Ａへの応力
集中により基板１５は溝Ａに沿って割れ、図２（ｄ）に
示すように基板１５はチップごとに分離される。分離さ
れた各集積回路チップの表面および側壁面は絶縁膜８０
によってコーティングされている。裏面からの研磨がほ
ぼ破線Ｂに達している場合であれば、集積回路チップ１
０の殆どの側壁面に絶縁膜８０がコーティングされるこ
ととなるが、研磨が破線Ｂに達していないうちに基板の
チップ分離が起こった場合でも、集積回路チップ側壁面
の少なくとも必要な領域は絶縁膜８０で覆うことができ
る。
【００２３】上述するように、基板のハーフカットのダ
イシングを先に行い、その後に基板の裏面研磨をしてチ
ップごとの分離を行う工程において、ダイシング工程後
に絶縁膜のコーティングを行えば、工程数の追加を伴う
ことなく、集積回路チップ１０の側壁面に絶縁膜のコー
ティングを行うことができる。
イシングを先に行い、その後に基板の裏面研磨をしてチ
ップごとの分離を行う工程において、ダイシング工程後
に絶縁膜のコーティングを行えば、工程数の追加を伴う
ことなく、集積回路チップ１０の側壁面に絶縁膜のコー
ティングを行うことができる。
【００２４】また、上述のようなハーフカット工程を用
いた製造方法は、図１（ｂ）に示すように、集積回路チ
ップ１０の厚みｔを約２００μｍ以下の薄いものにした
い場合に特に有効である。即ち、ハーフカット工程を用
いずに集積回路チップを２００μｍ以下に薄くしようと
する場合は、まず３００μｍ〜５００μｍの通常の厚み
の基板を用いて基板表面の薄膜集積回路の形成、絶縁膜
のコーティングまでの工程を行い、この後に所望の厚み
となるまで基板の裏面研磨を行い、最後に基板をダイシ
ングし、チップ分離を行う。しかし、研磨工程の段階
で、基板の厚みが２００μｍ以下の厚みまで薄くなる
と、工程途中で基板の割れが発生しやすく、チップの歩
留まりが低いという問題がある。これに対し、本願出願
人等が開発した「ハーフカット工程」を用いた場合は、
研磨工程より先にダイシング工程を行い、基板に各チッ
プサイズに沿った溝を形成するので、研磨中に生ずる割
れは必ずこの溝に沿ったものとなり、基板の切断が所定
の場所で確実に行なわれる。
いた製造方法は、図１（ｂ）に示すように、集積回路チ
ップ１０の厚みｔを約２００μｍ以下の薄いものにした
い場合に特に有効である。即ち、ハーフカット工程を用
いずに集積回路チップを２００μｍ以下に薄くしようと
する場合は、まず３００μｍ〜５００μｍの通常の厚み
の基板を用いて基板表面の薄膜集積回路の形成、絶縁膜
のコーティングまでの工程を行い、この後に所望の厚み
となるまで基板の裏面研磨を行い、最後に基板をダイシ
ングし、チップ分離を行う。しかし、研磨工程の段階
で、基板の厚みが２００μｍ以下の厚みまで薄くなる
と、工程途中で基板の割れが発生しやすく、チップの歩
留まりが低いという問題がある。これに対し、本願出願
人等が開発した「ハーフカット工程」を用いた場合は、
研磨工程より先にダイシング工程を行い、基板に各チッ
プサイズに沿った溝を形成するので、研磨中に生ずる割
れは必ずこの溝に沿ったものとなり、基板の切断が所定
の場所で確実に行なわれる。
【００２５】上述するように、本実施の形態に係る半導
体装置は、集積回路チップ１０の表面および側壁面を絶
縁膜８０で覆うものであるが、この集積回路チップ１０
を実装するにあたり、その半導体装置構造としては種々
の形態を採用することができる。以下、図３（ａ）〜図
３（ｃ）にこれらの他の実施の形態を示す。
体装置は、集積回路チップ１０の表面および側壁面を絶
縁膜８０で覆うものであるが、この集積回路チップ１０
を実装するにあたり、その半導体装置構造としては種々
の形態を採用することができる。以下、図３（ａ）〜図
３（ｃ）にこれらの他の実施の形態を示す。
【００２６】まず、図３（ａ）は、ボンディングワイヤ
の代わりに、ハンダや金（Ａｕ）のバンプ４５をボンデ
ィングパッド上に載せ、このバンプ４５を介してインナ
ーリード４０と集積回路チップ１０上の薄膜集積回路と
の電気的な接続を行っているものである。他の構成につ
いては、図１（ａ）に示す半導体装置の構成と共通す
る。この場合においても、集積回路チップ１０の表面お
よび側壁面が、絶縁膜８０でコーティングされており、
集積回路チップの周囲を覆うモールド樹脂７０と絶縁膜
８０との密着性が良好であるため、従来のようにチップ
の側壁で剥離やクラックの発生が生じにくく、耐環境性
の高い半導体装置を提供できる。
の代わりに、ハンダや金（Ａｕ）のバンプ４５をボンデ
ィングパッド上に載せ、このバンプ４５を介してインナ
ーリード４０と集積回路チップ１０上の薄膜集積回路と
の電気的な接続を行っているものである。他の構成につ
いては、図１（ａ）に示す半導体装置の構成と共通す
る。この場合においても、集積回路チップ１０の表面お
よび側壁面が、絶縁膜８０でコーティングされており、
集積回路チップの周囲を覆うモールド樹脂７０と絶縁膜
８０との密着性が良好であるため、従来のようにチップ
の側壁で剥離やクラックの発生が生じにくく、耐環境性
の高い半導体装置を提供できる。
【００２７】図３（ｂ）は、ダイパッド３５上に、集積
回路チップのマウントおよび樹脂モールドがなされた半
導体装置の例を示す。この場合は、図１（ａ）の場合と
異なり、ダイパッド３５自体の裏面および側壁面が少な
くともモールド樹脂の外に露出した構成となる。この構
成の場合も、集積回路チップ１０の表面および側壁面
は、絶縁膜８０でコーティングされており、集積回路チ
ップ１０の周囲を覆うモールド樹脂７０と絶縁膜８０と
の密着性が良好であるため、剥離やクラックの発生が生
じにくく耐環境性の高い半導体装置を提供できる。
回路チップのマウントおよび樹脂モールドがなされた半
導体装置の例を示す。この場合は、図１（ａ）の場合と
異なり、ダイパッド３５自体の裏面および側壁面が少な
くともモールド樹脂の外に露出した構成となる。この構
成の場合も、集積回路チップ１０の表面および側壁面
は、絶縁膜８０でコーティングされており、集積回路チ
ップ１０の周囲を覆うモールド樹脂７０と絶縁膜８０と
の密着性が良好であるため、剥離やクラックの発生が生
じにくく耐環境性の高い半導体装置を提供できる。
【００２８】図３（ｃ）は、いわゆるフリップチップタ
イプの実装を行なった半導体装置である。図３（ａ）に
示す装置の場合と同様に、ボンディングパッド上にバン
プ５５が載せられているが、ここでは、集積回路チップ
１０を裏返し、薄膜集積回路が形成されたチップ表面を
実装基板３５表面に直接対峙させている。実装基板３８
上にも電極パッドと配線が形成されており（図示せ
ず）、バンプ５５を介して互いの電極パッド間の電気的
接続が行われる。この場合、モールド樹脂７０は、実装
基板３８と集積回路チップ１０の間および集積回路チッ
プ１０の側壁面を覆うように形成され、集積回路チップ
１０の裏面は外部に露出した構成となる。勿論、図１
（ａ）に示すようにダイパッド上にフリップチップ実装
を行い周囲をモールド樹脂７０で覆ってもよい。
イプの実装を行なった半導体装置である。図３（ａ）に
示す装置の場合と同様に、ボンディングパッド上にバン
プ５５が載せられているが、ここでは、集積回路チップ
１０を裏返し、薄膜集積回路が形成されたチップ表面を
実装基板３５表面に直接対峙させている。実装基板３８
上にも電極パッドと配線が形成されており（図示せ
ず）、バンプ５５を介して互いの電極パッド間の電気的
接続が行われる。この場合、モールド樹脂７０は、実装
基板３８と集積回路チップ１０の間および集積回路チッ
プ１０の側壁面を覆うように形成され、集積回路チップ
１０の裏面は外部に露出した構成となる。勿論、図１
（ａ）に示すようにダイパッド上にフリップチップ実装
を行い周囲をモールド樹脂７０で覆ってもよい。
【００２９】この場合においても、モールド樹脂７０で
覆われる集積回路チップ１０の表面および側壁面は絶縁
膜８０で覆われているため、剥離やクラックの発生が生
じにくく耐環境性の高い半導体装置となる。
覆われる集積回路チップ１０の表面および側壁面は絶縁
膜８０で覆われているため、剥離やクラックの発生が生
じにくく耐環境性の高い半導体装置となる。
【００３０】以上、本実施の形態に沿って本発明の内容
について説明したが、本発明はこれらに制限されるもの
ではない。集積回路チップの実装形態は、上述したもの
に限られず種々の形態が可能である。ダイパッドとして
は、プラスティック基板、セラミックス基板、テープ、
フィルム等種々の材料を用いることができる。また、集
積回路チップ上に形成される回路の種類や基板の種類に
も制限されない。
について説明したが、本発明はこれらに制限されるもの
ではない。集積回路チップの実装形態は、上述したもの
に限られず種々の形態が可能である。ダイパッドとして
は、プラスティック基板、セラミックス基板、テープ、
フィルム等種々の材料を用いることができる。また、集
積回路チップ上に形成される回路の種類や基板の種類に
も制限されない。
【００３１】
【発明の効果】上述するように、本発明に係る集積回路
チップの製造方法は、先に基板をダイシングして、チッ
プ境界線に沿って溝を形成した後に基板表面に絶縁膜を
コーティングし、基板裏面研磨工程を経てチップ分離を
行う。よって、工程の負担を増やすことなく集積回路チ
ップ表面およびこれに連続する側壁面に絶縁膜を形成で
きる。
チップの製造方法は、先に基板をダイシングして、チッ
プ境界線に沿って溝を形成した後に基板表面に絶縁膜を
コーティングし、基板裏面研磨工程を経てチップ分離を
行う。よって、工程の負担を増やすことなく集積回路チ
ップ表面およびこれに連続する側壁面に絶縁膜を形成で
きる。
【００３２】また、上記製造方法を用いれば、薄い基板
からなる集積回路チップを高い歩留まりでチップ分離で
きる。
からなる集積回路チップを高い歩留まりでチップ分離で
きる。
【００３３】また、本発明の半導体装置は、上記方法で
作製した集積回路チップを樹脂でモールドすることによ
り、集積回路チップの表面および側壁面が絶縁膜でコー
ティングされ、集積回路チップの周囲を覆うモールド樹
脂と絶縁膜との密着性が良好であるため、剥離やクラッ
クの発生が生じにくく、耐環境性の高い半導体装置を提
供できる。
作製した集積回路チップを樹脂でモールドすることによ
り、集積回路チップの表面および側壁面が絶縁膜でコー
ティングされ、集積回路チップの周囲を覆うモールド樹
脂と絶縁膜との密着性が良好であるため、剥離やクラッ
クの発生が生じにくく、耐環境性の高い半導体装置を提
供できる。
【図１】本発明の実施の形態にかかる半導体装置の一部
断面図である。
断面図である。
【図２】本発明の実施の形態にかかる集積回路チップの
製造方法を示す工程図である。
製造方法を示す工程図である。
【図３】本発明の実施の形態にかかる別の半導体装置の
一部断面図である。
一部断面図である。
【図４】従来の半導体装置の構造を示す装置の全体断面
図と一部断面図である。
図と一部断面図である。
【図５】従来の集積回路チップの製造方法を示す工程図
である。
である。
１０ 集積回路チップ １５ 基板 ２０ 接着材 ３０、３５ ダイパッド ３８ 実装基板 ４５ バンプ ５０ ボンディングパッド ５５ ボンディングワイヤ ７０ モールド樹脂 ８０ 絶縁膜 ９０ 配線
Claims (4)
- 【請求項１】 基板上に複数チップの所定の薄膜回路を
形成する工程と、 前記基板の該チップ境界線に、基板表面から所定深さの
溝を形成する工程と、 前記基板表面に絶縁膜をコーティングする工程と、 前記基板裏面を研磨する工程とを有する集積回路チップ
の製造方法。 - 【請求項２】 前記研磨する工程が、 前記基板の厚みが２００μｍ以下となるまで研磨するこ
とを特徴とする請求項１に記載の集積回路チップの製造
方法。 - 【請求項３】 請求項１もしくは請求項２に記載の製造
方法を用いて作製した集積回路チップを樹脂でモールド
した半導体装置において、 前記集積回路チップが、 所定の薄膜回路が形成される面の少なくとも外部への接
続端子となる電極パッド部を除く表面と、前記集積回路
チップの側壁面の一部を連続する絶縁膜で覆われている
ことを特徴とする半導体装置。 - 【請求項４】 前記集積回路チップが、 ダイパッドもしくは実装基板上に接着材を介してマウン
トされるものであり、 前記集積回路チップの側壁面が、前記絶縁膜もしくは前
記接着材で覆われていることを特徴とする請求項３に記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6902799A JP2000269166A (ja) | 1999-03-15 | 1999-03-15 | 集積回路チップの製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6902799A JP2000269166A (ja) | 1999-03-15 | 1999-03-15 | 集積回路チップの製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269166A true JP2000269166A (ja) | 2000-09-29 |
Family
ID=13390701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6902799A Abandoned JP2000269166A (ja) | 1999-03-15 | 1999-03-15 | 集積回路チップの製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269166A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221125A (ja) * | 2003-01-09 | 2004-08-05 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2006032598A (ja) * | 2004-07-15 | 2006-02-02 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2006156863A (ja) * | 2004-12-01 | 2006-06-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| WO2008065988A1 (fr) * | 2006-11-27 | 2008-06-05 | Philtech Inc. | Procédé de production de poudre rf |
| JP2009146923A (ja) * | 2007-12-11 | 2009-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置の製造方法 |
| JP2012004329A (ja) * | 2010-06-17 | 2012-01-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8237622B2 (en) | 2006-12-28 | 2012-08-07 | Philtech Inc. | Base sheet |
| US8318047B2 (en) | 2006-11-28 | 2012-11-27 | Philtech, Inc. | Method for providing RF powder and RF powder-containing liquid |
| WO2014009996A1 (ja) * | 2012-07-11 | 2014-01-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US8704202B2 (en) | 2006-11-28 | 2014-04-22 | Philtech Inc. | RF powder particles including an inductance element, a capacitance element, and a photovoltaic cell and method for exciting RF powder |
| US8766853B2 (en) | 2006-11-27 | 2014-07-01 | Philtech Inc. | Method for adding RF powder and RF powder-added base sheet |
| US8766802B2 (en) | 2006-11-27 | 2014-07-01 | Philtech Inc. | Base data management system |
| US8933784B2 (en) | 2006-11-28 | 2015-01-13 | Philtech Inc. | RF powder particle, RF powder, and RF powder-containing base |
| JP2015015434A (ja) * | 2013-07-08 | 2015-01-22 | 三菱電機株式会社 | モジュール構造 |
| US9263525B2 (en) | 2012-03-09 | 2016-02-16 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
| JP2017135214A (ja) * | 2016-01-26 | 2017-08-03 | 株式会社東芝 | 半導体装置 |
-
1999
- 1999-03-15 JP JP6902799A patent/JP2000269166A/ja not_active Abandoned
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221125A (ja) * | 2003-01-09 | 2004-08-05 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2006032598A (ja) * | 2004-07-15 | 2006-02-02 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2006156863A (ja) * | 2004-12-01 | 2006-06-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US8766802B2 (en) | 2006-11-27 | 2014-07-01 | Philtech Inc. | Base data management system |
| WO2008065988A1 (fr) * | 2006-11-27 | 2008-06-05 | Philtech Inc. | Procédé de production de poudre rf |
| US8178415B2 (en) | 2006-11-27 | 2012-05-15 | Philtech, Inc. | Method for manufacturing RF powder |
| US8766853B2 (en) | 2006-11-27 | 2014-07-01 | Philtech Inc. | Method for adding RF powder and RF powder-added base sheet |
| US8318047B2 (en) | 2006-11-28 | 2012-11-27 | Philtech, Inc. | Method for providing RF powder and RF powder-containing liquid |
| US8933784B2 (en) | 2006-11-28 | 2015-01-13 | Philtech Inc. | RF powder particle, RF powder, and RF powder-containing base |
| US8704202B2 (en) | 2006-11-28 | 2014-04-22 | Philtech Inc. | RF powder particles including an inductance element, a capacitance element, and a photovoltaic cell and method for exciting RF powder |
| US8237622B2 (en) | 2006-12-28 | 2012-08-07 | Philtech Inc. | Base sheet |
| JP2009146923A (ja) * | 2007-12-11 | 2009-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置の製造方法 |
| JP2012004329A (ja) * | 2010-06-17 | 2012-01-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8779607B2 (en) | 2010-06-17 | 2014-07-15 | Ps4 Luxco S.A.R.L. | Devices with covering layer and filler |
| US9263525B2 (en) | 2012-03-09 | 2016-02-16 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
| WO2014009996A1 (ja) * | 2012-07-11 | 2014-01-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN104428890A (zh) * | 2012-07-11 | 2015-03-18 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| JP5804203B2 (ja) * | 2012-07-11 | 2015-11-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US9543252B2 (en) | 2012-07-11 | 2017-01-10 | Mitsubishi Electric Corporation | Semiconductor apparatus and method for producing the same |
| DE112012006690B4 (de) * | 2012-07-11 | 2021-06-24 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| JP2015015434A (ja) * | 2013-07-08 | 2015-01-22 | 三菱電機株式会社 | モジュール構造 |
| JP2017135214A (ja) * | 2016-01-26 | 2017-08-03 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682065A (en) | Hermetic chip and method of manufacture | |
| US6661089B2 (en) | Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same | |
| CN101533825B (zh) | 半导体封装结构及其工艺与表面粘着型半导体封装结构 | |
| US5357139A (en) | Plastic encapsulated semiconductor device and lead frame | |
| US20010049159A1 (en) | Substrate strip for use in packaging semiconductor chips and method for making the substrate strip | |
| JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
| US20160343593A1 (en) | Semiconductor package including premold and method of manufacturing the same | |
| US20010038150A1 (en) | Semiconductor device manufactured by package group molding and dicing method | |
| CN111048468B (zh) | 电子元件的层叠件及其制造方法 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JP3892359B2 (ja) | 半導体チップの実装方法 | |
| JP4078760B2 (ja) | チップ型電子部品の製造方法 | |
| WO2001026146A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| JP2003007908A (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| KR100384333B1 (ko) | 웨이퍼로부터 반도체패키지용 반도체칩의 가공 방법 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPH1117054A (ja) | 半導体装置及びその製造方法 | |
| WO2001011677A1 (en) | Method for manufacturing semiconductor device | |
| JP3077649B2 (ja) | Ｔｃｐ用テープを用いた半導体装置 | |
| JPH01135052A (ja) | 半導体装置およびその製造方法 | |
| JPS6118157A (ja) | 半導体装置 | |
| JP2000012608A (ja) | 半導体装置の製造方法 | |
| JP2006196809A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070622 |