JPH08307065A - 多層印刷配線板およびその検査方法 - Google Patents
多層印刷配線板およびその検査方法Info
- Publication number
- JPH08307065A JPH08307065A JP7129333A JP12933395A JPH08307065A JP H08307065 A JPH08307065 A JP H08307065A JP 7129333 A JP7129333 A JP 7129333A JP 12933395 A JP12933395 A JP 12933395A JP H08307065 A JPH08307065 A JP H08307065A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hole
- inner layer
- layer circuit
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000006073 displacement reaction Methods 0.000 claims description 6
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 abstract description 12
- 239000000523 sample Substances 0.000 abstract description 8
- 238000010030 laminating Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000002594 fluoroscopy Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 電気チェッカーで内層回路パターンのずれの
有無を検査するにあたって、そのずれが生じている内層
回路パターンまでも特定することができるようにする。 【構成】 第1および第2の少なくとも2つの内層回路
パターンを備えた多層印刷配線板において、それぞれ内
面にメッキ12a〜14aが形成された第1、第2およ
び第3のずれ検出用のスルーホール12〜14と、第1
の内層回路パターンと同一の形成面L2上において、一
端に第1のスルーホール12に対して所定の電気絶縁間
隔を持つように形成されたリングパターン20aを有
し、他端が第2のスルーホール13と電気的に導通する
ように形成された第1のずれ検査パターン20と、第2
の内層回路パターンと同一の形成面L3上において、一
端に第2のスルーホール13に対して所定の電気絶縁間
隔を持つように形成されたリングパターン20aを有
し、他端が第3のスルーホール14と電気的に導通する
ように形成された第2のずれ検査パターン20とを備
え、電気チェッカーにて隣接するスルーホール間の導
通、非導通を検査する。
有無を検査するにあたって、そのずれが生じている内層
回路パターンまでも特定することができるようにする。 【構成】 第1および第2の少なくとも2つの内層回路
パターンを備えた多層印刷配線板において、それぞれ内
面にメッキ12a〜14aが形成された第1、第2およ
び第3のずれ検出用のスルーホール12〜14と、第1
の内層回路パターンと同一の形成面L2上において、一
端に第1のスルーホール12に対して所定の電気絶縁間
隔を持つように形成されたリングパターン20aを有
し、他端が第2のスルーホール13と電気的に導通する
ように形成された第1のずれ検査パターン20と、第2
の内層回路パターンと同一の形成面L3上において、一
端に第2のスルーホール13に対して所定の電気絶縁間
隔を持つように形成されたリングパターン20aを有
し、他端が第3のスルーホール14と電気的に導通する
ように形成された第2のずれ検査パターン20とを備
え、電気チェッカーにて隣接するスルーホール間の導
通、非導通を検査する。
Description
【0001】
【産業上の利用分野】本発明は多層印刷配線板およびそ
の検査方法に関し、さらに詳しく言えば、パターンずれ
が生じている内層回路を特定することができる多層印刷
配線板およびその検査方法に関するものである。
の検査方法に関し、さらに詳しく言えば、パターンずれ
が生じている内層回路を特定することができる多層印刷
配線板およびその検査方法に関するものである。
【0002】
【従来の技術】基板上に回路パターンを形成する際、い
かに注意を払ったとしても、その回路パターンにずれが
生ずることがあるが、多層印刷配線板においては、回路
パターンが形成された複数の基板を積層したものからな
るため、特に相対的なずれが生じやすい。しかしなが
ら、このずれの有無を検査するにあたって、製品として
完成させてから、所定の被測定ポイントにプローブを接
触させてその全体を検査する方法では、不良品が出た場
合、エッチング後の例えばレジスト工程、シンボルマー
クの印刷工程などに要したコストが無駄になり、好まし
くない。
かに注意を払ったとしても、その回路パターンにずれが
生ずることがあるが、多層印刷配線板においては、回路
パターンが形成された複数の基板を積層したものからな
るため、特に相対的なずれが生じやすい。しかしなが
ら、このずれの有無を検査するにあたって、製品として
完成させてから、所定の被測定ポイントにプローブを接
触させてその全体を検査する方法では、不良品が出た場
合、エッチング後の例えばレジスト工程、シンボルマー
クの印刷工程などに要したコストが無駄になり、好まし
くない。
【0003】これに対して、基板積層後に最外層の回路
パターンをエッチングにより除去して、目視にて内層回
路パターン相互のずれを検査する方法が知られている
が、これは破壊検査となり、全数検査は不可能で一部抜
き取り検査とならざるを得ず、しかも目視による判断を
伴うため、信頼性の面で問題がある。
パターンをエッチングにより除去して、目視にて内層回
路パターン相互のずれを検査する方法が知られている
が、これは破壊検査となり、全数検査は不可能で一部抜
き取り検査とならざるを得ず、しかも目視による判断を
伴うため、信頼性の面で問題がある。
【0004】また、これとは別にX線の透視による検査
方法もあるが、これとても最終的には目視検査であり、
また、その設備が高価であるばかりでなく、その全数を
チェックするには時間がかかり過ぎるという点で難があ
る。
方法もあるが、これとても最終的には目視検査であり、
また、その設備が高価であるばかりでなく、その全数を
チェックするには時間がかかり過ぎるという点で難があ
る。
【0005】そこで、このような状況に鑑み、例えば実
開平7−18480号公報においては、基板積層後に電
気チェッカーにて比較的簡単に内層回路パターンのずれ
を検査することを目的とした提案がなされている。
開平7−18480号公報においては、基板積層後に電
気チェッカーにて比較的簡単に内層回路パターンのずれ
を検査することを目的とした提案がなされている。
【0006】すなわち、この先行例によれば図4(a)
に示されているように、例えば4枚の基板1〜4を積層
した多層印刷配線板があるとすると、基板1の上面と基
板4の下面の他に、基板1と基板2との間に第1の内層
回路パターンが、基板2と基板3との間に第2の内層回
路パターンが、また、基板3と基板4との間に第3の内
層回路パターンがそれぞれ形成されるのであるが、各基
板1〜4を積層する前の工程で、第1ないし第3の内層
回路パターン形成時に、その各内層回路パターンと同一
の形成面に、同図(b)に示されているように、一端に
所定径のドーナツ状とされたリングパターン5aを有
し、他端に例えば同径のベタ塗り状とされた円形ランド
5bを有するずれ検出用パターン5をそれぞれ同一と目
される位置に形成する。
に示されているように、例えば4枚の基板1〜4を積層
した多層印刷配線板があるとすると、基板1の上面と基
板4の下面の他に、基板1と基板2との間に第1の内層
回路パターンが、基板2と基板3との間に第2の内層回
路パターンが、また、基板3と基板4との間に第3の内
層回路パターンがそれぞれ形成されるのであるが、各基
板1〜4を積層する前の工程で、第1ないし第3の内層
回路パターン形成時に、その各内層回路パターンと同一
の形成面に、同図(b)に示されているように、一端に
所定径のドーナツ状とされたリングパターン5aを有
し、他端に例えば同径のベタ塗り状とされた円形ランド
5bを有するずれ検出用パターン5をそれぞれ同一と目
される位置に形成する。
【0007】そして、図示しない基準マークもしくはガ
イドピンなどの位置合わせ手段を介して各基板1〜4を
積層した後、上記リングパターン5aよりも小径のドリ
ルにて、本来同リングパターン5aおよび円形ランド5
bが位置すべき箇所の中心にそれぞれスルーホール6、
7を穿設し、その各内面にスルーホールメッキ6a,7
aを形成する。
イドピンなどの位置合わせ手段を介して各基板1〜4を
積層した後、上記リングパターン5aよりも小径のドリ
ルにて、本来同リングパターン5aおよび円形ランド5
bが位置すべき箇所の中心にそれぞれスルーホール6、
7を穿設し、その各内面にスルーホールメッキ6a,7
aを形成する。
【0008】これにより、円形ランド5bはスルーホー
ルメッキ7aと電気的に接続するが、この場合スルーホ
ール6の孔径は、リングパターン5aの内径との間にパ
ターンずれの許容量dに等しいギャップが残されるよう
に選定されているため、内層回路パターンにその許容量
d以上のずれがあると、リングパターン5aとスルーホ
ールメッキ6aとが電気的に接触することになる。
ルメッキ7aと電気的に接続するが、この場合スルーホ
ール6の孔径は、リングパターン5aの内径との間にパ
ターンずれの許容量dに等しいギャップが残されるよう
に選定されているため、内層回路パターンにその許容量
d以上のずれがあると、リングパターン5aとスルーホ
ールメッキ6aとが電気的に接触することになる。
【0009】したがって、電気チェッカー(導通テスタ
ー)にてスルーホール6、7間の電気的導通状態を測定
し、その結果、非導通であればパターンずれなしで良、
導通であれば許容量d以上のパターンずれありとして不
良と判定される。
ー)にてスルーホール6、7間の電気的導通状態を測定
し、その結果、非導通であればパターンずれなしで良、
導通であれば許容量d以上のパターンずれありとして不
良と判定される。
【0010】
【発明が解決しようとする課題】このように、上記先行
例によれば、最終的に製品となるまで待つことなく、そ
の製造工程の途中で比較的簡単に内層回路パターンのず
れの有無を望ましくは全数検査することが可能ではある
が、パターンずれが検出された場合、その原因が何層目
にあるのかまでは知ることができない。
例によれば、最終的に製品となるまで待つことなく、そ
の製造工程の途中で比較的簡単に内層回路パターンのず
れの有無を望ましくは全数検査することが可能ではある
が、パターンずれが検出された場合、その原因が何層目
にあるのかまでは知ることができない。
【0011】本発明は、この点を改良するためになされ
たもので、その目的は、電気チェッカーで内層回路パタ
ーンのずれの有無を検査するにしても、そのずれが生じ
ている内層回路パターンまでも特定することができるよ
うにした多層印刷配線板およびその検査方法を提供する
ことにある。
たもので、その目的は、電気チェッカーで内層回路パタ
ーンのずれの有無を検査するにしても、そのずれが生じ
ている内層回路パターンまでも特定することができるよ
うにした多層印刷配線板およびその検査方法を提供する
ことにある。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明は、第1および第2の少なく
とも2つの内層回路パターンを備えた多層印刷配線板に
おいて、それぞれ内面にメッキが形成された第1、第2
および第3のずれ検出用のスルーホールと、上記第1の
内層回路パターンと同一の形成面上において、一端に上
記第1のスルーホールに対して所定の電気絶縁間隔を持
つように形成されたリングパターンを有し、他端が上記
第2のスルーホールと電気的に導通するように形成され
た第1のずれ検査パターンと、上記第2の内層回路パタ
ーンと同一の形成面上において、一端に上記第2のスル
ーホールに対して所定の電気絶縁間隔を持つように形成
されたリングパターンを有し、他端が上記第3のスルー
ホールと電気的に導通するように形成された第2のずれ
検査パターンとを備えていることを特徴としている。
め、請求項1に記載の発明は、第1および第2の少なく
とも2つの内層回路パターンを備えた多層印刷配線板に
おいて、それぞれ内面にメッキが形成された第1、第2
および第3のずれ検出用のスルーホールと、上記第1の
内層回路パターンと同一の形成面上において、一端に上
記第1のスルーホールに対して所定の電気絶縁間隔を持
つように形成されたリングパターンを有し、他端が上記
第2のスルーホールと電気的に導通するように形成され
た第1のずれ検査パターンと、上記第2の内層回路パタ
ーンと同一の形成面上において、一端に上記第2のスル
ーホールに対して所定の電気絶縁間隔を持つように形成
されたリングパターンを有し、他端が上記第3のスルー
ホールと電気的に導通するように形成された第2のずれ
検査パターンとを備えていることを特徴としている。
【0013】この場合、請求項2に記載されているよう
に、上記ずれ検出用のスルーホールおよび上記ずれ検査
パターンが、捨て基板に設けられていることが好まし
い。
に、上記ずれ検出用のスルーホールおよび上記ずれ検査
パターンが、捨て基板に設けられていることが好まし
い。
【0014】また、請求項3に記載されているように、
上記内層回路パターンがn層(nは2以上の整数)であ
るとき、上記スルーホールはn+1個穿設される。
上記内層回路パターンがn層(nは2以上の整数)であ
るとき、上記スルーホールはn+1個穿設される。
【0015】一方、請求項4の発明においては、請求項
1に記載の多層印刷配線板を検査するにあたって、上記
第1のスルーホールと上記第2のスルーホールとの間が
導通している場合には、上記第1の内層回路パターンの
パターンずれと判定し、上記第2のスルーホールと上記
第3のスルーホールとの間が導通している場合には、上
記第2の内層回路パターンのパターンずれと判定し、上
記第1のスルーホールと上記第3のスルーホールとの間
が導通している場合には、上記第1および第2の内層回
路パターンのいずれもがパターンずれしていると判定す
ることを特徴としている。
1に記載の多層印刷配線板を検査するにあたって、上記
第1のスルーホールと上記第2のスルーホールとの間が
導通している場合には、上記第1の内層回路パターンの
パターンずれと判定し、上記第2のスルーホールと上記
第3のスルーホールとの間が導通している場合には、上
記第2の内層回路パターンのパターンずれと判定し、上
記第1のスルーホールと上記第3のスルーホールとの間
が導通している場合には、上記第1および第2の内層回
路パターンのいずれもがパターンずれしていると判定す
ることを特徴としている。
【0016】
【作用】上記の構成によると、内層回路パターンにずれ
が発生した場合、その何層目の内層回路パターンにずれ
が生じているかまでをも知ることができる。また、その
ずれの原因にしても、例えば両面銅張積層板を内層に用
いた場合、内層の回路パターンの内、1層のみでずれが
発生した場合であれば、回路形成のプリント工程(内層
パターン形成時)でずれが生じたものと推定することが
できる。
が発生した場合、その何層目の内層回路パターンにずれ
が生じているかまでをも知ることができる。また、その
ずれの原因にしても、例えば両面銅張積層板を内層に用
いた場合、内層の回路パターンの内、1層のみでずれが
発生した場合であれば、回路形成のプリント工程(内層
パターン形成時)でずれが生じたものと推定することが
できる。
【0017】これに対して、そのずれが例えば内層に用
いた両面銅張積層板の両面に形成した回路パターンの双
方で発生した場合は、各基板を積層するプレス工程でず
れが生じたものと考えられる。
いた両面銅張積層板の両面に形成した回路パターンの双
方で発生した場合は、各基板を積層するプレス工程でず
れが生じたものと考えられる。
【0018】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図1は本発明による多層印刷配線板の第1実
施例を示した一部断面図であり、図2には同多層印刷配
線板内にその内層回路パターンとともに形成されるずれ
検査パターンの平面図が示されている。
説明する。図1は本発明による多層印刷配線板の第1実
施例を示した一部断面図であり、図2には同多層印刷配
線板内にその内層回路パターンとともに形成されるずれ
検査パターンの平面図が示されている。
【0019】この実施例では、3枚の基板11a〜11
cが積層され、全体として4層の回路形成面L1〜L4
を有している。すなわち、L1,L4が外層回路用であ
り、L2,L3が内層回路用の回路形成面となる。
cが積層され、全体として4層の回路形成面L1〜L4
を有している。すなわち、L1,L4が外層回路用であ
り、L2,L3が内層回路用の回路形成面となる。
【0020】また、各基板の組み合わせは任意であっ
て、例えば外側の基板11a,11cを片面銅張積層板
とし、内側の基板11bに両面銅張積層板を用い、それ
らの各間に図示しないプリプレグを介在させて圧着させ
てもよいし、これに対して、外側の基板11a,11c
に両面銅張積層板を用い、基板11bをプリプレグとし
てもよい。
て、例えば外側の基板11a,11cを片面銅張積層板
とし、内側の基板11bに両面銅張積層板を用い、それ
らの各間に図示しないプリプレグを介在させて圧着させ
てもよいし、これに対して、外側の基板11a,11c
に両面銅張積層板を用い、基板11bをプリプレグとし
てもよい。
【0021】この実施例においては、ずれ検査用として
の3つのスルーホール12〜14が所定の間隔をもって
穿設されており、その各内面にはメッキ12a〜12c
がそれぞれ形成されている。これに関連して、内層回路
用の回路形成面L2,L3の各々には、ずれ検査パター
ン20が形成されている。
の3つのスルーホール12〜14が所定の間隔をもって
穿設されており、その各内面にはメッキ12a〜12c
がそれぞれ形成されている。これに関連して、内層回路
用の回路形成面L2,L3の各々には、ずれ検査パター
ン20が形成されている。
【0022】このずれ検査パターン20は図2に示され
ているように、上記スルーホールの孔径R1よりも大き
な内径R2をもって形成されたリングパターン20aを
備えている。したがって、この内径R2と孔径R1との
差がずれ検査に際してのずれ許容量dとなる。また、こ
のリングパターン20aに対して上記スルーホール間の
間隔と同じ間隔をもって円形ランド20bが配置されて
おり、この円形ランド20bとリングパターン20a
は、それらの間に形成された接続導体20cにより電気
的に導通状態とされている。
ているように、上記スルーホールの孔径R1よりも大き
な内径R2をもって形成されたリングパターン20aを
備えている。したがって、この内径R2と孔径R1との
差がずれ検査に際してのずれ許容量dとなる。また、こ
のリングパターン20aに対して上記スルーホール間の
間隔と同じ間隔をもって円形ランド20bが配置されて
おり、この円形ランド20bとリングパターン20a
は、それらの間に形成された接続導体20cにより電気
的に導通状態とされている。
【0023】内層回路用の回路形成面L2において、検
査パターン20はそのリングパターン20aが第1のス
ルーホール12の周りに位置するように配置されるとと
もに、円形ランド20bが第2のスルーホール13のメ
ッキ13aと電気的に接触させられている。また、回路
形成面L3において、検査パターン20はそのリングパ
ターン20aが第2のスルーホール13の周りに位置す
るように配置されるとともに、円形ランド20bが第3
のスルーホール14のメッキ14aと電気的に接触させ
られている。
査パターン20はそのリングパターン20aが第1のス
ルーホール12の周りに位置するように配置されるとと
もに、円形ランド20bが第2のスルーホール13のメ
ッキ13aと電気的に接触させられている。また、回路
形成面L3において、検査パターン20はそのリングパ
ターン20aが第2のスルーホール13の周りに位置す
るように配置されるとともに、円形ランド20bが第3
のスルーホール14のメッキ14aと電気的に接触させ
られている。
【0024】パターンずれの有無を検査するには、電気
チェッカーの各プローブをまず第1のスルーホール12
のランド12bと、第2のスルーホール13のランド1
3bに接触させ、その間が非導通であれば、回路形成面
L2の内層回路パターンにはずれが無いことになる。こ
れに対して、導通していれば、ずれ検査パターン20が
ずれ許容量d以上にずれて、リングパターン20aが第
1のスルーホール12のメッキ12aに接触しているこ
とになるため、回路形成面L2の内層回路パターンにず
れがあると判定される。
チェッカーの各プローブをまず第1のスルーホール12
のランド12bと、第2のスルーホール13のランド1
3bに接触させ、その間が非導通であれば、回路形成面
L2の内層回路パターンにはずれが無いことになる。こ
れに対して、導通していれば、ずれ検査パターン20が
ずれ許容量d以上にずれて、リングパターン20aが第
1のスルーホール12のメッキ12aに接触しているこ
とになるため、回路形成面L2の内層回路パターンにず
れがあると判定される。
【0025】次に、電気チェッカーの各プローブを第2
のスルーホール13のランド13bと、第3のスルーホ
ール14のランド14bに接触させる。上記と同様に、
その間が非導通であれば、回路形成面L3の内層回路パ
ターンにはずれが無いことになるが、導通であれば回路
形成面L3の内層回路パターンにずれが生じていると判
定される。
のスルーホール13のランド13bと、第3のスルーホ
ール14のランド14bに接触させる。上記と同様に、
その間が非導通であれば、回路形成面L3の内層回路パ
ターンにはずれが無いことになるが、導通であれば回路
形成面L3の内層回路パターンにずれが生じていると判
定される。
【0026】そして、最後に電気チェッカーの各プロー
ブを第1のスルーホール12のランド12bと、第3の
スルーホール14のランド14bに接触させる。この場
合、導通であれば、回路形成面L2,L3の双方の内層
回路パターンにずれが発生していることになる。なお、
最初に第1のスルーホール12と第3のスルーホール1
4間の導通、非導通を検査するようにしてもよく、その
順序は任意である。
ブを第1のスルーホール12のランド12bと、第3の
スルーホール14のランド14bに接触させる。この場
合、導通であれば、回路形成面L2,L3の双方の内層
回路パターンにずれが発生していることになる。なお、
最初に第1のスルーホール12と第3のスルーホール1
4間の導通、非導通を検査するようにしてもよく、その
順序は任意である。
【0027】また、この他に複数のプローブを各スルー
ホールのランド12b,13b,14bと対応する位置
にあらかじめ配置した電気チェッカー用治具を用い、そ
れらの各プローブを同時に接触させて検査するようにし
てもよい。
ホールのランド12b,13b,14bと対応する位置
にあらかじめ配置した電気チェッカー用治具を用い、そ
れらの各プローブを同時に接触させて検査するようにし
てもよい。
【0028】このように、本発明によれば、単に内層回
路パターンがずれているのみでなく、それが何層目の内
層回路パターンであるかまでも特定することができる。
そして、そのずれが1層のみである場合には、回路形成
のプリント工程でのずれによるものと推測され、また、
2層以上にわたってずれが生じている場合には積層プレ
ス工程でのずれ、もしくはすべてのパターンがずれてい
る場合には例えばスルーホール穿設時のNC(数値制
御)加工に起因するものと考えられる。
路パターンがずれているのみでなく、それが何層目の内
層回路パターンであるかまでも特定することができる。
そして、そのずれが1層のみである場合には、回路形成
のプリント工程でのずれによるものと推測され、また、
2層以上にわたってずれが生じている場合には積層プレ
ス工程でのずれ、もしくはすべてのパターンがずれてい
る場合には例えばスルーホール穿設時のNC(数値制
御)加工に起因するものと考えられる。
【0029】次に、実際の製造工程に沿ってずれ検査に
至るまでを説明する。各基板11a〜11cを積層する
に先だって、外層回路用の回路形成面L1,4に、図示
しない外層回路パターンとともに各スルーホールのラン
ド12b,13b,14bを形成する。また、回路形成
面L2,L3にも図示しない内層回路パターンとともに
ずれ検査パターン20,20を形成する。
至るまでを説明する。各基板11a〜11cを積層する
に先だって、外層回路用の回路形成面L1,4に、図示
しない外層回路パターンとともに各スルーホールのラン
ド12b,13b,14bを形成する。また、回路形成
面L2,L3にも図示しない内層回路パターンとともに
ずれ検査パターン20,20を形成する。
【0030】この場合、回路形成面L2においては、そ
のずれ検査パターン20がランド12bと13bに対応
するように配置し、回路形成面L3においては、そのず
れ検査パターン20がランド13bと14bに対応する
ように配置する。
のずれ検査パターン20がランド12bと13bに対応
するように配置し、回路形成面L3においては、そのず
れ検査パターン20がランド13bと14bに対応する
ように配置する。
【0031】そして、図示しない基準マークもしくは基
準ガイドピンを介して、基板11a,11bおよび11
cを積層しプレスなどで圧着した後、ドリルにてあらか
じめ予定された位置に第1ないし第3のスルーホール1
2〜14を穿設するとともに、その各スルーホール内に
スルーホールメッキ12a〜14aを形成する。
準ガイドピンを介して、基板11a,11bおよび11
cを積層しプレスなどで圧着した後、ドリルにてあらか
じめ予定された位置に第1ないし第3のスルーホール1
2〜14を穿設するとともに、その各スルーホール内に
スルーホールメッキ12a〜14aを形成する。
【0032】このとき、内層回路パターンにずれ許容量
d以上のずれが生じていなければ、リングパターン20
aはスルーホールメッキ12a,13aと電気的に接触
しない。一方、円形ランド20bはいわゆるベタ塗り状
であるため、スルーホールメッキ13a,14aと電気
的に接触することになる。したがって、上記のように電
気チェッカーにて簡単にしかもどの層にずれが生じてい
るかまでを知ることができる。
d以上のずれが生じていなければ、リングパターン20
aはスルーホールメッキ12a,13aと電気的に接触
しない。一方、円形ランド20bはいわゆるベタ塗り状
であるため、スルーホールメッキ13a,14aと電気
的に接触することになる。したがって、上記のように電
気チェッカーにて簡単にしかもどの層にずれが生じてい
るかまでを知ることができる。
【0033】図3には、5枚の基板11a〜11eを積
層した他の実施例が示されている。この場合、内層回路
形成面はL2,L3,L5,L6の4層であるため、上
記実施例に比べて2つのスルーホールの15,16が追
加され、結果的に5つのスルーホール12〜16が設け
られる。すなわち、内層回路パターンがn層であれば、
スルーホールはn+1個設けられることになる。そし
て、第3層目および第4層目の内層回路形成面L5,L
6に、追加されたスルーホールの15,16に関連して
上記と同じ方法にてずれ検査パターン20がそれぞれ設
けられる。
層した他の実施例が示されている。この場合、内層回路
形成面はL2,L3,L5,L6の4層であるため、上
記実施例に比べて2つのスルーホールの15,16が追
加され、結果的に5つのスルーホール12〜16が設け
られる。すなわち、内層回路パターンがn層であれば、
スルーホールはn+1個設けられることになる。そし
て、第3層目および第4層目の内層回路形成面L5,L
6に、追加されたスルーホールの15,16に関連して
上記と同じ方法にてずれ検査パターン20がそれぞれ設
けられる。
【0034】検査方法は上記実施例と同じく、第1およ
び第2のスルーホール12,13間、第2および第3の
スルーホール13,14間、のように順次隣接する2つ
のスルーホール間の導通、非導通を検査するか、もしく
は最初に一番離れたスルーホール12,16間の導通、
非導通を検査した後、順次隣接する2つのスルーホール
間の導通、非導通を検査するようにしてもよい。
び第2のスルーホール12,13間、第2および第3の
スルーホール13,14間、のように順次隣接する2つ
のスルーホール間の導通、非導通を検査するか、もしく
は最初に一番離れたスルーホール12,16間の導通、
非導通を検査した後、順次隣接する2つのスルーホール
間の導通、非導通を検査するようにしてもよい。
【0035】なお、このずれ検査パターンおよびスルホ
ールは、好ましくは回路基板の捨て基板に設けられ、用
済み後は製品基板から切り離される。
ールは、好ましくは回路基板の捨て基板に設けられ、用
済み後は製品基板から切り離される。
【0036】
【発明の効果】以上説明したように、本発明によれば、
多層印刷配線板において、破壊検査や目視検査によるこ
となく、しかも単に内層回路パターンがずれているのみ
でなく、それが何層目の内層回路パターンであるかまで
も特定することができる。また、その情報により、その
ずれがどの工程で発生したものであるかまでも推測する
ことができる、という効果が奏される。
多層印刷配線板において、破壊検査や目視検査によるこ
となく、しかも単に内層回路パターンがずれているのみ
でなく、それが何層目の内層回路パターンであるかまで
も特定することができる。また、その情報により、その
ずれがどの工程で発生したものであるかまでも推測する
ことができる、という効果が奏される。
【図1】本発明による多層印刷配線板の第1実施例を示
した断面図。
した断面図。
【図2】同実施例のスルーホールランドとずれ検査パタ
ーンとの配置関係を平面的に並べて示した平面図。
ーンとの配置関係を平面的に並べて示した平面図。
【図3】本発明の他の実施例を示した断面図。
【図4】先行例を説明するための断面図およびそのずれ
検査パターンの平面図。
検査パターンの平面図。
11a〜11e 基板 L1,L4 外層回路形成面 L2,L3,L5,L6 内層回路形成面 12〜16 スルーホール 12a〜16a スルーホールメッキ 12b〜16b ランド 20 ずれ検査パターン 20a リングパターン 20b 円形ランド
Claims (4)
- 【請求項1】 第1および第2の少なくとも2つの内層
回路パターンを備えた多層印刷配線板において、それぞ
れ内面にメッキが形成された第1、第2および第3のず
れ検出用のスルーホールと、上記第1の内層回路パター
ンと同一の形成面上において、一端に上記第1のスルー
ホールに対して所定の電気絶縁間隔を持つように形成さ
れたリングパターンを有し、他端が上記第2のスルーホ
ールと電気的に導通するように形成された第1のずれ検
査パターンと、上記第2の内層回路パターンと同一の形
成面上において、一端に上記第2のスルーホールに対し
て所定の電気絶縁間隔を持つように形成されたリングパ
ターンを有し、他端が上記第3のスルーホールと電気的
に導通するように形成された第2のずれ検査パターンと
を備えていることを特徴とする多層印刷配線板。 - 【請求項2】 上記ずれ検出用のスルーホールおよび上
記ずれ検査パターンが、捨て基板に設けられていること
を特徴とする請求項1に記載の多層印刷配線板。 - 【請求項3】 上記内層回路パターンがn層(nは2以
上の整数)であるとき、上記スルーホールはn+1個穿
設されることを特徴とする請求項1に記載の多層印刷配
線板。 - 【請求項4】 請求項1に記載の多層印刷配線板の検査
方法において、上記第1のスルーホールと上記第2のス
ルーホールとの間が導通している場合には、上記第1の
内層回路パターンのパターンずれと判定し、上記第2の
スルーホールと上記第3のスルーホールとの間が導通し
ている場合には、上記第2の内層回路パターンのパター
ンずれと判定し、上記第1のスルーホールと上記第3の
スルーホールとの間が導通している場合には、上記第1
および第2の内層回路パターンのいずれもがパターンず
れしていると判定することを特徴とする多層印刷配線板
の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12933395A JP3206635B2 (ja) | 1995-04-28 | 1995-04-28 | 多層印刷配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12933395A JP3206635B2 (ja) | 1995-04-28 | 1995-04-28 | 多層印刷配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307065A true JPH08307065A (ja) | 1996-11-22 |
| JP3206635B2 JP3206635B2 (ja) | 2001-09-10 |
Family
ID=15007017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12933395A Expired - Fee Related JP3206635B2 (ja) | 1995-04-28 | 1995-04-28 | 多層印刷配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206635B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110572960A (zh) * | 2019-08-20 | 2019-12-13 | 珠海崇达电路技术有限公司 | 一种pcb内层板层间对准度的测试方法 |
| CN113834827A (zh) * | 2020-06-24 | 2021-12-24 | 江苏长电科技股份有限公司 | 多层电路基板及其偏移检测方法 |
| CN114222418A (zh) * | 2021-12-06 | 2022-03-22 | 深圳市鑫达辉软性电路科技有限公司 | 多层板偏位识别结构 |
| CN116017842A (zh) * | 2022-12-29 | 2023-04-25 | 成都亚光电子股份有限公司 | 一种多层电路板及电路板内层对位检测方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5067048B2 (ja) * | 2007-07-12 | 2012-11-07 | パナソニック株式会社 | プリント配線板 |
-
1995
- 1995-04-28 JP JP12933395A patent/JP3206635B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110572960A (zh) * | 2019-08-20 | 2019-12-13 | 珠海崇达电路技术有限公司 | 一种pcb内层板层间对准度的测试方法 |
| CN113834827A (zh) * | 2020-06-24 | 2021-12-24 | 江苏长电科技股份有限公司 | 多层电路基板及其偏移检测方法 |
| CN113834827B (zh) * | 2020-06-24 | 2024-04-12 | 江苏长电科技股份有限公司 | 多层电路基板及其偏移检测方法 |
| CN114222418A (zh) * | 2021-12-06 | 2022-03-22 | 深圳市鑫达辉软性电路科技有限公司 | 多层板偏位识别结构 |
| CN116017842A (zh) * | 2022-12-29 | 2023-04-25 | 成都亚光电子股份有限公司 | 一种多层电路板及电路板内层对位检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3206635B2 (ja) | 2001-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI412307B (zh) | Production method of printed circuit board and printing substrate | |
| US20080149382A1 (en) | Method of inspecting printed wiring board and printed wiring board | |
| JP3206635B2 (ja) | 多層印刷配線板 | |
| JP5067048B2 (ja) | プリント配線板 | |
| JPH05226846A (ja) | 多層プリント配線板の内層ずれ量チェック方法 | |
| JPH04186798A (ja) | 多層プリント配線板および層間ずれチェック方法 | |
| JP3252085B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2005268318A (ja) | 多層プリント配線板の製造方法 | |
| JP2008091439A (ja) | 多層プリント配線板の製造方法 | |
| JPH09205281A (ja) | 多層プリント配線板の内層回路パターンずれ検査方法 | |
| JP3651539B2 (ja) | 多層配線基板の製造プロセスの評価方法 | |
| JP2002252472A (ja) | 層間位置ずれ検知回路を有する積層プリント基板 | |
| CN113079655B (zh) | 用于检测印制电路板加工偏移的检测结构和检测方法 | |
| JPH11354932A (ja) | ビルドアップ多層配線板の製造方法 | |
| KR100570870B1 (ko) | 층간 편심 확인이 가능한 인쇄회로기판 | |
| JP4119702B2 (ja) | 多層プリント配線板の検査方法 | |
| JP2002100845A (ja) | ブラインドビアホール位置ずれ検査用回路パターン | |
| JPH02297996A (ja) | プリント基板の微細スルーホール欠陥検出方法 | |
| JP4737055B2 (ja) | 積層印刷配線基板 | |
| JP2000049462A (ja) | 多層プリント配線板構造 | |
| JPH066047A (ja) | 多層印刷配線板の内層ずれ測定方法 | |
| JPH05335749A (ja) | プリント配線板及びその検査方法 | |
| KR20160005961A (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| CN121645660A (zh) | 一种电路板及通信设备 | |
| JPH0661652A (ja) | 多層印刷配線板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010606 |
|
| LAPS | Cancellation because of no payment of annual fees |