JPH08307261A - カウンタ装置および送受信機 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＬＬの分周比の設定回路を簡単な構成で実
現する。 【解決手段】 チャンネル番号のデータがロードされる
レジスタ３６１を設ける。このレジスタ３６１にロード
されたチャンネル番号のビットのうち、チャンネル番号
にかかわらず、分周比のビットと等しいレベルのビット
をラッチする第１のラッチ３６３を設ける。レジスタ３
６１にロードされたチャンネル番号のビットのうち、チ
ャンネル番号の変化にしたがって変化するビットと、一
定の値とを加算する加算回路３６２を設ける。この加算
回路３６２の加算結果を保持する第２のラッチ３６３を
設ける。分周比のビットうち、チャンネル番号の変化に
かかわらず変化しないビットのレベルを形成する信号ラ
イン３６４を設ける。第１のラッチ３６３の出力と、第
２のラッチ３６３により保持された加算結果と、信号ラ
イン３６４の信号とを、可変分周回路３１１に、その分
周比のデータとして供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＰＬＬおよびこ
れを使用する送受信機に関する。

【０００２】

【従来の技術】例えば、日本における小電力タイプのコ
ードレス電話機には、89チャンネル分の周波数帯域が割
り当てられているが、そのチャンネル番号CHNOと、親機
および子機の送信周波数ｆBU、ｆHSとの関係は、図９Ａ
に示すとおりである。そして、このとき、チャンネル間
の周波数間隔は、すべて12.5ｋHzで一定である。

【０００３】このような周波数の送信信号は、一般にＰ
ＬＬにより形成されるが、ＰＬＬにおいて、送信周波数
ｆBS、ｆHSに等しい周波数のキャリア信号を直接に形成
する場合には、ＰＬＬに必要とされる基準周波数は、チ
ャンネル間の周波数間隔に等しい12.5ｋHzとなる。

【０００４】また、 ＮBU：親機の送信回路のＰＬＬの可変分周回路の分周比
（整数） ＮHS：子機の送信回路のＰＬＬの可変分周回路の分周比
（整数） とすれば、 ｆBU〔ＭHz〕＝12.5〔ｋHz〕×ＮBU ｆHS〔ＭHz〕＝12.5〔ｋHz〕×ＮHS となる。したがって、チャンネル番号CHNOと、分周比Ｎ
BU、ＮHSとの関係は、図９Ｂに示すとおりとなる。

【０００５】そして、親機あるいは子機において、チャ
ンネルを設定する場合には、マイクロコンピュータにお
いて、チャンネル番号CHNOに対応した分周比ＮBUあるい
はＮHSのデータを形成し、このデータをシリアル通信あ
るいはパラレル通信により、ＰＬＬの可変分周回路に供
給して設定すればよい。

【０００６】

【発明が解決しようとする課題】ところが、コードレス
電話機が高機能化し、これに伴いシステム制御用のマイ
クロコンピュータのソフトウエアが膨大化している。し
かも、コードレス電話機においては、受信回路にも局部
発振信号を形成するためのＰＬＬが設けられ、その局部
発振周波数の設定も必要である。このため、ＰＬＬのイ
ンターフェイスの簡便化、高速化、インテリジェント化
などが望まれている。

【０００７】そこで、ＰＬＬとして、デコーダを内蔵
し、外部から数値データを入力すると、その数値データ
を分周比ＮBUあるいはＮHSにデコードし、これを可変分
周回路に設定するようにしたものが考えられている。

【０００８】しかし、そのようなＰＬＬは、チャンネル
数が少ない場合には、有効であるが、コードレス電話機
のようにチャンネル数が多い機器に使用されるＰＬＬの
場合には、デコーダが大規模になり、ＰＬＬがコストア
ップとなってしまう。

【０００９】このため、コードレス電話機においては、
汎用のＰＬＬを使用せざるをえず、結果として、マイク
ロコンピュータやソフトウエアの負担が増えている。

【００１０】この発明は、このような問題点を解決しよ
うとするものである。

【００１１】

【課題を解決するための手段】この発明においては、固
定数値と可変数値とを加算した結果により分周比を設定
するカウンタ装置において、上位所定ビットは固定値を
設定する回路と、中位所定ビットは固定数値と可変数値
との加算結果により設定をする回路と、下位所定ビット
は可変数値により設定をする回路とを有するカウンタ装
置とするものである。

【００１２】

【発明の実施の形態】

［コードレス電話機の一例］まず、この発明におけるコ
ードレス電話機の受信回路および送信回路の一例につい
て、図１および図２により説明する。この例において
は、受信回路および送信回路の全体を１チップＩＣ化で
きるように構成するとともに、そのＩＣを子機に使用し
た場合を示す。また、図１の*1、*2と図２の*1、*2とが
つながるとともに、鎖線で囲った部分１が１チップＩＣ
化される。

【００１３】このＩＣ１は、受信回路１０と、送信回路
４０とを有する。そして、受信回路１０は、ダブルスー
パーヘテロダイン方式で、ダイレクトコンバージョンタ
イプに構成されている。すなわち、親機からの下りチャ
ンネルのＦＭ信号Ｓrがアンテナ２により受信され、端
子Ｔ11→高周波アンプ１１→端子Ｔ12→すべての下りチ
ャンネルを通過帯域とするバンドパスフィルタ３→端子
Ｔ13の信号ラインを通じて直交変換のＩ軸用及びＱ軸用
の第１ミキサ回路１２、２２に供給される。

【００１４】また、発振回路３０が設けられる。この発
振回路３０は基準となる安定した周波数、例えば14.4Ｍ
Hzの発振信号Ｓ30を形成するためのものであり、このた
め、発振回路３０には、端子Ｔ16を通じて水晶発振子６
が接続され、水晶発振回路とされる。

【００１５】そして、その発振信号Ｓ30が分周回路３５
に供給されて例えば１／1152の周波数、すなわち、チャ
ンネル間隔の周波数12.5ｋHzの信号Ｓ35に分周され、こ
の信号Ｓ35がＰＬＬ３１にその基準周波数の信号として
供給される。

【００１６】また、分周比設定回路３６が設けられる。
この設定回路３６は、詳細は後述するが、端子Ｔ17を通
じてチャンネル番号CHNOのデータが供給されると、その
データから分周比のデータを形成するものである。

【００１７】そして、この設定回路３６からのチャンネ
ル番号CHNOに対応した分周比のデータが、ＰＬＬ３１の
可変分周回路３１１に供給されて設定される。こうし
て、ＰＬＬ３１のＶＣＯ３１２からはＦＭ信号Ｓrのキ
ャリア周波数に等しい周波数の発振信号Ｓ31が取り出さ
れる。

【００１８】なお、この場合、受信したＦＭ信号Ｓrの
キャリア周波数は、親機の送信周波数ｆBUに等しいの
で、発振信号Ｓ31の周波数も値ｆBUとなる。

【００１９】そして、この信号Ｓ31がミキサ回路１２に
第１局部発振信号として供給されるとともに、移相回路
３２に供給されてπ／２だけ移相され、その移相信号Ｓ
32がミキサ回路２２に第１局部発振信号として供給され
る。

【００２０】したがって、簡単のため、図３Ａに示すよ
うに、受信信号Ｓrが、その下側帯波の帯域内に信号成
分Ｓaを有し、上側帯波の帯域内に信号成分Ｓbを有する
とともに、 ωo：受信信号Ｓrのキャリア周波数（角周波数） ωo＝２πｆBU ωa：信号成分Ｓaの角周波数。ωa＜ωo Ｅa：信号成分Ｓaの振幅 ωb：信号成分Ｓbの角周波数。ωb＞ωo Ｅb：信号成分Ｓbの振幅 Δωa＝ωo−ωa Δωb＝ωb−ωo とすれば、 Ｓr＝Ｓa＋Ｓb Ｓa＝Ｅa・sinωaｔ Ｓb＝Ｅb・sinωbｔ となる。

【００２１】また、 Ｅ1：第１局部発振信号Ｓ31、Ｓ32の振幅 とすれば、 Ｓ31＝Ｅ1・sinωoｔ Ｓ32＝Ｅ1・cosωoｔ である。

【００２２】したがって、 Ｓ12、Ｓ22：ミキサ回路１２、２２の出力信号 とすれば、 Ｓ12＝Ｓr・Ｓ31 ＝（Ｅa・sinωaｔ＋Ｅb・sinωbｔ）×Ｅ1・sinωoｔ ＝αa｛−cos（ωa＋ωo）ｔ＋cos（ωo−ωa）ｔ｝ ＋αb｛−cos（ωb＋ωo）ｔ＋cos（ωb−ωo）ｔ｝ ＝αa｛−cos（ωa＋ωo）ｔ＋cosΔωaｔ｝ ＋αb｛−cos（ωb＋ωo）ｔ＋cosΔωbｔ｝ Ｓ22＝Ｓr・Ｓ32 ＝（Ｅa・sinωaｔ＋Ｅb・sinωbｔ）×Ｅ1・cosωoｔ ＝αa｛sin（ωa＋ωo）ｔ−sin（ωo−ωa）ｔ｝ ＋αb｛sin（ωb＋ωo）ｔ＋sin（ωb−ωo）ｔ｝ ＝αa｛sin（ωa＋ωo）ｔ−sinΔωaｔ｝ ＋αb｛sin（ωb＋ωo）ｔ＋sinΔωbｔ｝ αa＝Ｅa・Ｅ1／２ αb＝Ｅb・Ｅ1／２ となる。

【００２３】そして、上式のうち、角周波数Δωa、Δ
ωbの信号成分が必要な中間周波信号なので、これら信
号Ｓ12、Ｓ22がローパスフィルタ１３、２３に供給さ
れ、角周波数Δωa、Δωbの信号成分が、第１中間周波
信号Ｓ13、Ｓ23として取り出され、 Ｓ13＝αa・cosΔωaｔ＋αb・cosΔωbｔ Ｓ23＝−αa・sinΔωaｔ＋αb・sinΔωbｔ とされる。なお、この場合、上式および図３Ａからも明
らかなように、信号Ｓ13、Ｓ23は、ベースバンドの信号
である。

【００２４】さらに、これら信号Ｓ13、Ｓ23が、直交変
換のＩ軸用及びＱ軸用の第２ミキサ回路１４、２４に供
給される。

【００２５】また、発振回路３０の発振信号Ｓ30が、分
周回路３３に供給されて比較的低い周波数の信号Ｓ33、
例えば262分周されて周波数が約55ｋHzの信号Ｓ33に分
周される。そして、この信号Ｓ33がミキサ回路１４に第
２局部発振信号として供給されるとともに、移相回路３
４に供給されてπ／２だけ移相され、その移相信号Ｓ34
がミキサ回路２４に第２局部発振信号として供給され
る。

【００２６】したがって、 Ｓ33＝Ｅ2・sinωsｔ Ｓ34＝Ｅ2・cosωsｔ Ｅ2：第２局部発振信号Ｓ33、Ｓ34の振幅 ωs＝２πｆs （ｆs＝約55ｋHz） とするとともに、 Ｓ14、Ｓ24：ミキサ回路１４、２４の出力信号 とすれば、 Ｓ14＝Ｓ13・Ｓ33 ＝（αa・cosΔωaｔ＋αb・cosΔωbｔ）×Ｅ2・sinωsｔ ＝βa｛sin（Δωa＋ωs）ｔ−sin（Δωa−ωs）ｔ｝ ＋βb｛sin（Δωb＋ωs）ｔ−sin（Δωb−ωs）ｔ｝ Ｓ24＝Ｓ23・Ｓ34 ＝（−αa・sinΔωaｔ＋αb・sinΔωbｔ）×Ｅ2・cosωsｔ ＝−βa｛sin（Δωa＋ωs）ｔ＋sin（Δωa−ωs）ｔ｝ ＋βb｛sin（Δωb＋ωs）ｔ＋sin（Δωb−ωs）ｔ｝ βa＝αa・Ｅ2／２ βb＝αb・Ｅ2／２ となる。

【００２７】そして、これらの信号Ｓ14、Ｓ24におい
て、周波数差が負の値にならないように、信号Ｓ14、Ｓ
24を変形すると、 Ｓ14＝βa｛sin（Δωa＋ωs）ｔ＋sin（ωs−Δωa）ｔ｝ ＋βb｛sin（Δωb＋ωs）ｔ＋sin（ωs−Δωb）ｔ｝ ＝βa・sin（ωs＋Δωa）ｔ＋βa・sin（ωs−Δωa）ｔ ＋βb・sin（ωs＋Δωb）ｔ＋βb・sin（ωs−Δωb）ｔ Ｓ24＝−βa｛sin（Δωa＋ωs）ｔ−sin（ωs−Δωa）ｔ｝ ＋βb｛sin（Δωb＋ωs）ｔ−sin（ωs−Δωb）ｔ｝ ＝−βa・sin（ωs＋Δωa）ｔ＋βa・sin（ωs−Δωa）ｔ ＋βb・sin（ωs＋Δωb）ｔ−βb・sin（ωs−Δωb）ｔ となる。

【００２８】そして、これら信号Ｓ14、Ｓ24が加算回路
１５に供給されて加算され、加算回路１５からは、 Ｓ15＝Ｓ14＋Ｓ24 ＝２βa・sin（ωs−Δωa）ｔ＋２βb・sin（ωs＋Δωb）ｔ で示される加算信号Ｓ15が取り出される。

【００２９】そして、この加算信号Ｓ15を図示すると、
図３Ｂに示すようになり、この信号Ｓ15は、もとの受信
信号Ｓrを、キャリア周波数（角周波数）ωsの信号に周
波数変換したときの信号にほかならない。すなわち、信
号Ｓ15は、中間周波数ｆsの第２中間周波信号である。

【００３０】そこで、この第２中間周波信号Ｓ15が、中
間周波フィルタ用のバンドパスフィルタ１６およびリミ
ッタアンプ１７を通じてＦＭ復調回路１８に供給されて
もとの音声信号が復調され、この音声信号が、アンプ１
９および端子Ｔ14を通じて受話器用のスピーカ４に供給
される。以上が受信回路１０の構成および動作である。

【００３１】一方、送信回路４０は、音声信号をダイレ
クトに上りチャンネルのＦＭ信号とするもので、ＰＬＬ
４３が設けられるとともに、このＰＬＬ４３には、分周
回路３５からの分周信号Ｓ35が基準周波数の信号として
供給される。また、形成回路４３から、チャンネル番号
CHNOに対応した分周比のデータが取り出され、このデー
タがＰＬＬ４３の可変分周回路４３１に供給されて設定
される。

【００３２】こうして、ＰＬＬ４３のＶＣＯ４３２から
は、受信回路１０の受信した下りチャンネルと対となる
上りチャンネルのキャリア周波数ｆHSの信号Ｓtが取り
出される。

【００３３】また、送話器用のマイクロフォン５からの
音声信号が、端子Ｔ15およびアンプ４１を通じてローパ
スフィルタ４２に供給されて不要な帯域成分が除去され
てからＰＬＬ４３のＶＣＯ４３２にその発振周波数の制
御信号として供給される。

【００３４】こうして、ＶＣＯ４３２からは、受信回路
１０の受信した下りチャンネルと対となる上りチャンネ
ルであり、かつ、ローパスフィルタ４２からの音声信号
によりＦＭ変調されたＦＭ信号Ｓtが取り出される。

【００３５】そして、このＦＭ信号Ｓtが、ドライブア
ンプ４４および出力アンプ４５を通じて端子Ｔ18に取り
出され、アンテナ２に供給される。以上が送信回路４０
の構成および動作である。

【００３６】そして、一般のＦＭ受信機であれば、その
中間周波数は10.7ＭHzとされているので、その中間周波
フィルタはセラミックフィルタにより構成することにな
り、ＩＣ化することができない。

【００３７】しかし、上述の受信回路１０においては、
第１中間周波信号Ｓ12、Ｓ22はベースバンドであり、第
２中間周波数ｆsは例えば55ｋHzと低いので、フィルタ
１３、２３、１６を、抵抗器、コンデンサ及びアンプを
有するアクティブフィルタにより構成することができ
る。したがって、受信回路１０は、フィルタ３およびＶ
ＣＯ３１２の発振コイル（図示せず）を除いてＩＣ化す
ることができる。また、送信回路４０についても同様で
あり、ＩＣ化することができる。

【００３８】したがって、図１および図２に示す受信回
路１０および送信回路４０の全体を、１つのモノリシッ
クＩＣにＩＣ化することができる。

【００３９】また、上述においては、ＩＣ１を子機に使
用した場合であるが、端子Ｔ14、Ｔ15を親機の４線／２
線変換回路に接続するとともに、分周回路３１１、４３
１の分周比を入れ換えれば、親機において上記した動作
が行われる。そして、このとき、受信回路１０により上
りチャンネルの受信が行われ、送信回路４０により下り
チャンネルの送信が行われる。

【００４０】したがって、このＩＣ１は親機においても
使用することができる。すなわち、このＩＣ１は、子機
と親機とに共通に使用することができる。

【００４１】［ＰＬＬの可変分周回路の分周比につい
て］一般に、コードレス電話機において、ＰＬＬの可変
分周回路に分周比を設定する場合、マイクロコンピュー
タおよびソフトウエアは、チャンネル番号を分周比に変
換するとともに、その分周比を２進値で表現し、これを
可変分周回路に転送することにより設定している。

【００４２】また、例えば、日本のコードレス電話機の
場合、図９にも示すように、チャンネル番号CHNOは、１
〜89であって欠番がないとともに、送信周波数ｆBU、ｆ
HS（および分周比ＮBU、ＮHS）も一定の周波数間隔であ
る。

【００４３】この発明は、このような点に着目し、チャ
ンネル番号CHNOを指定すると、可変分周回路３１１、４
３１の分周比が、そのチャンネル番号CHNOに対応した値
に設定されるように構成するとともに、特に、その設定
を行う分周比設定回路３６の構成を大幅に簡略化したも
のである。

【００４４】すなわち、今、コードレス電話機の親機の
送信回路のＰＬＬについて、その分周比ＮBUと、チャン
ネル番号CHNOとの関係を求めると、 ＮBU＝30416＋CHNO 30416：オフセット値 となる。そして、これを16進数で表すと、 ＮBU＝76D0(hex)＋CHNO となる。なお、(hex)は、その数値が16進数であること
を示す（以下同様）。

【００４５】したがって、第１チャンネル（CHNO＝１）
の場合には、 30417＝30416＋１ となり、16進数で表すと、 76D1(hex)＝76D0(hex)＋１ となるが、さらに、２進数により表すと、図７Ａのよう
になる。

【００４６】また、同様にして、第89チャンネル（CHNO
＝89）の場合には、 30505＝30416＋89 となり、16進数で表すと、 7729(hex)＝76D0(hex)＋59(hex) となるが、さらに、２進数により表すと、図７Ｂのよう
になる。

【００４７】そして、この図７Ａ、Ｂからも明らかなよ
うに、分周比ＮBUを２進数で表現した場合、 (1) 上位の６ビットｂ15〜ｂ10は、チャンネル番号CHNO
にかかわらず変化しない（これはオフセット値の上位６
ビットである）。 (2) 中位の５ビットｂ9〜ｂ5は、オフセット値76DO(he
x)の中位の５ビットｂ9〜ｂ5と、チャンネル番号CHNOの
上位の３ビットｂ7〜ｂ5との加算値である。 (3) 下位の４ビットｂ4〜ｂ1は、チャンネル番号CHNOの
下位の４ビットｂ4〜ｂ1に等しい。 となる。

【００４８】したがって、親機の送信回路のＰＬＬの可
変分周回路に分周比ＮBUを設定する場合、 (A) 上位の６ビットｂ15〜ｂ10は、固定値とする。 (B) 中位の５ビットｂ9〜ｂ5は、上記(2)項の加算値と
する。 (C) 下位の４ビットｂ4〜ｂ1は、チャンネル番号CHNOの
下位の４ビットｂ4〜ｂ1とする。 のようにすれば、チャンネル番号CHNOを入力するだけ
で、分周比ＮBUを設定することができる。

【００４９】一方、子機の送信回路４０のＰＬＬ４３の
可変分周回路４３１についても同様であり、その分周比
ＮHSと、チャンネル番号CHNOとの関係を求めると、 ＮHS＝20308＋CHNO 20308：オフセット値 となる。そして、これを16進数で表すと、 ＮHS＝4F54(hex)＋CHNO となる。

【００５０】したがって、第１チャンネル（CHNO＝１）
の場合には、 20309＝20308＋１ となり、16進数で表すと、 4F55(hex)＝4F54(hex)＋１ となるが、さらに、２進数により表すと、図７Ｃのよう
になる。

【００５１】また、同様にして、第89チャンネル（CHNO
＝89）の場合には、 20397＝20308＋89 となり、16進数で表すと、 4FAD(hex)＝4F54(hex)＋59(hex) となるが、さらに、２進数で表すと、図７Ｄのようにな
る。

【００５２】そして、この図７Ｃ、Ｄからも明らかなよ
うに、分周比ＮHSを２進数で表現した場合、 (4) 上位の７ビットｂ15〜ｂ9は、チャンネル番号CHNO
にかかわらず変化しない（これはオフセット値の上位７
ビットである）。 (5) 中位の６ビットｂ8〜ｂ3は、オフセット値4F54(he
x)の中位の６ビットｂ8〜ｂ3と、チャンネル番号CHNOの
上位の５ビットｂ7〜ｂ3との加算値である。 (6) 下位の２ビットｂ2、ｂ1は、チャンネル番号CHNOの
下位の２ビットｂ2、ｂ1に等しい。となる。

【００５３】したがって、子機の送信回路４０のＰＬＬ
４３の可変分周回路４３１に分周比ＮHSを設定する場
合、 (D) 上位の７ビットｂ15〜ｂ9は、固定値とする。 (E) 中位の６ビットｂ8〜ｂ3は、(5)項の加算値とす
る。 (F) 下位の２ビットｂ2、ｂ1は、チャンネル番号CHNOの
下位の２ビットｂ2、ｂ1とする。 のようにすれば、チャンネル番号CHNOを入力するだけ
で、分周比ＮBUを設定することができる。

【００５４】さらに、子機の送信回路４０のＰＬＬ４３
の可変分周回路４３１の分周比ＮHSについては、図８に
示すように考えることもできる。すなわち、図８Ａ、Ｂ
は、図７Ｃ、Ｄにそれぞれ対応するものであるが、 (7) 上位の７ビットｂ15〜ｂ9は、チャンネル番号CHNO
にかかわらず変化しない（これはオフセット値の上位７
ビットである）。 (8) 中位の４ビットｂ8〜ｂ5は、オフセット値4F54(he
x)の中位の４ビットｂ8〜ｂ5と、チャンネル番号CHNOの
上位の３ビットｂ7〜ｂ5との加算値である。 (9) 下位の４ビットｂ4〜ｂ1は、オフセット値4F54(he
x)の下位の４ビットｂ4〜ｂ1と、チャンネル番号CHNOの
下位の４ビットｂ4〜ｂ1との加算値である（ただし、そ
のうちの２ビットｂ2、ｂ1は、チャンネル番号CHNOの下
位の２ビットｂ2、ｂ1に等しい）。 となる。

【００５５】したがって、子機の送信回路４０のＰＬＬ
４３の可変分周回路４３１に分周比ＮHSを設定する場
合、 (G) 上位の７ビットｂ15〜ｂ9は、固定値とする。 (H) 中位の４ビットｂ8〜ｂ5は、(8)項の加算値とす
る。 (I) 下位の４ビットｂ4〜ｂ1は、(9)項の加算値とする
（ただし、ビットｂ2、ｂ1は、チャンネル番号CHNOの下
位の２ビットｂ2、ｂ1と等価）。 のようにすることができる。そして、このようにする場
合には、後述する理由により、実際に製品を製造する上
で、有利である。

【００５６】この発明は、以上のような考え方にしたが
って、ＰＬＬの可変分周回路の分周比を設定するように
したものである。

【００５７】［分周比設定回路の構成］次に、分周比設
定回路３６の具体例について説明する。

【００５８】上述の図１および図２の例においては、Ｉ
Ｃ１を子機に使用した場合であるが、受信回路１０の第
１局部発振信号Ｓ31、Ｓ32の周波数（角周波数）は、受
信信号Ｓrの受信周波数ωoに等しい。そして、この受信
周波数ωoは、親機の送信周波数でもある。

【００５９】したがって、受信回路１０のＰＬＬ３１に
分周比を設定するとき、その分周比は、親機において送
信周波数ｆBUを設定するときの分周比ＮBUに等しい。し
たがって、図７Ａ、Ｂにより説明した親機の送信回路の
ＰＬＬの分周比ＮBUを設定する方法と同じ方法で、ＰＬ
Ｌ３１の可変分周回路３１１の分周比を設定することが
できる。

【００６０】以下の例においては、そのようにして受信
回路１０のＰＬＬ３１の可変分周回路３１１および送信
回路４０のＰＬＬ４３の可変分周回路４３１の分周比を
設定するようにしたものである。

【００６１】すなわち、図４および図５は、分周比設定
回路３６の一例を分割して示すものであるが、図面の都
合で、一部の回路は、図４と図５とに重複して示す。

【００６２】そして、図４の例においては、ＰＬＬ３１
の可変分周回路３３１が、上記(1)〜(3)項および(A)〜
(C)項にしたがって分周を行う場合であり、可変分周回
路３１１は、パルススワロータイプのカウンタにより構
成されているもので、プリスケーラ３１Ｐと、メインカ
ウンタ３１Ｍと、スワローカウンタ３１Ｓとを有する。

【００６３】この場合、プリスケーラ３１Ｐは、スワロ
ーカウンタ３１Ｓからの制御信号（モジュロコントロー
ル信号）によりＫ分周あるいは（Ｋ＋１）分周を行うも
のであり、スワローカウンタ３１Ｓのビット数をＮsと
すると、プリスケーラ３１Ｐの分周比Ｋは、２のＮs乗
となる。そして、このプリスケーラ３１Ｐの出力がカウ
ンタ３１Ｍ、３１Ｓに供給される。

【００６４】また、メインカウンタ３１Ｍは、11ビット
のダウンカウンタにより構成されて分周を行い、その値
が「０」になったときのデコード出力がスワローカウン
タ３１Ｓにリセット入力として供給される。そして、こ
のスワローカウンタ３１Ｓは、４ビットのダウンカウン
タにより構成され、今の場合、Ｋ＝16となる。

【００６５】したがって、 Ｎ31：カウンタ３１１の総合の分周比。Ｎ31＝ＮBU Ｋ ：プリスケーラ３１Ｐの分周比（＝16） Ｍ ：メインカウンタ３１Ｍの分周比 Ｓ ：スワローカウンタ３１Ｓの分周比 とすれば、 Ｎ31＝（Ｋ＋１）×Ｓ＋Ｋ×（Ｍ−Ｓ） ＝Ｍ×Ｋ＋Ｓ ＝Ｍ×16＋Ｓ となる。

【００６６】したがって、メインカウンタ３１Ｍに、分
周比Ｎ31の上位の11ビットｂ15〜ｂ5をセットし、スワ
ローカウンタ３１Ｓに、分周比Ｎ31の下位の４ビットｂ
4〜ｂ1をセットすればよいことになる。

【００６７】そして、カウンタ３１Ｍの分周出力が位相
比較回路３１３に供給されるとともに、分周回路３５か
らの基準周波数（＝12.5ｋHz）の信号Ｓ35が比較回路３
１３に供給され、その比較出力がローパスフィルタ３１
４を通じてＶＣＯ３１２にその制御信号として供給され
る。また、このＶＣＯ３１２の発振信号Ｓ31がプリスケ
ーラ３１Ｐに供給される。

【００６８】こうして、ＰＬＬ３１が構成され、ＶＣＯ
３１２からは、分周比Ｎ31に対応した周波数の発振信号
Ｓ31が取り出され、この信号Ｓ31がミキサ回路１２およ
び移相回路３２に供給される。

【００６９】さらに、分周比設定回路３６においては、
７ビットの直列入力・並列出力のシフトレジスタ３６１
が設けられるとともに、ＰＬＬ３１に対応して、４ビッ
トの加算回路３６２と、９ビットのラッチ３６３と、信
号ライン３６４とが設けられる。

【００７０】そして、マイクロコンピュータ（図示せ
ず）からチャンネル番号CHNOを示す２進数のデータが、
そのＭＳＢ（ビットｂ7）から直列に出力され、このデ
ータが端子Ｔ17を通じてレジスタ３６１に直列に供給さ
れてロードされる。

【００７１】そして、レジスタ３６１のデータの下位の
４ビットｂ4〜ｂ1が、上記(3)、(C)項にしたがって、そ
のまま、ラッチ３６３の下位の４ビット（＊で示す）に
ラッチされてからカウンタ３１Ｓのビットｂ4〜ｂ1に供
給される。

【００７２】また、加算回路３６２の第１の入力端子Ａ
4〜Ａ1に、“０”レベルの信号およびレジスタ３６１の
データの上位の３ビットｂ7〜ｂ5が供給されるととも
に、加算回路３６２の第２の入力端子Ｂ4〜Ｂ1に、
“１”あるいは“０”レベルの信号が供給され、上記
(2)、(B)項にしたがった加算が行われる。

【００７３】そして、その加算結果（キャリービットを
含む）が、ラッチ３６３の上位の５ビット（※で示す）
にラッチされてからカウンタ３１Ｍの下位の５ビットｂ
5〜ｂ1に供給される。

【００７４】さらに、メインカウンタ３１Ｍの上位の６
ビットｂ11〜ｂ6に、上記(1)、(A)項にしたがって、信
号ライン３６４から“１”あるいは“０”レベルの信号
が供給される。

【００７５】したがって、レジスタ３６１にチャンネル
番号CHNOのデータがロードされると、可変分周回路３１
１には、チャンネル番号CHNOに対応した分周比Ｎ31がロ
ードされることになり、ＶＣＯ３１２の発振信号Ｓ31の
発振周波数は、チャンネル番号CHNOに対応した周波数と
なる。

【００７６】ここで、実際に分周比Ｎ31を求めると、次
のようになる。すなわち、上記のように、 Ｎ31＝Ｍ×Ｋ＋Ｓ である。そして、第１チャンネル（CHNO＝１）のときに
は、図７Ａにも示すように、 Ｋ＝16 Ｍ＝１１１０１１０１１０１（２進数） ＝1901（10進数） Ｓ＝０００１（２進数） ＝１（10進数） であるから、 Ｎ31＝1901×16＋１ ＝30417 となり、これは、図９Ｂのそれに等しい。

【００７７】また、第89チャンネル（CHNO＝89）のとき
には、図７Ｂにも示すように、 Ｋ＝16 Ｍ＝１１１０１１１００１０（２進数） ＝1906（10進数） Ｓ＝１００１（２進数） ＝９（10進数） であるから、 Ｎ31＝1906×16＋９ ＝30505 となり、これは、図９Ｂのそれに等しい。

【００７８】さらに、図５の例においては、ＰＬＬ４３
の可変分周回路４３１が、上記(4)〜(6)項および(D)〜
(F)項にしたがって分周を行う場合であり、ＰＬＬ４３
が、ＰＬＬ３１と同様に構成される。

【００７９】すなわち、プリスケーラ４３Ｐ、メインカ
ウンタ４３Ｍ、スワローカウンタ４３Ｓにより、パルス
スワロータイプの可変分周回路４３１が構成されるとと
もに、位相比較回路４３３、ローパスフィルタ４３４、
ＶＣＯ４３２によりＰＬＬ４３が構成される。なお、メ
インカウンタ４３Ｍは13ビット、スワローカウンタ４３
Ｓは２ビットである。また、ＶＣＯ４３２には、ローパ
スフィルタ４２からの音声信号も変調信号として供給さ
れる。

【００８０】さらに、分周比設定回路３６には、ＰＬＬ
４３に対応して、５ビットの加算回路３６５と、８ビッ
トのラッチ３６６と、信号ライン３６７とが設けられ
る。

【００８１】そして、レジスタ３６１のデータ（チャン
ネル番号CHNOのデータ）の下位の２ビットｂ2、ｂ1が、
上記(6)、(F)項にしたがって、そのまま、ラッチ３６６
の下位の２ビット（＊で示す）にラッチされてからカウ
ンタ４３Ｓの２ビットｂ2、ｂ1に供給される。

【００８２】また、加算回路３６５の第１の入力端子Ａ
5〜Ａ1に、レジスタ３６１のデータの上位の５ビットｂ
7〜ｂ3が供給されるとともに、加算回路３６５の第２の
入力端子Ｂ5〜Ｂ1に、“１”あるいは“０”レベルの信
号が供給され、上記(5)、(E)項にしたがった加算が行わ
れる。

【００８３】そして、その加算結果（キャリービットを
含む）が、ラッチ３６６の上位の６ビット（※で示す）
にラッチされるとともに、そのラッチされた６ビットが
メインカウンタ４３Ｍの下位の６ビットｂ6〜ｂ1に供給
される。

【００８４】さらに、カウンタ４３Ｍの上位の７ビット
ｂ13〜ｂ7に、上記(4)、(D)項にしたがって、信号ライ
ン３６７から“１”あるいは“０”レベルの信号が供給
される。

【００８５】したがって、レジスタ３６１にチャンネル
番号CHNOのデータがロードされると、可変分周回路４３
１には、チャンネル番号CHNOに対応した分周比ＮHSがロ
ードされることになり、ＶＣＯ４３２の発振信号Ｓtの
キャリア周波数は、チャンネル番号CHNOに対応した周波
数となる。

【００８６】ここで、実際に分周比ＮHSを求めると、次
のようになる。すなわち、上記のように、 ＮHS＝Ｍ×Ｋ＋Ｓ である。そして、第１チャンネル（CHNO＝１）のときに
は、図７Ｃにも示すように、 Ｋ＝４（スワローカウンタ４３Ｓが２ビットなので） Ｍ＝１００１１１１０１０１０１（２進数） ＝5077（10進数） Ｓ＝０１（２進数） ＝１（10進数） であるから、 ＮHS＝5077×４＋１ ＝20309 となり、これは、図９Ｂのそれに等しい。

【００８７】また、第89チャンネル（CHNO＝89）のとき
には、図７Ｄにも示すように、 Ｋ＝４ Ｍ＝１００１１１１１０１０１１（２進数） ＝5099（10進数） Ｓ＝０１（２進数） ＝１（10進数） であるから、 Ｎ31＝5099×４＋１ ＝20397 となり、これは、図９Ｂのそれに等しい。

【００８８】こうして、上述の分周比設定回路３６によ
れば、これにチャンネル番号CHNOを示すデータを１回供
給するだけで、２つの可変分周回路３１１、４３１の分
周比Ｎ31、ＮHSを、そのチャンネルに対応した値に設定
することができる。

【００８９】したがって、マイクロコンピュータがチャ
ンネルを設定するとき、チャンネル番号CHNOから受信回
路１０のＰＬＬ４３の分周比Ｎ31および送信回路４０の
ＰＬＬ４３の分周比ＮHSを、ソフトウエア処理により求
める必要がなく、マイクロコンピュータやソフトウエア
の負担を軽減することができる。

【００９０】また、分周比設定回路３６の構成も、図か
ら明らかなように、シフトレジスタ３６１と、加算回路
３６２、３６５と、ラッチ３６３、３６６とを設けるだ
けでよいので、回路規模を小さくすることができる。

【００９１】図６は、ＰＬＬ４３の可変分周回路４３１
が、上記(7)〜(9)項および(G)〜(I)項にしたがって分周
を行う場合の一例を示し、ＰＬＬ４３がＰＬＬ３１と同
様に構成される。

【００９２】すなわち、プリスケーラ４３Ｐ、メインカ
ウンタ４３Ｍ、スワローカウンタ４３Ｓにより、パルス
スワロータイプの可変分周回路４３１が構成されるとと
もに、位相比較回路４３３、ローパスフィルタ４３４、
ＶＣＯ４３２によりＰＬＬ４３が構成される。なお、メ
インカウンタ４３Ｍは11ビット、スワローカウンタ４３
Ｓは４ビットである。また、ＶＣＯ４３２には、ローパ
スフィルタ４２からの音声信号も変調信号として供給さ
れる。

【００９３】さらに、分周比設定回路３６には、ＰＬＬ
４３に対応して、５ビットの加算回路３６５と、８ビッ
トのラッチ３６６と、信号ライン３６７とが設けられ
る。

【００９４】そして、レジスタ３６１のデータ（チャン
ネル番号CHNOのデータ）の下位の２ビットｂ2、ｂ1が、
上記(9)、(I)項にしたがって、そのまま、ラッチ３６６
の下位の２ビット（＊で示す）を通じてカウンタ４３Ｓ
の下位の２ビットｂ2、ｂ1に供給される。

【００９５】また、レジスタ３６１のデータの中位の２
ビットｂ4、ｂ3が、上記(9)、(I)項にしたがって、加算
回路３６５の下位の２ビットＡ2、Ａ1およびＱ2、Ｑ1
と、ラッチ３６６の中位の２ビット（＊で示す）を通じ
てカウンタ４３Ｓの上位の２ビットｂ4、ｂ3に供給され
る。なお、このとき、加算回路３６５の下位の２ビット
Ｂ2、Ｂ1には、“０”あるいは“１”レベルの信号が供
給される。

【００９６】さらに、加算回路３６５の第１の入力端子
Ａ5〜Ａ3に、レジスタ３６１のデータの上位の５ビット
ｂ7〜ｂ5が供給されるとともに、加算回路３６５の第２
の入力端子Ｂ5〜Ｂ3に、“１”あるいは“０”レベルの
信号が供給され、上記(8)、(H)項にしたがった加算が行
われる。

【００９７】そして、その加算結果（キャリービットを
含む）が、ラッチ３６６の上位の４ビット（※で示す）
を通じてメインカウンタ４３Ｍの下位の４ビットｂ4〜
ｂ1に供給される。

【００９８】さらに、カウンタ４３Ｍの上位の７ビット
ｂ13〜ｂ7に、上記(7)、(G)項にしたがって、信号ライ
ン３６７から“１”あるいは“０”レベルの信号が供給
される。

【００９９】したがって、レジスタ３６１にチャンネル
番号CHNOのデータがロードされると、可変分周回路４３
１には、チャンネル番号CHNOに対応した分周比ＮHSがロ
ードされることになり、ＶＣＯ４３２の発振信号Ｓtの
キャリア周波数は、チャンネル番号CHNOに対応した周波
数となる。

【０１００】ここで、実際に分周比ＮHSを求めると、次
のようになる。すなわち、上記のように、 ＮHS＝Ｍ×Ｋ＋Ｓ である。そして、第１チャンネル（CHNO＝１）のときに
は、図８にも示すように、 Ｋ＝16 Ｍ＝１００１１１１０１０１（２進数） ＝1269（10進数） Ｓ＝０１０１（２進数） ＝５（10進数） であるから、 ＮHS＝1269×16＋５ ＝20309 となり、これは、図９Ｂのそれに等しい。

【０１０１】また、第89チャンネル（CHNO＝89）のとき
には、図７Ｆにも示すように、 Ｋ＝16 Ｍ＝１００１１１１１０１０（２進数） ＝1274（10進数） Ｓ＝１１０１（２進数） ＝13（10進数） であるから、 Ｎ31＝1274×16＋13 ＝20397 となり、これは、図９Ｂのそれに等しい。

【０１０２】こうして、図６の分周比設定回路３６にお
いても、図５の分周比設定回路３６と同様の処理が実行
されるが、図５の分周比設定回路３６に比べ、さらに、
次のような効果を有する。

【０１０３】すなわち、図４および図５のように分周比
設定回路３６を構成する場合には、メインカウンタ３１
Ｍとメインカウンタ４３Ｍとでビット数が異なるととも
に、スワローカウンタ３１Ｓとスワローカウンタ４３Ｓ
とでもビット数が異なる。しかし、図４および図６のよ
うに分周比設定回路３６を構成する場合には、メインカ
ウンタ３１Ｍとメインカウンタ４３Ｍとでビット数が等
しくなるとともに、スワローカウンタ３１Ｓとスワロー
カウンタ４３Ｓとでもビット数が等しくなる。したがっ
て、部品あるいは回路を共通化することができ、コスト
を低減することができる。

【０１０４】なお、上述においては、この発明をコード
レス電話機およびそのＰＬＬに適用した場合であるが、
使用可能な周波数およびその周波数間隔が固定されてい
る送信機あるいは受信機およびそのＰＬＬであれば、こ
の発明を適用することができる。

【０１０５】また、チャンネル番号CHNOの変化方向と、
送信周波数（および受信周波数）の変化方向とが逆の場
合には、加算回路３６５（および３６２）を減算回路と
すればよい。さらに、加算回路３６２、３６５を、ラッ
チ３６３、３６６と、カウンタ３１１、４３１との間
に、設けることもできる。

【０１０６】

【発明の効果】この発明によれば、チャンネル番号を指
定するだけで、そのチャンネルの分周比のデータが出力
される。しかも、そのための構成は、きわめて簡単であ
り、回路規模を小さくすることができる。

【図面の簡単な説明】

【図１】この発明の一例の一部を示す系統図である。

【図２】図１の続きの一例を示す系統図である。

【図３】この発明を説明するための周波数スペクトル図
である。

【図４】この発明の一例の一部を示す系統図である。

【図５】図４の続きの一例を示す系統図である。

【図６】図４の続きの他の例を示す系統図である。

【図７】この発明を説明するための図である。

【図８】この発明を説明するための図である。

【図９】この発明を説明するための図である。

【符号の説明】

１…ＩＣ、２…アンテナ、３…バンドパスフィルタ、４
…受話器、５…送話器、６…水晶発振子、１０…受信回
路、１２…第１ミキサ回路、１３…ローパスフィルタ、
１４…第２ミキサ回路、１５…加算回路、１６…バンド
パスフィルタ、１７…リミッタアンプ、１８…ＦＭ復調
回路、２２…第１ミキサ回路、２３…ローパスフィル
タ、２４…第２ミキサ回路、３０…発振回路、３１…Ｐ
ＬＬ、３１Ｍ…メインカウンタ、３１Ｐ…プリスケー
ラ、３１Ｓ…スワローカウンタ、３２…移相回路、３３
…分周回路、３４…移相回路、３６…分周比設定回路、
４０…送信回路、４２…ローパスフィルタ、４３…ＰＬ
Ｌ、４３Ｍ…メインカウンタ、４３Ｐ…プリスケーラ、
４３Ｓ…スワローカウンタ、３１１…可変分周回路、３
１２…ＶＣＯ、３１３…位相比較回路、３１４…ローパ
スフィルタ、３６１…シフトレジスタ、３６２…加算回
路、３６３…ラッチ、３６４…信号ライン、３６５…加
算回路、３６６…ラッチ、３６７…信号ライン、４３１
…可変分周回路、４３２…ＶＣＯ、４３３…位相比較回
路、４３４…ローパスフィルタ、Ｔ11〜Ｔ18…端子

Claims (12)

【特許請求の範囲】
1. 【請求項１】固定数値と可変数値とを加算した結果によ
   り分周比を設定するカウンタ装置において、 上位所定ビットは固定値を設定する回路と、 中位所定ビットは固定数値と可変数値との加算結果によ
   り設定をする回路と、 下位所定ビットは可変数値により設定をする回路とを有
   するカウンタ装置。
2. 【請求項２】固定数値と可変数値とを加算した結果によ
   りカウンタに分周比を設定する方法において、 上位所定ビットは固定値を設定し、 中位所定ビットは固定数値と可変数値との加算結果を設
   定し、 下位所定ビットは可変数値により設定をするようにされ
   た分周比設定方法。
3. 【請求項３】可変分周器を有するＰＬＬ発振回路におい
   て、 信号発振部と、 比較部と、 発振周波数可変データを保持する記憶部と、 固定数値と上記可変データとを加算する加算部と、 分周比設定部とを有し、 上記分周比設定部の上位所定ビットは固定値を設定する
   ようにされ、 上記分周比設定部の中位所定ビットは上記加算部出力に
   より設定されるようにされ、 上記分周比設定部の下位所定ビットは上記記憶部出力に
   より設定されるようにされたＰＬＬ発振回路。
4. 【請求項４】請求項１に記載のカウンタ装置において、 カウンタはスワローカウンタを含むようにされたカウン
   タ装置。
5. 【請求項５】請求項４に記載のカウンタ装置において、 スワローカウンタ設定には下位所定ビット、 通常のカウンタの設定には中位および上位所定ビットを
   用いるようにされたカウンタ装置。
6. 【請求項６】請求項４に記載のカウンタ装置において、 スワローカウンタ設定には下位所定ビットと中位所定ビ
   ットの一部を、 通常のカウンタの設定には中位所定ビットの一部と上位
   所定ビットを用いるようにされたカウンタ装置。
7. 【請求項７】ＰＬＬ発振部と、 このＰＬＬ発振部を局部発振器として周波数変換を行う
   周波数変換部とを有し、 上記ＰＬＬ発振部は、 可変分周器と、 信号発振部と、 比較部と、 発振周波数可変データを保持する記憶部と、 固定数値と上記可変データとを加算する加算部と、 分周比設定部とを有し、 上記分周比設定部の上位所定ビットは固定値を設定する
   ようにされ、 上記分周比設定部の中位所定ビットは上記加算部出力に
   より設定されるようにされ、 上記分周比設定部の下位所定ビットは上記記憶部出力に
   より設定されるようにした受信機。
8. 【請求項８】ＰＬＬ発振部と、 このＰＬＬ発振部出力を増幅する増幅部とを有し、 上記ＰＬＬ発振部は、 可変分周器と、 信号発振部と、 比較部と、 発振周波数可変データを保持する記憶部と、 固定数値と上記可変データとを加算する加算部と、 分周比設定部とを有し、 上記分周比設定部の上位所定ビットは固定値を設定する
   ようにされ、 上記分周比設定部の中位所定ビットは上記加算部出力に
   より設定されるようにされ、 上記分周比設定部の下位所定ビットは上記記憶部出力に
   より設定されるようにした送信機。
9. 【請求項９】第１のＰＬＬ発振部と、 第２のＰＬＬ発振部とを有し、 上記第１および第２のＰＬＬ発振部は、それぞれ可変分
   周器と、 信号発振部と、 比較部と、 発振周波数可変データを保持する記憶部と、 固定数値と上記可変データとを加算する加算部と、 分周比設定部とを有し、 上記分周比設定部の上位所定ビットは固定値を設定する
   ようにされ、 上記分周比設定部の中位所定ビットは上記加算部出力に
   より設定されるようにされ、 上記分周比設定部の下位所定ビットは上記記憶部出力に
   より設定されるようにした送受信機。
10. 【請求項１０】請求項９に記載の送受信機において、 第１および第２のＰＬＬ発振部はともにスワローカウン
    タを有する送受信機。
11. 【請求項１１】請求項１０に記載の送受信機において、 第１および第２のＰＬＬ発振部の両方のスワローカウン
    タの設定には下位所定ビット、 第１および第２のＰＬＬ発振部の両方の通常のカウンタ
    の設定には中位および上位所定ビットを用いるようにし
    た送受信機。
12. 【請求項１２】請求項１０に記載の送受信機において、 第１のＰＬＬ発振部のスワローカウンタの設定には下位
    所定ビット、 第１のＰＬＬ発振部の通常のカウンタの設定には中位お
    よび上位所定ビットを用いるとともに、 第２のＰＬＬ発振部のスワローカウンタと通常のカウン
    タのビット数は上記第１のＰＬＬ発振部のスワローカウ
    ンタと通常のカウンタのビット数にそれぞれ等しくなる
    ようにされた送受信機。