JPH08307617A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH08307617A JPH08307617A JP7111973A JP11197395A JPH08307617A JP H08307617 A JPH08307617 A JP H08307617A JP 7111973 A JP7111973 A JP 7111973A JP 11197395 A JP11197395 A JP 11197395A JP H08307617 A JPH08307617 A JP H08307617A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- buffer
- dma
- data
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】
【目的】 受信状態に応じて転送モードを切り替えて通
信時間の削減を図る。 【構成】 ＤＭＡＣにチェインＤＭＡモードと、通常の
ＤＭＡモードを具備させ、端末装置が通常の受信状態に
あるときには、チェインＤＭＡモードを使用して受信を
行ない、端末が受信ビジー状態であるときには、通常の
ＤＭＡモードを使用して受信を行なう、これにより、通
常の受信時には、ＤＭＡ転送先メモリをソフトウェアの
処理の時間差なく切り替えて、ＣＰＵのオーバーヘッド
による受信データのオーバーフロー状態を回避する。
信時間の削減を図る。 【構成】 ＤＭＡＣにチェインＤＭＡモードと、通常の
ＤＭＡモードを具備させ、端末装置が通常の受信状態に
あるときには、チェインＤＭＡモードを使用して受信を
行ない、端末が受信ビジー状態であるときには、通常の
ＤＭＡモードを使用して受信を行なう、これにより、通
常の受信時には、ＤＭＡ転送先メモリをソフトウェアの
処理の時間差なく切り替えて、ＣＰＵのオーバーヘッド
による受信データのオーバーフロー状態を回避する。
Description
【０００１】
【産業上の利用分野】本発明は通信装置、特にダイレク
トメモリアクセスコントローラ（ＤＭＡＣ）を使用して
データ転送を行なう通信装置に関するものである。
トメモリアクセスコントローラ（ＤＭＡＣ）を使用して
データ転送を行なう通信装置に関するものである。
【０００２】
【従来の技術】従来より、通信装置にてデータを受信す
る際には、中央処理部（ＣＰＵ）での処理を介さずにメ
モリへのデータ転送を行なう、いわゆるＤＭＡＣ（Dire
ct Memory Access Controller）を使用してデータ転送
を行なっている。この場合、ある１つのデータを受信す
るごとに、ハードウェアからの割込要求によってＤＭＡ
転送先をソフトウェアにより再設定することで、データ
受信を実現している。そして、この際には、ハードウェ
アがデータ受信終了割込要求を発行してから、ＤＭＡ転
送先の再設定を行なうソフトウェアに制御が移行される
までに、ある程度の時間差が生じる。
る際には、中央処理部（ＣＰＵ）での処理を介さずにメ
モリへのデータ転送を行なう、いわゆるＤＭＡＣ（Dire
ct Memory Access Controller）を使用してデータ転送
を行なっている。この場合、ある１つのデータを受信す
るごとに、ハードウェアからの割込要求によってＤＭＡ
転送先をソフトウェアにより再設定することで、データ
受信を実現している。そして、この際には、ハードウェ
アがデータ受信終了割込要求を発行してから、ＤＭＡ転
送先の再設定を行なうソフトウェアに制御が移行される
までに、ある程度の時間差が生じる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の通信装置では、近年の通信装置における機能向上に
伴って、ＣＰＵの負荷が増加する傾向にあり、ハードウ
ェアがデータ受信終了割込要求を発行してから、ＤＭＡ
転送先の再設定を行なうソフトウェアに制御が移行され
るまでのタイミングが通常より遅れてしまうという問題
がある。
来の通信装置では、近年の通信装置における機能向上に
伴って、ＣＰＵの負荷が増加する傾向にあり、ハードウ
ェアがデータ受信終了割込要求を発行してから、ＤＭＡ
転送先の再設定を行なうソフトウェアに制御が移行され
るまでのタイミングが通常より遅れてしまうという問題
がある。
【０００４】また、通信装置としてのファクシミリ装置
では、Ｇ４ファクシミリ通信やＧ３ファクシミリのＥＣ
Ｍ通信等、ＨＤＬＣ(High-Level Data Link Control)フ
レームを使用した通信では、フレーム間が非常に短い間
隔で送信されることもある。このような場合、ＤＭＡ転
送先を再設定するタイミングが、次のデータを受信する
タイミングより遅れて、受信データがオーバーフローし
てしまうことがある。そこで、ファクシミリ装置等の通
信装置では、通信プロトコル上でデータを再送すること
によりデータの復旧を行なっているが、その復旧の分、
通信時間が余計にかかることになる、という問題があ
る。
では、Ｇ４ファクシミリ通信やＧ３ファクシミリのＥＣ
Ｍ通信等、ＨＤＬＣ(High-Level Data Link Control)フ
レームを使用した通信では、フレーム間が非常に短い間
隔で送信されることもある。このような場合、ＤＭＡ転
送先を再設定するタイミングが、次のデータを受信する
タイミングより遅れて、受信データがオーバーフローし
てしまうことがある。そこで、ファクシミリ装置等の通
信装置では、通信プロトコル上でデータを再送すること
によりデータの復旧を行なっているが、その復旧の分、
通信時間が余計にかかることになる、という問題があ
る。
【０００５】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、受信ビジーの際、デー
タ回復のためのデータ再送をなくして、通信時間の削減
を実現できる通信装置を提供することである。
ので、その目的とするところは、受信ビジーの際、デー
タ回復のためのデータ再送をなくして、通信時間の削減
を実現できる通信装置を提供することである。
【０００６】
【課題を解決するための手段】及び
【作用】上記の目的を達成するため、本発明は、ダイレ
クトメモリアクセスコントローラ（ＤＭＡＣ）を使用し
てデータ転送を行なう通信装置において、前記ＤＭＡＣ
によるデータ転送に係るメモリを所定のソフトウェア処
理を介さずに次の転送先のメモリに切り替える第１の転
送モードを設定する手段と、前記ＤＭＡＣによるデータ
転送に係るメモリを所定のソフトウェア処理を介して次
の転送先のメモリに切り替える第２の転送モードを設定
する手段と、当該通信装置が通常の受信状態にあるか、
あるいは受信ビジー状態にあるかを判断する手段と、前
記判断の結果、当該通信装置が前記通常の受信状態にあ
る場合には、前記第１の転送モードにてデータ転送を行
ない、当該通信装置が前記受信ビジー状態にある場合に
は、前記第２の転送モードにてデータ転送を行なうよう
制御する手段とを備える。
クトメモリアクセスコントローラ（ＤＭＡＣ）を使用し
てデータ転送を行なう通信装置において、前記ＤＭＡＣ
によるデータ転送に係るメモリを所定のソフトウェア処
理を介さずに次の転送先のメモリに切り替える第１の転
送モードを設定する手段と、前記ＤＭＡＣによるデータ
転送に係るメモリを所定のソフトウェア処理を介して次
の転送先のメモリに切り替える第２の転送モードを設定
する手段と、当該通信装置が通常の受信状態にあるか、
あるいは受信ビジー状態にあるかを判断する手段と、前
記判断の結果、当該通信装置が前記通常の受信状態にあ
る場合には、前記第１の転送モードにてデータ転送を行
ない、当該通信装置が前記受信ビジー状態にある場合に
は、前記第２の転送モードにてデータ転送を行なうよう
制御する手段とを備える。
【０００７】以上の構成において、データ回復のための
データ再送をやめて通信時間を削減するよう機能する。
データ再送をやめて通信時間を削減するよう機能する。
【０００８】
【実施例】以下、添付図面を参照して、本発明に係る好
適な実施例を詳細に説明する。なお、以下の実施例で
は、通信装置としてファクシミリ装置を例に挙げて説明
する。
適な実施例を詳細に説明する。なお、以下の実施例で
は、通信装置としてファクシミリ装置を例に挙げて説明
する。
【０００９】図１は、本発明の実施例に係るファクシミ
リ装置の概略構成を示すブロック図である。同図におい
て、ＣＰＵ１０１はシステム制御部であり、本装置全体
を制御する。ＲＯＭ１０２は、ＣＰＵ１０１の制御プロ
グラムを格納するものであり、ＲＡＭ１０３は、例え
ば、ＳＲＡＭ等で構成され、プログラム制御変数等を格
納する。また、ＲＡＭ１０３には、装置のオペレータが
登録した設定値や装置の管理データが格納され、さら
に、各種ワーク用バッファとしても機能する。画像メモ
リ１０４は、例えば、ＤＲＡＭ等で構成され、画像デー
タを蓄積する。
リ装置の概略構成を示すブロック図である。同図におい
て、ＣＰＵ１０１はシステム制御部であり、本装置全体
を制御する。ＲＯＭ１０２は、ＣＰＵ１０１の制御プロ
グラムを格納するものであり、ＲＡＭ１０３は、例え
ば、ＳＲＡＭ等で構成され、プログラム制御変数等を格
納する。また、ＲＡＭ１０３には、装置のオペレータが
登録した設定値や装置の管理データが格納され、さら
に、各種ワーク用バッファとしても機能する。画像メモ
リ１０４は、例えば、ＤＲＡＭ等で構成され、画像デー
タを蓄積する。
【００１０】解像度変換処理部１０５は、ラスタデータ
のミリ−インチ解像度変換等の解像度変換制御を行な
い、通信用符号化復号化処理部（通信用コーデック）１
０６、及び読取／記録用符号化復号化処理部（読取・記
録用コーデック）１０７は、本ファクシミリ装置で扱う
画像データの符号化復号化処理を行なう。また、通信制
御部（以下、ＣＣＵという）１０８は、ファクシミリ用
の通信プロトコルを制御するものであり、回線ｉ／ｆ部
１０９は、例えば、ＩＳＤＮ（サービス総合デジタル通
信網）等の通信回線１１７に対するインターフェイスを
提供し、この通信回線１１７の制御を行なう。
のミリ−インチ解像度変換等の解像度変換制御を行な
い、通信用符号化復号化処理部（通信用コーデック）１
０６、及び読取／記録用符号化復号化処理部（読取・記
録用コーデック）１０７は、本ファクシミリ装置で扱う
画像データの符号化復号化処理を行なう。また、通信制
御部（以下、ＣＣＵという）１０８は、ファクシミリ用
の通信プロトコルを制御するものであり、回線ｉ／ｆ部
１０９は、例えば、ＩＳＤＮ（サービス総合デジタル通
信網）等の通信回線１１７に対するインターフェイスを
提供し、この通信回線１１７の制御を行なう。
【００１１】ＤＭＡＣ１１０は、ＣＰＵ１０１の処理を
介さずに、直接メモリ−メモリ間、または通信回線−メ
モリ間のデータ転送を行なうダイレクトメモリアクセス
コントローラ（Direct Memory Access Controller）で
ある。また、スキャナ１１２は、例えば、ＣＳイメージ
センサ、原稿搬送機構等で構成され、原稿画像を光学的
に読み取って、それを電気的な画像データに変換する。
そして、この画像データは、画像処理部１１１により補
正処理を施され、高精細な画像データとして出力され
る。
介さずに、直接メモリ−メモリ間、または通信回線−メ
モリ間のデータ転送を行なうダイレクトメモリアクセス
コントローラ（Direct Memory Access Controller）で
ある。また、スキャナ１１２は、例えば、ＣＳイメージ
センサ、原稿搬送機構等で構成され、原稿画像を光学的
に読み取って、それを電気的な画像データに変換する。
そして、この画像データは、画像処理部１１１により補
正処理を施され、高精細な画像データとして出力され
る。
【００１２】操作部１１３は、例えば、ＬＣＤ、キーボ
ード等で構成され、各種メッセージの表示やオペレータ
が各種入力操作を行なうためのものである。また、ライ
ンバッファ１１４は、画像データの転送制御を行なう場
合に使用するバッファである。そして、プリンタ１１５
は、受信画像やファイルデータを記録紙上に記録するＬ
ＢＰ(Laser beam printer)であり、プリンタフォーマッ
タ１１６は、例えば、不図示のワークステーション等か
らのファイルデータのプリントを行なう際に、プリンタ
記述言語を解析し、それを画像データに変換する。
ード等で構成され、各種メッセージの表示やオペレータ
が各種入力操作を行なうためのものである。また、ライ
ンバッファ１１４は、画像データの転送制御を行なう場
合に使用するバッファである。そして、プリンタ１１５
は、受信画像やファイルデータを記録紙上に記録するＬ
ＢＰ(Laser beam printer)であり、プリンタフォーマッ
タ１１６は、例えば、不図示のワークステーション等か
らのファイルデータのプリントを行なう際に、プリンタ
記述言語を解析し、それを画像データに変換する。
【００１３】以下、本実施例に係るファクシミリ装置に
おけるＤＭＡＣを使用した処理について詳細に説明す
る。
おけるＤＭＡＣを使用した処理について詳細に説明す
る。
【００１４】図２は、本実施例に係るファクシミリ装置
における受信処理手順を示すフローチャート、また、図
３は、本実施例における受信バッファの管理構造を示す
図である。
における受信処理手順を示すフローチャート、また、図
３は、本実施例における受信バッファの管理構造を示す
図である。
【００１５】本実施例に係るファクシミリ装置では、ま
ず、受信を開始する前に、図３に示す交換バッファ及び
予備バッファを除く、４つのバッファを獲得して受信バ
ッファ管理エリアを管理し、受信バッファの準備を行な
う。同図において、カレントバッファ（ＣＵＲＮ）３−
１は、現在、ＤＭＡに設定されているバッファであり、
ネクストバッファ（ＮＥＸＴ）３−２は、次にＤＭＡに
設定（チェイン）されるバッファである。
ず、受信を開始する前に、図３に示す交換バッファ及び
予備バッファを除く、４つのバッファを獲得して受信バ
ッファ管理エリアを管理し、受信バッファの準備を行な
う。同図において、カレントバッファ（ＣＵＲＮ）３−
１は、現在、ＤＭＡに設定されているバッファであり、
ネクストバッファ（ＮＥＸＴ）３−２は、次にＤＭＡに
設定（チェイン）されるバッファである。
【００１６】チェインバッファ（ＣＨＩＮ）３−３は、
上記のネクストバッファ３−２の次にＤＭＡに設定（チ
ェイン）されるバッファ、ビジーバッファ（ＢＵＳＹ）
３−４は、受信ビジーが発生したときにカレントバッフ
ァとして使用されるバッファである。また、交換バッフ
ァ（ＸＣＨＧ）３−５は、受信ビジー時にカレントバッ
ファの内容を移すために使用する、通常の受信バッファ
よりバッファ長を短く設定した、緊急用のバッファ（以
下、エキストラバッファという）である。
上記のネクストバッファ３−２の次にＤＭＡに設定（チ
ェイン）されるバッファ、ビジーバッファ（ＢＵＳＹ）
３−４は、受信ビジーが発生したときにカレントバッフ
ァとして使用されるバッファである。また、交換バッフ
ァ（ＸＣＨＧ）３−５は、受信ビジー時にカレントバッ
ファの内容を移すために使用する、通常の受信バッファ
よりバッファ長を短く設定した、緊急用のバッファ（以
下、エキストラバッファという）である。
【００１７】予備バッファ（ＯＰＴＮ）３−６は、受信
ビジー解除時に使用されるバッファで、この予備バッフ
ァ３−６が存在するときは、受信ビジー解除時に新たな
受信バッファの獲得を行なわずに、このバッファをカレ
ントバッファに移行して使用する。
ビジー解除時に使用されるバッファで、この予備バッフ
ァ３−６が存在するときは、受信ビジー解除時に新たな
受信バッファの獲得を行なわずに、このバッファをカレ
ントバッファに移行して使用する。
【００１８】図４〜図６は、本実施例におけるＤＭＡチ
ェインの概要を示す図であり、受信ＤＭＡをチェインし
たときのバッファの流れを示し、図８〜図１２は、受信
ＤＭＡの各設定実行、各状態監視を行なうためのレジス
タを示す図である。
ェインの概要を示す図であり、受信ＤＭＡをチェインし
たときのバッファの流れを示し、図８〜図１２は、受信
ＤＭＡの各設定実行、各状態監視を行なうためのレジス
タを示す図である。
【００１９】図４〜図６，図８，図９に示すように、Ｄ
ＭＡポインタ１は、図１のＤＭＡＣ１１０が、現在、Ｄ
ＭＡを行なっている受信バッファのアドレスを格納して
いるレジスタであり、ＤＭＡポインタ２は、ＤＭＡポイ
ンタ１が示す受信バッファのＤＭＡが終了したときに、
ＤＭＡをチェインすべき受信バッファのアドレスが格納
されているレジスタである。
ＭＡポインタ１は、図１のＤＭＡＣ１１０が、現在、Ｄ
ＭＡを行なっている受信バッファのアドレスを格納して
いるレジスタであり、ＤＭＡポインタ２は、ＤＭＡポイ
ンタ１が示す受信バッファのＤＭＡが終了したときに、
ＤＭＡをチェインすべき受信バッファのアドレスが格納
されているレジスタである。
【００２０】図４は、Ｂｕｆｆｅｒ１が受信中であると
きのバッファの流れを示しており、カレントバッファに
Ｂｕｆｆｅｒ１、ネクストバッファにＢｕｆｆｅｒ２、
チェインバッファにＢｕｆｆｅｒ３がそれぞれ格納され
ている。
きのバッファの流れを示しており、カレントバッファに
Ｂｕｆｆｅｒ１、ネクストバッファにＢｕｆｆｅｒ２、
チェインバッファにＢｕｆｆｅｒ３がそれぞれ格納され
ている。
【００２１】図５では、Ｂｕｆｆｅｒ１のＤＭＡが終了
したときの流れを示し、ここでは、ＤＭＡステータスＳ
にはＤＭＡステータス１から、ＤＭＡポインタＳにはＤ
ＭＡポインタ１から、また、ＤＭＡポインタ１にはＤＭ
Ａポインタ２から、ハードウェアで自動的にＢｕｆｆｅ
ｒ２のアドレスが読み出され、格納される。
したときの流れを示し、ここでは、ＤＭＡステータスＳ
にはＤＭＡステータス１から、ＤＭＡポインタＳにはＤ
ＭＡポインタ１から、また、ＤＭＡポインタ１にはＤＭ
Ａポインタ２から、ハードウェアで自動的にＢｕｆｆｅ
ｒ２のアドレスが読み出され、格納される。
【００２２】すなわち、図１０〜図１２を参照して、こ
れらのレジスタについて説明すると、ＤＭＡポインタＳ
には、ＤＭＡポインタ１が示すバッファ（メモリ）のＤ
ＭＡ転送が終了したときに、ＤＭＡポインタ１の内容を
保存する。また、ＤＭＡステータス１は、ＤＭＡＣが現
在ＤＭＡ転送を行なっているデータの状態を示すレジス
タであり、ＤＭＡステータスＳは、ＤＭＡポインタ１が
示すバッファ（メモリ）のＤＭＡ転送が終了したとき
に、ＤＭＡステータス１の内容を保存しておくレジスタ
である。
れらのレジスタについて説明すると、ＤＭＡポインタＳ
には、ＤＭＡポインタ１が示すバッファ（メモリ）のＤ
ＭＡ転送が終了したときに、ＤＭＡポインタ１の内容を
保存する。また、ＤＭＡステータス１は、ＤＭＡＣが現
在ＤＭＡ転送を行なっているデータの状態を示すレジス
タであり、ＤＭＡステータスＳは、ＤＭＡポインタ１が
示すバッファ（メモリ）のＤＭＡ転送が終了したとき
に、ＤＭＡステータス１の内容を保存しておくレジスタ
である。
【００２３】図１３は、本実施例に係るファクシミリ装
置における通信制御部（ＣＣＵ）の構成を示すブロック
図である。そこで、図５に示すように、カレントバッフ
ァに格納されている受信バッファは、受信データとし
て、図１３に示す通信ハードウェア制御部７０２より通
信制御部７０１へ通知され、また、ネクストバッファに
格納されている受信バッファは、カレントバッファにシ
フトされる。
置における通信制御部（ＣＣＵ）の構成を示すブロック
図である。そこで、図５に示すように、カレントバッフ
ァに格納されている受信バッファは、受信データとし
て、図１３に示す通信ハードウェア制御部７０２より通
信制御部７０１へ通知され、また、ネクストバッファに
格納されている受信バッファは、カレントバッファにシ
フトされる。
【００２４】そして、チェインバッファに格納されてい
る受信バッファは、ネクストバッファにシフトされ、さ
らにＤＭＡポインタ２へ、次のＤＭＡチェイン用バッフ
ァとして設定される。１つの受信バッファへの受信が終
了したときには、新たに受信バッファが獲得され、チェ
インバッファに格納される。
る受信バッファは、ネクストバッファにシフトされ、さ
らにＤＭＡポインタ２へ、次のＤＭＡチェイン用バッフ
ァとして設定される。１つの受信バッファへの受信が終
了したときには、新たに受信バッファが獲得され、チェ
インバッファに格納される。
【００２５】図６は、Ｂｕｆｆｅｒ２が受信中であると
きのバッファの流れを示しており、Ｂｕｆｆｅｒ２に受
信中のときには、カレントバッファにＢｕｆｆｅｒ２、
ネクストバッファにＢｕｆｆｅｒ３、チェインバッファ
にＢｕｆｆｅｒ４がそれぞれ格納されている。
きのバッファの流れを示しており、Ｂｕｆｆｅｒ２に受
信中のときには、カレントバッファにＢｕｆｆｅｒ２、
ネクストバッファにＢｕｆｆｅｒ３、チェインバッファ
にＢｕｆｆｅｒ４がそれぞれ格納されている。
【００２６】次に、本実施例において１つの受信バッフ
ァへの受信が終了したときの処理について、図２を参照
して詳細に説明する。
ァへの受信が終了したときの処理について、図２を参照
して詳細に説明する。
【００２７】まず、図２のステップＳ２０１で、ＤＭＡ
転送が終了（割込発生）すると、ステップＳ２０２で、
現在の端末の受信状態がビジー状態（受信用のバッファ
が確保できない状態等）であるかどうかを判断する。
転送が終了（割込発生）すると、ステップＳ２０２で、
現在の端末の受信状態がビジー状態（受信用のバッファ
が確保できない状態等）であるかどうかを判断する。
【００２８】ステップＳ２０２における判断の結果、端
末が受信ビジー状態であるときは、ここでは、通常のＤ
ＭＡモード（ＤＭＡＣのデータ転送先であるメモリが、
ソフトウェアの処理を介して次の転送先メモリに切り替
わる転送モード）で受信しているので、受信データの結
果を入手するため、ステップＳ２０４で、通常のＤＭＡ
レジスタ（この場合、ＤＭＡポインタ１、及びＤＭＡス
テータス１）の内容を読む。
末が受信ビジー状態であるときは、ここでは、通常のＤ
ＭＡモード（ＤＭＡＣのデータ転送先であるメモリが、
ソフトウェアの処理を介して次の転送先メモリに切り替
わる転送モード）で受信しているので、受信データの結
果を入手するため、ステップＳ２０４で、通常のＤＭＡ
レジスタ（この場合、ＤＭＡポインタ１、及びＤＭＡス
テータス１）の内容を読む。
【００２９】しかし、ステップＳ２０２における判断の
結果、端末が受信ビジー状態ではない場合には、チェイ
ンＤＭＡモード（ＤＭＡＣのデータ転送先であるメモリ
が、ソフトウェアの処理を介さずに次の転送先メモリに
切り替わる転送モード）で受信しているので、受信デー
タの結果を入手するため、ステップＳ２０３で、チェイ
ン用のＤＭＡレジスタを読む。
結果、端末が受信ビジー状態ではない場合には、チェイ
ンＤＭＡモード（ＤＭＡＣのデータ転送先であるメモリ
が、ソフトウェアの処理を介さずに次の転送先メモリに
切り替わる転送モード）で受信しているので、受信デー
タの結果を入手するため、ステップＳ２０３で、チェイ
ン用のＤＭＡレジスタを読む。
【００３０】上記のステップＳ２０３、またはステップ
Ｓ２０４で、ハードウェアより受信データの結果を入手
した後は、次のデータ受信に備えて、続くステップＳ２
０５で、今回のデータ受信終了の割込要因をクリアす
る。そして、ステップＳ２０６で、ステップＳ２０３、
またはステップＳ２０４でハードウェアより入手した受
信データ長、受信データ状態等の受信データ結果を解析
し、ステップＳ２０７で、ステップＳ２０６における解
析結果をもとに、受信データにエラーが発生しているか
どうかを判断する。
Ｓ２０４で、ハードウェアより受信データの結果を入手
した後は、次のデータ受信に備えて、続くステップＳ２
０５で、今回のデータ受信終了の割込要因をクリアす
る。そして、ステップＳ２０６で、ステップＳ２０３、
またはステップＳ２０４でハードウェアより入手した受
信データ長、受信データ状態等の受信データ結果を解析
し、ステップＳ２０７で、ステップＳ２０６における解
析結果をもとに、受信データにエラーが発生しているか
どうかを判断する。
【００３１】ステップＳ２０７で、受信データにエラー
が発生していると判断されたときには、ステップＳ２１
７において、この受信データ（受信フレーム）を廃棄
し、ＤＭＡの再設定として、カレントバッファ（ＣＵＲ
Ｎ）をＤＭＡポインタ１に、ネクストバッファ（ＮＥＸ
Ｔ）をＤＭＡポインタ２に設定して、データの受信を継
続する。なお、廃棄された受信データの回復処理に関し
ては、通信制御部（ＣＣＵ）７０１の判断に委ねられて
いる。
が発生していると判断されたときには、ステップＳ２１
７において、この受信データ（受信フレーム）を廃棄
し、ＤＭＡの再設定として、カレントバッファ（ＣＵＲ
Ｎ）をＤＭＡポインタ１に、ネクストバッファ（ＮＥＸ
Ｔ）をＤＭＡポインタ２に設定して、データの受信を継
続する。なお、廃棄された受信データの回復処理に関し
ては、通信制御部（ＣＣＵ）７０１の判断に委ねられて
いる。
【００３２】一方、ステップＳ２０７における判断で、
受信データにエラーが発生していないと場合には、ステ
ップＳ２０８で、現在の端末の受信状態がビジー状態
（上記と同様、受信用のバッファが確保できない状態
等）であるか否かを判断する。
受信データにエラーが発生していないと場合には、ステ
ップＳ２０８で、現在の端末の受信状態がビジー状態
（上記と同様、受信用のバッファが確保できない状態
等）であるか否かを判断する。
【００３３】このステップＳ２０８における判断の結
果、端末が受信ビジーでないときは、上述のようにチェ
インＤＭＡモードを使用しているため、ステップＳ２０
９において、上記のステップＳ２０３で入手した受信デ
ータの情報である受信バッファアドレスと、カレントバ
ッファ（ＣＵＲＮ）に管理されている受信バッファアド
レスを比較することにより、本受信データ終了処理の実
行が何らかの理由により遅延し、さらに、次の受信バッ
ファへＤＭＡがチェインしていないかどうかを、つま
り、ステップＳ２０３で入手した受信データの情報であ
る受信バッファアドレスの範囲をチェックし、続くステ
ップＳ２１０で、そのチェック結果に基づいてエラーの
判断をする。
果、端末が受信ビジーでないときは、上述のようにチェ
インＤＭＡモードを使用しているため、ステップＳ２０
９において、上記のステップＳ２０３で入手した受信デ
ータの情報である受信バッファアドレスと、カレントバ
ッファ（ＣＵＲＮ）に管理されている受信バッファアド
レスを比較することにより、本受信データ終了処理の実
行が何らかの理由により遅延し、さらに、次の受信バッ
ファへＤＭＡがチェインしていないかどうかを、つま
り、ステップＳ２０３で入手した受信データの情報であ
る受信バッファアドレスの範囲をチェックし、続くステ
ップＳ２１０で、そのチェック結果に基づいてエラーの
判断をする。
【００３４】他方、ステップＳ２１０においてエラーが
発生していると判断されたときには、ステップＳ２０７
でのエラー処理と同様、ステップＳ２１７において、受
信データを廃棄し、カレントバッファ（ＣＵＲＮ）をＤ
ＭＡポインタ１に、また、ネクストバッファ（ＮＥＸ
Ｔ）をＤＭＡポインタ２に再設定して、データの受信を
継続する。
発生していると判断されたときには、ステップＳ２０７
でのエラー処理と同様、ステップＳ２１７において、受
信データを廃棄し、カレントバッファ（ＣＵＲＮ）をＤ
ＭＡポインタ１に、また、ネクストバッファ（ＮＥＸ
Ｔ）をＤＭＡポインタ２に再設定して、データの受信を
継続する。
【００３５】しかし、ステップＳ２０８における判断の
結果、受信ビジーであったり、ステップＳ２１０におい
てエラーの発生がないと判断されたときは、処理をステ
ップＳ２１１へ進める。このステップＳ２１１では、次
の受信バッファを獲得し、続くステップＳ２１２では、
受信バッファの獲得が成功したか否かを判断する。
結果、受信ビジーであったり、ステップＳ２１０におい
てエラーの発生がないと判断されたときは、処理をステ
ップＳ２１１へ進める。このステップＳ２１１では、次
の受信バッファを獲得し、続くステップＳ２１２では、
受信バッファの獲得が成功したか否かを判断する。
【００３６】ステップＳ２１２における判断の結果、受
信バッファの獲得が失敗であったときには、ステップＳ
２１４で、自端末の受信状態を受信ビジー状態に設定す
る。しかし、ステップＳ２１２における判断の結果、受
信バッファの獲得に成功した場合は、ステップＳ２１３
で、自端末の受信状態を受信ビジー解除状態に設定す
る。
信バッファの獲得が失敗であったときには、ステップＳ
２１４で、自端末の受信状態を受信ビジー状態に設定す
る。しかし、ステップＳ２１２における判断の結果、受
信バッファの獲得に成功した場合は、ステップＳ２１３
で、自端末の受信状態を受信ビジー解除状態に設定す
る。
【００３７】上記の処理の後、ステップＳ２１５では、
チェインＤＭＡモードのときには、チェインバッファ
（ＣＨＩＮ）をＤＭＡポインタ２に設定し、通常のＤＭ
Ａモードであるときは、カレントバッファをＤＭＡポイ
ンタ１に設定することで、ＤＭＡＣ１１０の再設定を行
ない、ステップＳ２１６で、受信したデータを通信制御
部７０１に通知する。
チェインＤＭＡモードのときには、チェインバッファ
（ＣＨＩＮ）をＤＭＡポインタ２に設定し、通常のＤＭ
Ａモードであるときは、カレントバッファをＤＭＡポイ
ンタ１に設定することで、ＤＭＡＣ１１０の再設定を行
ない、ステップＳ２１６で、受信したデータを通信制御
部７０１に通知する。
【００３８】図７は、本実施例における受信バッファの
管理状態を示した状態遷移図である。同図において、各
ステータス（バッファステータス）は楕円にて囲まれた
状態で示されており、「BUF_STAT1」は、受信バッファ
ビジーが発生し、それが継続している状態を示し、「BU
F_STAT2」は、受信バッファビジーが発生した直後の状
態、「BUF_STAT3」は、受信バッファビジーが発生して
いない、通常の状態、そして、「BUF_STAT4」は、受信
バッファビジーが解除され、受信バッファが１つ余った
状態を示している。
管理状態を示した状態遷移図である。同図において、各
ステータス（バッファステータス）は楕円にて囲まれた
状態で示されており、「BUF_STAT1」は、受信バッファ
ビジーが発生し、それが継続している状態を示し、「BU
F_STAT2」は、受信バッファビジーが発生した直後の状
態、「BUF_STAT3」は、受信バッファビジーが発生して
いない、通常の状態、そして、「BUF_STAT4」は、受信
バッファビジーが解除され、受信バッファが１つ余った
状態を示している。
【００３９】また、各バッファステータスにおけるバッ
ファ内容は、一点鎖線にて囲まれた枠内に示され、実線
の枠内には、発生イベントに対する処理が示されてい
る。なお、同図において「枠なし」の記載は、発生イベ
ントを示している。
ファ内容は、一点鎖線にて囲まれた枠内に示され、実線
の枠内には、発生イベントに対する処理が示されてい
る。なお、同図において「枠なし」の記載は、発生イベ
ントを示している。
【００４０】以上説明したように、本実施例によれば、
ＣＰＵの処理を介さずにメモリのデータ転送を行なうＤ
ＭＡＣを使用してデータ受信を行なう際、このＤＭＡＣ
にチェインＤＭＡモードと、通常のＤＭＡモードを具備
させ、自己の端末が通常の受信状態にあるときには、チ
ェインＤＭＡモードを使用して受信を行ない、自己の端
末が受信ビジー状態であるときには、通常のＤＭＡモー
ドを使用して受信を行なうことで、通常の受信時には、
ＤＭＡ転送先メモリをソフトウェアの処理の時間差なく
切り替えて、ＣＰＵのオーバーヘッドによる受信データ
のオーバーフロー状態を回避でき、また、自己の端末が
受信ビジー状態にあるときには、通常のＤＭＡ転送によ
るソフトウェア処理の簡素化を図ることができ、データ
のリカバリのための通信プロトコル上でのデータ再送が
ない分、通信時間を削減できるという優れた効果があ
る。
ＣＰＵの処理を介さずにメモリのデータ転送を行なうＤ
ＭＡＣを使用してデータ受信を行なう際、このＤＭＡＣ
にチェインＤＭＡモードと、通常のＤＭＡモードを具備
させ、自己の端末が通常の受信状態にあるときには、チ
ェインＤＭＡモードを使用して受信を行ない、自己の端
末が受信ビジー状態であるときには、通常のＤＭＡモー
ドを使用して受信を行なうことで、通常の受信時には、
ＤＭＡ転送先メモリをソフトウェアの処理の時間差なく
切り替えて、ＣＰＵのオーバーヘッドによる受信データ
のオーバーフロー状態を回避でき、また、自己の端末が
受信ビジー状態にあるときには、通常のＤＭＡ転送によ
るソフトウェア処理の簡素化を図ることができ、データ
のリカバリのための通信プロトコル上でのデータ再送が
ない分、通信時間を削減できるという優れた効果があ
る。
【００４１】なお、上記実施例では、通信装置としてフ
ァクシミリ装置に限定して記述しているが、本発明は、
ＤＭＡを使用してデータを受信を行なう他の端末装置に
対しても同様に適用できる。
ァクシミリ装置に限定して記述しているが、本発明は、
ＤＭＡを使用してデータを受信を行なう他の端末装置に
対しても同様に適用できる。
【００４２】本発明は、複数の機器から構成されるシス
テムに適用しても、１つの機器から成る装置に適用して
も良い。また、本発明は、システムあるいは装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。
テムに適用しても、１つの機器から成る装置に適用して
も良い。また、本発明は、システムあるいは装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
装置の状態に応じてチェインＤＭＡ転送モードと通常の
ＤＭＡ転送モードを切り替えてデータ受信を行なうこと
で、ソフトウェア処理の簡素化を図るとともに、データ
の回復のために通信プロトコル上でデータ再送を行なわ
ないようにすることで、通信時間を削減できる。
装置の状態に応じてチェインＤＭＡ転送モードと通常の
ＤＭＡ転送モードを切り替えてデータ受信を行なうこと
で、ソフトウェア処理の簡素化を図るとともに、データ
の回復のために通信プロトコル上でデータ再送を行なわ
ないようにすることで、通信時間を削減できる。
【００４４】
【図１】本発明の実施例に係るファクシミリ装置の概略
構成を示すブロック図である。
構成を示すブロック図である。
【図２】実施例に係るファクシミリ装置における受信処
理手順を示すフローチャートである。
理手順を示すフローチャートである。
【図３】実施例における受信バッファの管理構造を示す
図である。
図である。
【図４】実施例におけるＤＭＡチェインの概要を示す図
である。
である。
【図５】実施例におけるＤＭＡチェインの概要を示す図
である。
である。
【図６】ＤＭＡチェインの概要を示す図である。
【図７】受信バッファの管理状態を示した状態遷移図で
ある。
ある。
【図８】受信ＤＭＡの各設定実行、各状態監視を行なう
ためのレジスタを示す図である。
ためのレジスタを示す図である。
【図９】受信ＤＭＡの各設定実行、各状態監視を行なう
ためのレジスタを示す図である。
ためのレジスタを示す図である。
【図１０】受信ＤＭＡの各設定実行、各状態監視を行な
うためのレジスタを示す図である。
うためのレジスタを示す図である。
【図１１】受信ＤＭＡの各設定実行、各状態監視を行な
うためのレジスタを示す図である。
うためのレジスタを示す図である。
【図１２】受信ＤＭＡの各設定実行、各状態監視を行な
うためのレジスタを示す図である。
うためのレジスタを示す図である。
【図１３】通信制御部（ＣＣＵ）の構成を示すブロック
図である。
図である。
１０１ ＣＰＵ １０２ ＲＯＭ １０３ ＲＡＭ １０４ 蓄積メモリ（画像データ） １０５ 解像度変換処置部 １０６ 通信用符号化復号化処理部 １０７ 読取／記憶用符号化復号化処理部 １０８ ＣＣＵ １０９ 回線ｉ／ｆ部 １１０ ＤＭＡＣ １１１ 画像処理部 １１２ スキャナ １１３ 操作部 １１４ ラインバッファ １１５ プリンタ １１６ プリンタフォーマッタ １１７ 通信回線
Claims (3)
- 【請求項１】 ダイレクトメモリアクセスコントローラ
（ＤＭＡＣ）を使用してデータ転送を行なう通信装置に
おいて、 前記ＤＭＡＣによるデータ転送に係るメモリを所定のソ
フトウェア処理を介さずに次の転送先のメモリに切り替
える第１の転送モードを設定する手段と、 前記ＤＭＡＣによるデータ転送に係るメモリを所定のソ
フトウェア処理を介して次の転送先のメモリに切り替え
る第２の転送モードを設定する手段と、 当該通信装置が通常の受信状態にあるか、あるいは受信
ビジー状態にあるかを判断する手段と、 前記判断の結果、当該通信装置が前記通常の受信状態に
ある場合には、前記第１の転送モードにてデータ転送を
行ない、当該通信装置が前記受信ビジー状態にある場合
には、前記第２の転送モードにてデータ転送を行なうよ
う制御する手段とを備えることを特徴とする通信装置。 - 【請求項２】 さらに、受信データにおけるエラーの発
生の有無を検知する手段と、 前記エラーが検知された場合、前記受信データを廃棄す
る手段と、 前記エラーが検知された場合、前記ＤＭＡＣを再設定す
る手段とを備えることを特徴とする請求項１に記載の通
信装置。 - 【請求項３】 前記受信ビジー状態には、データ受信用
のバッファが確保できない状態を含むことを特徴とする
請求項１に記載の通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7111973A JPH08307617A (ja) | 1995-05-10 | 1995-05-10 | 通信装置 |
| US08/642,675 US5850570A (en) | 1995-05-10 | 1996-05-03 | Communication apparatus for performing data transfer utilizing direct memory access controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7111973A JPH08307617A (ja) | 1995-05-10 | 1995-05-10 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08307617A true JPH08307617A (ja) | 1996-11-22 |
Family
ID=14574777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7111973A Withdrawn JPH08307617A (ja) | 1995-05-10 | 1995-05-10 | 通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5850570A (ja) |
| JP (1) | JPH08307617A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4350404B2 (ja) * | 2002-04-24 | 2009-10-21 | キヤノン株式会社 | 記録装置及びその制御方法 |
| US6993598B2 (en) * | 2003-10-09 | 2006-01-31 | International Business Machines Corporation | Method and apparatus for efficient sharing of DMA resource |
| US7136943B2 (en) * | 2004-03-18 | 2006-11-14 | International Business Machines Corporation | Method and apparatus for managing context switches using a context switch history table |
| US7694061B2 (en) * | 2004-09-08 | 2010-04-06 | Fisher-Rosemount Systems, Inc. | Discarding a partially received message from a data queue |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2862242B2 (ja) * | 1988-04-28 | 1999-03-03 | キヤノン株式会社 | 画像読取装置 |
| EP0458304B1 (en) * | 1990-05-22 | 1997-10-08 | Nec Corporation | Direct memory access transfer controller and use |
| JP3055917B2 (ja) * | 1990-05-22 | 2000-06-26 | 日本電気株式会社 | データ転送制御装置 |
| US5696989A (en) * | 1990-06-25 | 1997-12-09 | Nec Corporation | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation |
| JPH0520263A (ja) * | 1991-07-15 | 1993-01-29 | Nec Corp | データ転送制御装置 |
| JPH05173938A (ja) * | 1991-10-08 | 1993-07-13 | Fujitsu Ltd | 間欠ｄｍａ制御方式 |
| JPH05108548A (ja) * | 1991-10-15 | 1993-04-30 | Nec Ic Microcomput Syst Ltd | Ｄｍａコントローラ |
| JP3127523B2 (ja) * | 1991-10-31 | 2001-01-29 | 株式会社日立製作所 | 通信制御装置およびデータ送信方法 |
| JPH05173932A (ja) * | 1991-12-24 | 1993-07-13 | Toshiba Corp | データ転送装置 |
| US5613162A (en) * | 1995-01-04 | 1997-03-18 | Ast Research, Inc. | Method and apparatus for performing efficient direct memory access data transfers |
| US5664116A (en) * | 1995-07-07 | 1997-09-02 | Sun Microsystems, Inc. | Buffering of data for transmission in a computer communication system interface |
| US5768621A (en) * | 1996-03-15 | 1998-06-16 | Adaptec, Inc. | Chain manager for use in executing a chain of I/O command blocks |
-
1995
- 1995-05-10 JP JP7111973A patent/JPH08307617A/ja not_active Withdrawn
-
1996
- 1996-05-03 US US08/642,675 patent/US5850570A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5850570A (en) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE40454E1 (en) | Job information communication system for a printing system | |
| US7259876B2 (en) | Image processing apparatus, and, control method and control device therefor | |
| JP3529205B2 (ja) | 印刷装置 | |
| JPH08307617A (ja) | 通信装置 | |
| CN115061959B (zh) | 数据交互方法、装置、系统、电子设备和存储介质 | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JP2000172456A (ja) | プリントシステム | |
| JPH0965041A (ja) | ファクシミリ通信システム | |
| JP2005074928A (ja) | データ処理システム、データ処理装置、及びデータ受信プログラム | |
| JPH04301940A (ja) | データ通信装置及びデータ通信方法 | |
| JPH06152889A (ja) | 画像処理装置 | |
| JPH09204311A (ja) | 情報処理システム | |
| JP3026659B2 (ja) | ファクシミリ装置 | |
| JP2001338286A (ja) | 画像処理方法と装置 | |
| JP2005014364A (ja) | 印刷装置 | |
| JPH11289357A (ja) | 受信データ処理方式 | |
| JP2008148181A (ja) | 通信装置及び通信制御方法 | |
| JPH0568154A (ja) | フアクシミリ装置 | |
| JPH113188A (ja) | 印刷制御方式 | |
| JP2001010128A (ja) | ページプリンタ及びページプリントシステム | |
| JP2005197960A (ja) | 画像処理装置及び画像処理プログラム | |
| JP2006014211A (ja) | ネットワーク制御装置、画像処理装置、及び画像形成装置 | |
| JPH0730683A (ja) | 画像通信装置 | |
| JP2001256171A (ja) | データ転送方法及びモジュール | |
| JPH06350673A (ja) | プロトコル処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |