JPH08308094A - ブレーカ装置 - Google Patents
ブレーカ装置Info
- Publication number
- JPH08308094A JPH08308094A JP12702595A JP12702595A JPH08308094A JP H08308094 A JPH08308094 A JP H08308094A JP 12702595 A JP12702595 A JP 12702595A JP 12702595 A JP12702595 A JP 12702595A JP H08308094 A JPH08308094 A JP H08308094A
- Authority
- JP
- Japan
- Prior art keywords
- current
- load
- igbt
- current path
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 負荷の電流路に流れる電流を遮断する際に、
電流の急激な変化を防止して、スパイク・ノイズの発生
を防ぐ。 【構成】 ＩＧＢＴ１０〜１６の出力電流路が負荷２０
の電流路に挿入されている。検出手段２２〜２６は、負
荷の電流路に所定電流以上が流れたことを検出すると、
出力信号状態を変化させる。制御手段２８〜４８は、通
常状態でＩＧＢＴを導通状態に制御し、検出手段が出力
信号状態が変化すると、ＩＧＢＴを飽和状態にした後に
このＩＧＢＴを非導通状態に制御する。すなわち、ＩＧ
ＢＴが飽和状態になると、このＩＧＢＴに流れる電流が
定電流となる。よって、負荷に過大電流が流れる場合、
その電流は、順次増加し、ある期間一定値となり、その
後減少するので、急激な変化を防止できる。
電流の急激な変化を防止して、スパイク・ノイズの発生
を防ぐ。 【構成】 ＩＧＢＴ１０〜１６の出力電流路が負荷２０
の電流路に挿入されている。検出手段２２〜２６は、負
荷の電流路に所定電流以上が流れたことを検出すると、
出力信号状態を変化させる。制御手段２８〜４８は、通
常状態でＩＧＢＴを導通状態に制御し、検出手段が出力
信号状態が変化すると、ＩＧＢＴを飽和状態にした後に
このＩＧＢＴを非導通状態に制御する。すなわち、ＩＧ
ＢＴが飽和状態になると、このＩＧＢＴに流れる電流が
定電流となる。よって、負荷に過大電流が流れる場合、
その電流は、順次増加し、ある期間一定値となり、その
後減少するので、急激な変化を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、負荷に過大電流が流れ
た際に、負荷の電流路を遮断するブレーカ装置に関す
る。
た際に、負荷の電流路を遮断するブレーカ装置に関す
る。
【０００２】
【従来の技術】例えば、半導体測定装置において、パワ
ーＭＯＳＦＥＴや、絶縁ゲート・バイポーラ・トランジ
スタなどの大電流半導体素子の短絡試験を行う場合、コ
レクタ及びエミッタ間の電圧を順次上昇させ、コレクタ
及びエミッタ間が短絡する状態を試験する。ここで、被
試験半導体素子が短絡すると、過大電流が半導体測定装
置に流れ、半導体測定装置自体を破壊する可能性があ
る。なお、この場合、被試験半導体素子が、電流路にお
ける負荷となる。また、負荷がモータの場合、このモー
タの故障により主電流路の両端間が短絡すると、過大電
流が流れ、モータ制御回路を破壊する可能性がある。
ーＭＯＳＦＥＴや、絶縁ゲート・バイポーラ・トランジ
スタなどの大電流半導体素子の短絡試験を行う場合、コ
レクタ及びエミッタ間の電圧を順次上昇させ、コレクタ
及びエミッタ間が短絡する状態を試験する。ここで、被
試験半導体素子が短絡すると、過大電流が半導体測定装
置に流れ、半導体測定装置自体を破壊する可能性があ
る。なお、この場合、被試験半導体素子が、電流路にお
ける負荷となる。また、負荷がモータの場合、このモー
タの故障により主電流路の両端間が短絡すると、過大電
流が流れ、モータ制御回路を破壊する可能性がある。
【０００３】このように種々の電気回路において、負荷
の短絡や地落（負荷の電流路が接地に落ちる）により過
大電流が流れると、負荷自体を更に破壊したり、負荷の
周辺回路や制御回路も破壊する可能性がある。よって、
負荷に過大電流が流れた場合、負荷の電流路を瞬時に遮
断するブレーカ装置が必要となる。なお、家庭用のブレ
ーカ装置は、電磁リレーを用いており、高速な遮断動作
には適さない。
の短絡や地落（負荷の電流路が接地に落ちる）により過
大電流が流れると、負荷自体を更に破壊したり、負荷の
周辺回路や制御回路も破壊する可能性がある。よって、
負荷に過大電流が流れた場合、負荷の電流路を瞬時に遮
断するブレーカ装置が必要となる。なお、家庭用のブレ
ーカ装置は、電磁リレーを用いており、高速な遮断動作
には適さない。
【０００４】過大電流に対して瞬時に遮断を行う従来の
ブレーカ装置の１つに、ラピット・ヒューズやスーパー
・ラピット・ヒューズがある。しかし、これら特殊なヒ
ューズは、高価であり、１回ずつの使い捨てとなる。特
に、半導体素子の短絡試験のように、その度毎に過大電
流が流れる場合は、非常に不経済となる。
ブレーカ装置の１つに、ラピット・ヒューズやスーパー
・ラピット・ヒューズがある。しかし、これら特殊なヒ
ューズは、高価であり、１回ずつの使い捨てとなる。特
に、半導体素子の短絡試験のように、その度毎に過大電
流が流れる場合は、非常に不経済となる。
【０００５】従来の別の高速ブレーカ装置には、本願出
願人が提案している絶縁ゲート・バイポーラ・トランジ
スタ（ＩＧＢＴ）を用いたブレーカ装置がある。このＩ
ＧＢＴブレーカ装置では、Ｎ個のＩＧＢＴを並列に配置
し、各ＩＧＢＴのコレクタ及びエミッタ間の主電流路を
負荷の電流路に挿入する。また、各ＩＧＢＴのゲートに
は、制御回路からのゲート・バイアス電圧が供給され、
常態でＩＧＢＴを導通常態にする。よって、各ＩＧＢＴ
には、負荷に流れる電流の約Ｎ分の１の電流が流れるの
で、全体として大電流に耐えられる。負荷の電流路に挿
入された小抵抗器が負荷に流れる電流を電圧に変換し、
この電圧が基準値を超えた場合を過大電流として、制御
回路に各ＩＧＢＴを非導通にさせる。なお、Ｎ個のＩＧ
ＢＴの組合せを複数組だけ直列接続にすれば、ＩＧＢＴ
全体としての耐圧を高くできる。このＩＧＢＴブレーカ
装置は、何度でも使用でき非常に経済的である。
願人が提案している絶縁ゲート・バイポーラ・トランジ
スタ（ＩＧＢＴ）を用いたブレーカ装置がある。このＩ
ＧＢＴブレーカ装置では、Ｎ個のＩＧＢＴを並列に配置
し、各ＩＧＢＴのコレクタ及びエミッタ間の主電流路を
負荷の電流路に挿入する。また、各ＩＧＢＴのゲートに
は、制御回路からのゲート・バイアス電圧が供給され、
常態でＩＧＢＴを導通常態にする。よって、各ＩＧＢＴ
には、負荷に流れる電流の約Ｎ分の１の電流が流れるの
で、全体として大電流に耐えられる。負荷の電流路に挿
入された小抵抗器が負荷に流れる電流を電圧に変換し、
この電圧が基準値を超えた場合を過大電流として、制御
回路に各ＩＧＢＴを非導通にさせる。なお、Ｎ個のＩＧ
ＢＴの組合せを複数組だけ直列接続にすれば、ＩＧＢＴ
全体としての耐圧を高くできる。このＩＧＢＴブレーカ
装置は、何度でも使用でき非常に経済的である。
【０００６】
【発明が解決しようとする課題】図４は、上述のＩＧＢ
Ｔブレーカ装置の動作を示す図である。なお、この図で
は、横軸が時間で、縦軸がＩＧＢＴブレーカ装置及び負
荷に流れる電流を示す。ＩＧＢＴブレーカ装置が導通状
態で、負荷に電源電圧を供給すると通常電流Ｉsが流れ
始める。時点ｔ０にて負荷が短絡又は地絡すると、電流
路のインダクタンス成分や抵抗成分で決まる傾斜で電流
が増加し始める。時点ｔ１にて、電流がＩsat に達する
と、負荷電流路の電流検出用抵抗器の電圧降下も所定値
に達して、制御回路がＩＧＢＴを非導通にするので、電
流が急激に低下していく。
Ｔブレーカ装置の動作を示す図である。なお、この図で
は、横軸が時間で、縦軸がＩＧＢＴブレーカ装置及び負
荷に流れる電流を示す。ＩＧＢＴブレーカ装置が導通状
態で、負荷に電源電圧を供給すると通常電流Ｉsが流れ
始める。時点ｔ０にて負荷が短絡又は地絡すると、電流
路のインダクタンス成分や抵抗成分で決まる傾斜で電流
が増加し始める。時点ｔ１にて、電流がＩsat に達する
と、負荷電流路の電流検出用抵抗器の電圧降下も所定値
に達して、制御回路がＩＧＢＴを非導通にするので、電
流が急激に低下していく。
【０００７】この従来のＩＧＢＴブレーカ装置の場合、
図４に示すように、遮断時点ｔ１にて、電流が増加から
減少に急激に変換するため、スパイク・ノイズが発生し
て、負荷の制御回路や周辺回路を誤動作させたり、破壊
させる可能性がある。また、負荷がまだ破壊されていな
い場合は、その負荷自体が破壊される可能性もある。
図４に示すように、遮断時点ｔ１にて、電流が増加から
減少に急激に変換するため、スパイク・ノイズが発生し
て、負荷の制御回路や周辺回路を誤動作させたり、破壊
させる可能性がある。また、負荷がまだ破壊されていな
い場合は、その負荷自体が破壊される可能性もある。
【０００８】したがって、本発明の目的は、負荷の電流
路に流れる電流を遮断する際に、電流の急激な変化を防
止するブレーカ装置の提供にある。
路に流れる電流を遮断する際に、電流の急激な変化を防
止するブレーカ装置の提供にある。
【０００９】
【課題を解決するための手段】本発明は、負荷に過大電
流が流れた際に、負荷の電流路を遮断するブレーカ装置
であり、半導体素子の出力電流路が負荷の電流路に挿入
されている。検出手段は、負荷の電流路に所定電流以上
が流れたことを検出すると、出力信号状態を変化させ
る。制御手段は、通常状態で半導体素子を導通状態に制
御し、検出手段の出力信号状態が変化すると、半導体素
子を飽和状態にした後に半導体素子を非導通状態に制御
する。すなわち、半導体素子が飽和状態になると、この
半導体素子に流れる電流が定電流となる。よって、負荷
に過大電流が流れる場合、その電流は、順次増加し、あ
る期間一定値となり、その後減少することになるので、
図４に示すような急激な電流変化を防止できる。急激な
電流変化がなくなるため、スパイク・ノイズの発生も防
止できる。
流が流れた際に、負荷の電流路を遮断するブレーカ装置
であり、半導体素子の出力電流路が負荷の電流路に挿入
されている。検出手段は、負荷の電流路に所定電流以上
が流れたことを検出すると、出力信号状態を変化させ
る。制御手段は、通常状態で半導体素子を導通状態に制
御し、検出手段の出力信号状態が変化すると、半導体素
子を飽和状態にした後に半導体素子を非導通状態に制御
する。すなわち、半導体素子が飽和状態になると、この
半導体素子に流れる電流が定電流となる。よって、負荷
に過大電流が流れる場合、その電流は、順次増加し、あ
る期間一定値となり、その後減少することになるので、
図４に示すような急激な電流変化を防止できる。急激な
電流変化がなくなるため、スパイク・ノイズの発生も防
止できる。
【００１０】
【実施例】図１は、本発明の好適な実施例のブロック図
である。この実施例では、半導体素子であるＩＧＢＴを
ｍ行ｎ列（ｍ＝２、ｎ＝２）に配置しており、ＩＧＢＴ
１０及び１２のコレクタ同士及びエミッタ同士を夫々相
互接続して、並列にする。また、ＩＧＢＴ１４及び１６
のコレクタ同士及びエミッタ同士も夫々相互接続して、
並列にする。ＩＧＢＴ１０及び１２のコレクタをＩＧＢ
Ｔ１４及び１６のエミッタに接続して、２組の並列回路
を直列接続する。よって、これらＩＧＢＴ１０〜１６
は、全体として、単一のＩＧＢＴの場合の２倍の最大電
流及び最大耐圧となる。なお、ＩＧＢＴのコレクタ及び
エミッタ間が半導体素子の主電流路となる。これらＩＧ
ＢＴの主電流路、電源１８、負荷２０及び電流検出用抵
抗器２２を直列接続して、電源１８より、負荷２０に電
圧を印加する。負荷２０は、上述のように、半導体測定
装置の被測定素子であっても、モータであってもよい。
半導体測定装置の場合は、負荷２０に供給される電圧を
測定する手段と、抵抗器２２の電圧降下を測定する手段
とを設けて、負荷２０の電圧−電流特性を測定する。
である。この実施例では、半導体素子であるＩＧＢＴを
ｍ行ｎ列（ｍ＝２、ｎ＝２）に配置しており、ＩＧＢＴ
１０及び１２のコレクタ同士及びエミッタ同士を夫々相
互接続して、並列にする。また、ＩＧＢＴ１４及び１６
のコレクタ同士及びエミッタ同士も夫々相互接続して、
並列にする。ＩＧＢＴ１０及び１２のコレクタをＩＧＢ
Ｔ１４及び１６のエミッタに接続して、２組の並列回路
を直列接続する。よって、これらＩＧＢＴ１０〜１６
は、全体として、単一のＩＧＢＴの場合の２倍の最大電
流及び最大耐圧となる。なお、ＩＧＢＴのコレクタ及び
エミッタ間が半導体素子の主電流路となる。これらＩＧ
ＢＴの主電流路、電源１８、負荷２０及び電流検出用抵
抗器２２を直列接続して、電源１８より、負荷２０に電
圧を印加する。負荷２０は、上述のように、半導体測定
装置の被測定素子であっても、モータであってもよい。
半導体測定装置の場合は、負荷２０に供給される電圧を
測定する手段と、抵抗器２２の電圧降下を測定する手段
とを設けて、負荷２０の電圧−電流特性を測定する。
【００１１】差動増幅器２４は、抵抗器２２の両端の電
圧差、即ち、負荷２０に流れる電流に比例する電圧を求
める。比較器２６は、差動増幅器２４の出力電圧と基準
電圧Ｖref とを比較し、負荷２０に流れる電流が所定値
に達すると、その出力状態を変化する。よって、抵抗器
２２、差動増幅器２４及び比較器２６は、負荷の電流路
に所定電流以上が流れたことを検出すると出力信号状態
を変化させる検出手段となる。
圧差、即ち、負荷２０に流れる電流に比例する電圧を求
める。比較器２６は、差動増幅器２４の出力電圧と基準
電圧Ｖref とを比較し、負荷２０に流れる電流が所定値
に達すると、その出力状態を変化する。よって、抵抗器
２２、差動増幅器２４及び比較器２６は、負荷の電流路
に所定電流以上が流れたことを検出すると出力信号状態
を変化させる検出手段となる。
【００１２】遅延回路２８は、比較器２６の出力信号を
遅延させ、光結合器３０及び３２を介して増幅器３４及
び３６に遅延比較出力信号を供給する。増幅器３４は、
小抵抗器、例えば、１００Ωの抵抗器３８を介し、更
に、例えば、１ＫΩの抵抗器４０及び４２を介して、ゲ
ート制御信号をＩＧＢＴ１０及び１２のゲートに夫々供
給する。同様に、増幅器３６は、１００Ωの小抵抗器４
４を介し、更に、１ＫΩの抵抗器４６及び４８を介し
て、ゲート制御信号をＩＧＢＴ１４及び１６のゲートに
夫々供給する。これら素子２８〜４６が、ＩＧＢＴの導
通及び非導通状態を制御する制御手段となる。光結合器
３０及び３２を用いており、また、増幅器３４及び３６
の基準電位がＩＧＢＴ１０（１２）及び１４（１６）の
エミッタに結合しているため、ＩＧＢＴのゲートの電位
が遅延回路２８からフローティングしており、その電位
がエミッタを基準にしている点に留意されたい。
遅延させ、光結合器３０及び３２を介して増幅器３４及
び３６に遅延比較出力信号を供給する。増幅器３４は、
小抵抗器、例えば、１００Ωの抵抗器３８を介し、更
に、例えば、１ＫΩの抵抗器４０及び４２を介して、ゲ
ート制御信号をＩＧＢＴ１０及び１２のゲートに夫々供
給する。同様に、増幅器３６は、１００Ωの小抵抗器４
４を介し、更に、１ＫΩの抵抗器４６及び４８を介し
て、ゲート制御信号をＩＧＢＴ１４及び１６のゲートに
夫々供給する。これら素子２８〜４６が、ＩＧＢＴの導
通及び非導通状態を制御する制御手段となる。光結合器
３０及び３２を用いており、また、増幅器３４及び３６
の基準電位がＩＧＢＴ１０（１２）及び１４（１６）の
エミッタに結合しているため、ＩＧＢＴのゲートの電位
が遅延回路２８からフローティングしており、その電位
がエミッタを基準にしている点に留意されたい。
【００１３】次に、図２及び図３を参照して、図１の動
作を説明する。なお、図２は、経過時間に対する負荷に
流れる電流（ＩＧＢＴの総合電流）を示し、図３は、Ｉ
ＧＢＴ１０〜１６の総合特性曲線（コレクタ・エミッタ
間電圧−コレクタ電流特性曲線）を示す。定常状態にお
いて、電源１８から負荷２０を介して流れる電流は、過
大基準値未満、例えば、Ｉs であるので、抵抗器２２の
電圧降下も基準電圧Ｖref 以下であるため、比較器２６
は高レベル信号を持続する。この高レベル信号は、光結
合器３０及び３２を介して増幅器３４及び３６に夫々供
給される。増幅器３４は、ＩＧＢＴ１０及び１２のエミ
ッタに対して順バイアスをゲートに供給するので、これ
らＩＧＢＴ１０及び１２は導通状態になる。また、増幅
器３６は、ＩＧＢＴ１４及び１６のエミッタに対して順
バイアスをゲートに供給するので、これらＩＧＢＴは導
通状態になる。
作を説明する。なお、図２は、経過時間に対する負荷に
流れる電流（ＩＧＢＴの総合電流）を示し、図３は、Ｉ
ＧＢＴ１０〜１６の総合特性曲線（コレクタ・エミッタ
間電圧−コレクタ電流特性曲線）を示す。定常状態にお
いて、電源１８から負荷２０を介して流れる電流は、過
大基準値未満、例えば、Ｉs であるので、抵抗器２２の
電圧降下も基準電圧Ｖref 以下であるため、比較器２６
は高レベル信号を持続する。この高レベル信号は、光結
合器３０及び３２を介して増幅器３４及び３６に夫々供
給される。増幅器３４は、ＩＧＢＴ１０及び１２のエミ
ッタに対して順バイアスをゲートに供給するので、これ
らＩＧＢＴ１０及び１２は導通状態になる。また、増幅
器３６は、ＩＧＢＴ１４及び１６のエミッタに対して順
バイアスをゲートに供給するので、これらＩＧＢＴは導
通状態になる。
【００１４】時点ｔ０において、負荷２０に短絡又は地
絡が生じると、負荷２０を流れる電流が上昇し始める。
このとき、ＩＧＢＴにおける動作点は、図３に示す点Ｐ
０である。負荷２０の電流路のインダクタンス及び抵抗
により決まる傾き（上昇比率）で電流が次第に増えて、
時点ｔ１にて、抵抗器２２の電圧降下が基準電圧Ｖref
に達すると、比較器２６の出力信号が低レベルに変化す
る。しかし、遅延回路２８の作用により、この低レベル
は、直ちにはＩＧＢＴ１０〜１６のゲートに供給されな
い。よって、これらＩＧＢＴは、依然として導通状態で
ある。
絡が生じると、負荷２０を流れる電流が上昇し始める。
このとき、ＩＧＢＴにおける動作点は、図３に示す点Ｐ
０である。負荷２０の電流路のインダクタンス及び抵抗
により決まる傾き（上昇比率）で電流が次第に増えて、
時点ｔ１にて、抵抗器２２の電圧降下が基準電圧Ｖref
に達すると、比較器２６の出力信号が低レベルに変化す
る。しかし、遅延回路２８の作用により、この低レベル
は、直ちにはＩＧＢＴ１０〜１６のゲートに供給されな
い。よって、これらＩＧＢＴは、依然として導通状態で
ある。
【００１５】この時、負荷２０の短絡のため、ＩＧＢＴ
に高電圧が印加されて、コレクタ電流が増えて、ＩＧＢ
Ｔは動作点が変わり、この動作点がＰ１に達する。よっ
て、負荷２０を流れる電流は、一定の電流Ｉsat とな
る。なお、ＩＧＢＴの動作点は、供給電圧が高くなるの
で、Ｐ１から動作曲線に沿って、右側に（電圧の高い
方）に移動し、電流が飽和状態になる。
に高電圧が印加されて、コレクタ電流が増えて、ＩＧＢ
Ｔは動作点が変わり、この動作点がＰ１に達する。よっ
て、負荷２０を流れる電流は、一定の電流Ｉsat とな
る。なお、ＩＧＢＴの動作点は、供給電圧が高くなるの
で、Ｐ１から動作曲線に沿って、右側に（電圧の高い
方）に移動し、電流が飽和状態になる。
【００１６】遅延回路２８の遅延作用により、時点ｔ２
で、低レベルが増幅器３４及び３６に伝搬し、ＩＧＢＴ
１０〜１６のゲートに低レベルが供給されると、これら
ＩＧＢＴは非導通状態に順次移行する。なお、時点ｔ２
でＩＧＢＴの動作点はＰ２となる。よって、負荷２０に
流れる電流は、図４に示すように、上昇状態から下降状
態に急激に変化することなく、図２に示す如く、上昇状
態から、一定状態を介して下降状態に緩やかに変化す
る。したがって、スパイク・ノイズなどを防止できる。
ところで、上述の実施例では、遅延回路として、専用の
ブロック２８を設けているが、ＩＧＢＴの入力容量と、
ゲート抵抗器３８〜４６とによる時定数回路を遅延回路
としてもよい。この場合、ゲート抵抗器の値を選択する
ことにより、遅延時間を調整できる。よって、実施例の
場合、専用の遅延回路と、ゲート抵抗器及びＩＧＢＴの
入力容量の時定数回路の遅延回路の２個を用いているこ
とになる。
で、低レベルが増幅器３４及び３６に伝搬し、ＩＧＢＴ
１０〜１６のゲートに低レベルが供給されると、これら
ＩＧＢＴは非導通状態に順次移行する。なお、時点ｔ２
でＩＧＢＴの動作点はＰ２となる。よって、負荷２０に
流れる電流は、図４に示すように、上昇状態から下降状
態に急激に変化することなく、図２に示す如く、上昇状
態から、一定状態を介して下降状態に緩やかに変化す
る。したがって、スパイク・ノイズなどを防止できる。
ところで、上述の実施例では、遅延回路として、専用の
ブロック２８を設けているが、ＩＧＢＴの入力容量と、
ゲート抵抗器３８〜４６とによる時定数回路を遅延回路
としてもよい。この場合、ゲート抵抗器の値を選択する
ことにより、遅延時間を調整できる。よって、実施例の
場合、専用の遅延回路と、ゲート抵抗器及びＩＧＢＴの
入力容量の時定数回路の遅延回路の２個を用いているこ
とになる。
【００１７】上述は、本発明の好適な実施例について説
明したが、本発明の要旨を逸脱することなく種々の変形
及び変更が可能である。例えば、ブレーカ装置に用いる
半導体素子は、ＩＧＢＴ以外の高耐圧半導体でもよい。
さらに、実施例では、半導体素子を２行２列に配置した
が、所望の最大電流及び最大電圧に応じて、任意のｍ行
ｎ列（ｍ及びｎは、１以上の整数）の配置にしてもよ
い。また、過大電流を検出する検出手段は、負荷の電流
路に流れる電流による磁界を検出する方式でもよい。
明したが、本発明の要旨を逸脱することなく種々の変形
及び変更が可能である。例えば、ブレーカ装置に用いる
半導体素子は、ＩＧＢＴ以外の高耐圧半導体でもよい。
さらに、実施例では、半導体素子を２行２列に配置した
が、所望の最大電流及び最大電圧に応じて、任意のｍ行
ｎ列（ｍ及びｎは、１以上の整数）の配置にしてもよ
い。また、過大電流を検出する検出手段は、負荷の電流
路に流れる電流による磁界を検出する方式でもよい。
【００１８】
【発明の効果】上述の如く、本発明によれば、負荷の電
流路に流れる電流を遮断する際に、電流の急激な変化を
防止するので、スパイク・ノイズの発生を防げる。
流路に流れる電流を遮断する際に、電流の急激な変化を
防止するので、スパイク・ノイズの発生を防げる。
【図面の簡単な説明】
【図１】本発明の好適な実施例のブロック図である。
【図２】本発明の動作を説明する時間対電流の図であ
る。
る。
【図３】本発明の動作を説明するための半導体素子の特
性図である。
性図である。
【図４】従来のブレーカ装置の動作を説明する時間対電
流の図である。
流の図である。
１０、１２、１４、１６ 半導体素子（ＩＧＢＴ） １８ 電源 ２０ 負荷 ２２ 電流検出用抵抗器 ２４ 差動増幅器 ２６ 比較器 ３０、３２ 光結合器
フロントページの続き (72)発明者 松田 俊一 東京都品川区北品川５丁目９番31号 ソニ ー・テクトロニクス株式会社内
Claims (3)
- 【請求項１】 負荷に過大電流が流れた際に、負荷の電
流路を遮断するブレーカ装置において、 出力電流路が上記負荷の電流路に挿入された半導体素子
と、 上記負荷の電流路に所定電流以上が流れたことを検出す
ると出力信号状態を変化する検出手段と、 通常状態で上記半導体素子を導通状態に制御し、上記検
出手段の出力信号状態が変化すると、上記半導体素子を
飽和状態にした後に上記半導体素子を非導通状態に制御
する制御手段とを具えたブレーカ装置。 - 【請求項２】 上記半導体素子は、絶縁ゲート・バイポ
ーラ・トランジスタであり、 上記制御手段は、上記検出手段の出力信号を遅延する遅
延回路を含み、該遅延回路の出力信号を上記絶縁ゲート
・バイポーラ・トランジスタのゲートに供給して、非導
通状態に制御することを特徴とする請求項１のブレーカ
装置。 - 【請求項３】 上記半導体素子は、ｎの絶縁ゲート・バ
イポーラ・トランジスタが並列接続され、該並列接続の
ｎ組が直列接続されたこと（ｎ及びｍは１以上の整数）
を特徴とする請求項１のブレーカ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12702595A JPH08308094A (ja) | 1995-04-27 | 1995-04-27 | ブレーカ装置 |
| US08/639,180 US5637990A (en) | 1995-04-27 | 1996-04-26 | High speed, large-current power control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12702595A JPH08308094A (ja) | 1995-04-27 | 1995-04-27 | ブレーカ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08308094A true JPH08308094A (ja) | 1996-11-22 |
Family
ID=14949825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12702595A Pending JPH08308094A (ja) | 1995-04-27 | 1995-04-27 | ブレーカ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08308094A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012127808A (ja) * | 2010-12-15 | 2012-07-05 | Advantest Corp | 試験装置 |
| CN108702080A (zh) * | 2016-02-08 | 2018-10-23 | Abb瑞士股份有限公司 | 用于高压电力系统的开关设备和包括这种开关设备的装置 |
| JP2019047474A (ja) * | 2017-08-30 | 2019-03-22 | 矢崎総業株式会社 | 半導体リレーおよび車両用電流検出装置 |
-
1995
- 1995-04-27 JP JP12702595A patent/JPH08308094A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012127808A (ja) * | 2010-12-15 | 2012-07-05 | Advantest Corp | 試験装置 |
| US8704540B2 (en) | 2010-12-15 | 2014-04-22 | Advantest Corporation | Test apparatus |
| TWI467192B (zh) * | 2010-12-15 | 2015-01-01 | Advantest Corp | 對被測試元件的累增崩潰耐受量進行測試之測試裝置 |
| CN108702080A (zh) * | 2016-02-08 | 2018-10-23 | Abb瑞士股份有限公司 | 用于高压电力系统的开关设备和包括这种开关设备的装置 |
| CN108702080B (zh) * | 2016-02-08 | 2021-01-12 | Abb瑞士股份有限公司 | 用于高压电力系统的开关设备和包括这种开关设备的装置 |
| JP2019047474A (ja) * | 2017-08-30 | 2019-03-22 | 矢崎総業株式会社 | 半導体リレーおよび車両用電流検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0369448B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| KR100218220B1 (ko) | 절연 게이트 트랜지스터 구동회로 | |
| US20010026429A1 (en) | Semiconductor switching element driving circuit | |
| JP6616576B2 (ja) | 駆動回路 | |
| JPH08316808A (ja) | 半導体装置 | |
| KR900015312A (ko) | 잡음 방지 회로 | |
| US9154125B2 (en) | Method of controlling an IGBT and a gate driver | |
| US5132553A (en) | Led pulse shaping circuit | |
| CA1322023C (en) | Power transistor drive circuit with improved short circuit protection | |
| KR970005567B1 (ko) | 단락 보호 회로 | |
| JPH05300726A (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
| US4291357A (en) | Short circuit protection circuit | |
| CA2120868A1 (en) | Control, reduction and equalization of delays in a low-side driver stage | |
| US4616144A (en) | High withstand voltage Darlington transistor circuit | |
| JPH0964707A (ja) | 半導体出力回路装置 | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| JP2803444B2 (ja) | パワーデバイスの駆動保護回路 | |
| JPH08308094A (ja) | ブレーカ装置 | |
| US5637990A (en) | High speed, large-current power control apparatus | |
| JPH08308092A (ja) | 高耐圧ブレーカ装置 | |
| US5455502A (en) | High speed, large-current power control circuit | |
| JPH08308093A (ja) | 大電流用ブレーカ装置 | |
| AU653092B2 (en) | Method and apparatus for monitoring operating characteristics of semiconductor electric power switching circuits | |
| JP2005137072A (ja) | 過電流保護回路 | |
| CN215681779U (zh) | 过流保护电路、高压驱动芯片、智能功率模块和变频设备 |