JPH0831002B2 - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH0831002B2 JPH0831002B2 JP2100894A JP10089490A JPH0831002B2 JP H0831002 B2 JPH0831002 B2 JP H0831002B2 JP 2100894 A JP2100894 A JP 2100894A JP 10089490 A JP10089490 A JP 10089490A JP H0831002 B2 JPH0831002 B2 JP H0831002B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- microcomputer
- transistor
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに電源電流を供給する
電流制御装置の改良に関する。
電流制御装置の改良に関する。
従来、この種の電源制御装置として第５図に示すよう
なものがあった。この第５図は従来装置の要部構成図を
示す。
なものがあった。この第５図は従来装置の要部構成図を
示す。
同図において従来の電源制御装置は、ほぼ一定値の電
流制御信号S3をベース電流として入力されるトランジス
タ（Tr5）を有する電源供給回路50で構成され、上記ト
ランジスタ（Tr5）のコレクターエミッタ間に流れるカ
ーバッテリ（図示を省略）からの電流を所定値に制御し
てCPU1に供給する構成である。
流制御信号S3をベース電流として入力されるトランジス
タ（Tr5）を有する電源供給回路50で構成され、上記ト
ランジスタ（Tr5）のコレクターエミッタ間に流れるカ
ーバッテリ（図示を省略）からの電流を所定値に制御し
てCPU1に供給する構成である。
次に、上記構成に基づく電源制御装置の動作について
説明する。常時ほぼ一定値の“H"レベルの電流制御信号
S3が電源供給回路50に入力される。この電流制御信号S3
は信号中のノイズ又は信号レベル変動をツェナダイオー
ドD5又は平滑コンデンサC5により一定値とされた後にト
ランジスタTr5にベース電流として供給される。このト
ランジスタTr5は一定電流値の電流制御信号S3に基づい
てバッテリの電源電流を所定値に制御してCPU1側に供給
する。このように所定値に調整された定電圧の電源電流
に基づいてCPU1は安定した動作を行なうことができるこ
ととなる。
説明する。常時ほぼ一定値の“H"レベルの電流制御信号
S3が電源供給回路50に入力される。この電流制御信号S3
は信号中のノイズ又は信号レベル変動をツェナダイオー
ドD5又は平滑コンデンサC5により一定値とされた後にト
ランジスタTr5にベース電流として供給される。このト
ランジスタTr5は一定電流値の電流制御信号S3に基づい
てバッテリの電源電流を所定値に制御してCPU1側に供給
する。このように所定値に調整された定電圧の電源電流
に基づいてCPU1は安定した動作を行なうことができるこ
ととなる。
従来の電源制御装置は以上のように構成されていたこ
とから、CPU1の動作の有無に拘わらず一定電流値の電流
制御信号S3を常に電流調整回路50のトランジスタTr5に
供給しなければならず、電源電流制御のための消費電流
が増加するという課題を有していた。
とから、CPU1の動作の有無に拘わらず一定電流値の電流
制御信号S3を常に電流調整回路50のトランジスタTr5に
供給しなければならず、電源電流制御のための消費電流
が増加するという課題を有していた。
また、CPU1が動作していない場合に電源電流の供給を
遮断する方法も考えられるが、CPU1及び周辺装置に含ま
れるRAM等に常時電流供給を必要とする部分があるた
め、データ破壊、処理エラー等が生じるという課題を有
していた。更に、電源電流を遮断する方法によると、CP
U1において実行中であったルーチンが終了しないうちに
電源電流の供給を終了してしまうと、CPU1の暴走や周辺
回路のエラー等の不安定動作が発生する場合があるとい
う課題も有していた。
遮断する方法も考えられるが、CPU1及び周辺装置に含ま
れるRAM等に常時電流供給を必要とする部分があるた
め、データ破壊、処理エラー等が生じるという課題を有
していた。更に、電源電流を遮断する方法によると、CP
U1において実行中であったルーチンが終了しないうちに
電源電流の供給を終了してしまうと、CPU1の暴走や周辺
回路のエラー等の不安定動作が発生する場合があるとい
う課題も有していた。
本発明は、上記課題を解決するためになされたもので
マイクロコンピュータの電源供給制御のための制御電流
の消費を極力抑制することができるとともに、マイクロ
コンピュータの暴走や周辺回路のエラー等の不安定動作
を防止することが可能な電源制御装置を提供することを
目的とする。
マイクロコンピュータの電源供給制御のための制御電流
の消費を極力抑制することができるとともに、マイクロ
コンピュータの暴走や周辺回路のエラー等の不安定動作
を防止することが可能な電源制御装置を提供することを
目的とする。
第１図は本発明の原理説明図を示す。
上記の課題を解決するために、本発明は、システムを
制御するマイクロコンピュータ１への電源の供給を制御
するトランジスタTr4を有する電源制御装置において、
前記システムを動作させるために外部から入力される起
動指令信号S1に基づいて、システム動作信号を出力する
動作信号生成回路２と、前記起動指令信号S1の入力後に
前記マイクロコンピュータ１から出力される前記マイク
ロコンピュータ１の動作・非動作を示す動作状態信号S2
を前記マイクロコンピュータ１のルーチン実行に要する
時間だけ遅延させて遅延制御信号を出力する遅延回路３
と、前記遅延制御信号及び前記システム動作信号に基づ
いて、前記マイクロコンピュータ１の動作時に大電流の
大電流制御信号S31を前記トランジスタTr4の制御端子に
出力し、非動作時に小電流の小電流制御信号S32を前記
トランジスタTr4の制御端子に出力する制御信号調整回
路４と、を備え、前記大電流制御信号S31又は前記小電
流制御信号S32により駆動される前記トランジスタTr4を
介して前記電源を前記マイクロコンピュータ１に供給す
るように構成される。
制御するマイクロコンピュータ１への電源の供給を制御
するトランジスタTr4を有する電源制御装置において、
前記システムを動作させるために外部から入力される起
動指令信号S1に基づいて、システム動作信号を出力する
動作信号生成回路２と、前記起動指令信号S1の入力後に
前記マイクロコンピュータ１から出力される前記マイク
ロコンピュータ１の動作・非動作を示す動作状態信号S2
を前記マイクロコンピュータ１のルーチン実行に要する
時間だけ遅延させて遅延制御信号を出力する遅延回路３
と、前記遅延制御信号及び前記システム動作信号に基づ
いて、前記マイクロコンピュータ１の動作時に大電流の
大電流制御信号S31を前記トランジスタTr4の制御端子に
出力し、非動作時に小電流の小電流制御信号S32を前記
トランジスタTr4の制御端子に出力する制御信号調整回
路４と、を備え、前記大電流制御信号S31又は前記小電
流制御信号S32により駆動される前記トランジスタTr4を
介して前記電源を前記マイクロコンピュータ１に供給す
るように構成される。
次に、第１図を用いて本発明の作用を説明する。
本発明によれば、動作信号生成回路２は、外部から入
力される起動指令信号S1に基づいて、システム動作信号
を出力する。
力される起動指令信号S1に基づいて、システム動作信号
を出力する。
これと並行して、遅延回路３は、動作状態信号S2をマ
イクロコンピュータ１のルーチン実行に要する時間だけ
遅延させて遅延制御信号を出力する。
イクロコンピュータ１のルーチン実行に要する時間だけ
遅延させて遅延制御信号を出力する。
そして、制御信号調整回路４は、遅延制御信号及びシ
ステム動作信号に基づいて、マイクロコンピュータ１の
動作時に大電流制御信号S31をトランジスタTr4の制御端
子に出力し、非動作時に小電流制御信号S32をトランジ
スタTr4の制御端子に出力する。
ステム動作信号に基づいて、マイクロコンピュータ１の
動作時に大電流制御信号S31をトランジスタTr4の制御端
子に出力し、非動作時に小電流制御信号S32をトランジ
スタTr4の制御端子に出力する。
これらにより、大電流制御信号S31又は小電流制御信
号S32により駆動されるトランジスタTr4を介して電源を
マイクロコンピュータ１に供給する。
号S32により駆動されるトランジスタTr4を介して電源を
マイクロコンピュータ１に供給する。
上記作用により、マイクロコンピュータ１の動作時に
は、大電流制御信号S31によりトランジスタTr4が駆動さ
れてマイクロコンピュータ１の動作に必要な最大限の電
力がマイクロコンピュータ１に供給されるとともに、マ
イクロコンピュータ１の非動作時には、小電流制御信号
S32によりトランジスタTr4が駆動されてマイクロコンピ
ュータ１の非動作時に必要な最低限の電力がマイクロコ
ンピュータ１に供給されることとなる。
は、大電流制御信号S31によりトランジスタTr4が駆動さ
れてマイクロコンピュータ１の動作に必要な最大限の電
力がマイクロコンピュータ１に供給されるとともに、マ
イクロコンピュータ１の非動作時には、小電流制御信号
S32によりトランジスタTr4が駆動されてマイクロコンピ
ュータ１の非動作時に必要な最低限の電力がマイクロコ
ンピュータ１に供給されることとなる。
よって、マイクロコンピュータ１の動作・非動作に対
応した電流値の制御信号（S31、S32）をトランジスタT
r4に入力できるので、データ破壊、処理エラー等のエラ
ーを生じさせることなくトランジスタTr4の制御電流の
消費を極力抑制することができる。
応した電流値の制御信号（S31、S32）をトランジスタT
r4に入力できるので、データ破壊、処理エラー等のエラ
ーを生じさせることなくトランジスタTr4の制御電流の
消費を極力抑制することができる。
また、遅延制御信号が動作状態信号S2に対してマイク
ロコンピュータ１のルーチン実行に要する時間だけ遅延
されているので、実行中のルーチンを終了させた後にマ
イクロコンピュータ１へ供給する電力を低減してマイク
ロコンピュータ１の非動作時に対応する供給電力とする
ことができ、マイクロコンピュータ１の動作を確実に終
了させることができる。よって、マイクロコンピュータ
１の暴走や周辺回路のエラー等の不安定動作を防止する
ことができる。
ロコンピュータ１のルーチン実行に要する時間だけ遅延
されているので、実行中のルーチンを終了させた後にマ
イクロコンピュータ１へ供給する電力を低減してマイク
ロコンピュータ１の非動作時に対応する供給電力とする
ことができ、マイクロコンピュータ１の動作を確実に終
了させることができる。よって、マイクロコンピュータ
１の暴走や周辺回路のエラー等の不安定動作を防止する
ことができる。
次に、本発明の一実施例を第２図乃至第４図に基づい
て説明する。この第２図は本実施例装置を車載用CPUに
用いた場合の全体構成図、第３図は本実施例装置の要部
回路構成図、第４図は第３図記載の実施例装置の動作タ
イミングチャートを示す。
て説明する。この第２図は本実施例装置を車載用CPUに
用いた場合の全体構成図、第３図は本実施例装置の要部
回路構成図、第４図は第３図記載の実施例装置の動作タ
イミングチャートを示す。
上記各図において本実施例にかかる電源制御装置は、
イグニッションスイッチ10を操作してACCからONまでの
間に“H"レベルの信号として出力されるACC状態信号S1
に基づいてターンオン状態となるトランジスタTr1を有
する動作信号生成回路２と、上記“H"レベルのACC状態
信号S1が入力された後に、CPU1の動作モード時に“H"レ
ベルの信号としてCPU1から出力されるバックアップコン
トロール信号S2を遅延させ、該遅延した信号に基づいて
ターンオン状態となるトランジスタTr2を有する遅延回
路３と、上記各トランジスタTr1、Tr2の駆動状態に基づ
き電源の電流を分流制御して大電流・小電流の各制御信
号S31、S32を出力する制御信号調整回路４と、該大電流
・小電流の各制御信号S31、S32を制御端子に入力される
トランジスタTr4を有し、このトランジスタTr4に流れる
カーバッテリ11からの電流を制御してCPU1側に供給する
電源供給回路５とを備える構成である。
イグニッションスイッチ10を操作してACCからONまでの
間に“H"レベルの信号として出力されるACC状態信号S1
に基づいてターンオン状態となるトランジスタTr1を有
する動作信号生成回路２と、上記“H"レベルのACC状態
信号S1が入力された後に、CPU1の動作モード時に“H"レ
ベルの信号としてCPU1から出力されるバックアップコン
トロール信号S2を遅延させ、該遅延した信号に基づいて
ターンオン状態となるトランジスタTr2を有する遅延回
路３と、上記各トランジスタTr1、Tr2の駆動状態に基づ
き電源の電流を分流制御して大電流・小電流の各制御信
号S31、S32を出力する制御信号調整回路４と、該大電流
・小電流の各制御信号S31、S32を制御端子に入力される
トランジスタTr4を有し、このトランジスタTr4に流れる
カーバッテリ11からの電流を制御してCPU1側に供給する
電源供給回路５とを備える構成である。
次に、上記構成に基づく本実施例装置の動作について
説明する。
説明する。
車両の操作者がイグニッションスイッチ10を操作する
前のOFF状態の場合には、ACC状態信号S1は“L"レベルと
してCPU1及び動作信号生成回路２に出力される。上記動
作信号生成回路２のトランジスタTr1及び遅延回路３の
トランジスタTr2が共にカットオフ状態であることか
ら、制御信号調整回路４のトランジスタTr3はカットオ
フ状態を維持する。このカットオフ状態のトランジスタ
Tr3により、電源からの電流は大きな抵抗値を有する抵
抗R41で大きく減衰されて電流IB（約２〜３［mA］）と
なり、小電流制御信号S32として出力される。この小電
流制御信号S32がツェナーダイオードD5及び平滑コンデ
ンサC5で上下の変動を抑制されてトランジスタTr4にベ
ース電流として入力される。これによりトランジスタT
r4のコレクタ−エミッタ間にはCPU1の非動作モード時に
最小限必要な電流が流れ、CPU1側に定電圧（約5V）の電
力を供給する。この最小限必要な電流によりRAMのデー
タ保持等の動作が確保されることとなる。
前のOFF状態の場合には、ACC状態信号S1は“L"レベルと
してCPU1及び動作信号生成回路２に出力される。上記動
作信号生成回路２のトランジスタTr1及び遅延回路３の
トランジスタTr2が共にカットオフ状態であることか
ら、制御信号調整回路４のトランジスタTr3はカットオ
フ状態を維持する。このカットオフ状態のトランジスタ
Tr3により、電源からの電流は大きな抵抗値を有する抵
抗R41で大きく減衰されて電流IB（約２〜３［mA］）と
なり、小電流制御信号S32として出力される。この小電
流制御信号S32がツェナーダイオードD5及び平滑コンデ
ンサC5で上下の変動を抑制されてトランジスタTr4にベ
ース電流として入力される。これによりトランジスタT
r4のコレクタ−エミッタ間にはCPU1の非動作モード時に
最小限必要な電流が流れ、CPU1側に定電圧（約5V）の電
力を供給する。この最小限必要な電流によりRAMのデー
タ保持等の動作が確保されることとなる。
また、上記操作者のイグニッションスイッチ10を操作
してACCからONまでの間の状態の場合には、ACC状態信号
S1が“H"レベルとしてCPU1及び動作信号生成回路２に出
力される（時刻t1）。上記CPU1は、CPU1が動作モードで
あることを示す“H"レベルのバックアップコントロール
信号S2を遅延回路３へ出力する（時刻t2）。また、上記
動作信号生成回路２は、“H"レベルのACC状態信号S2の
立上り時（時刻t1）と同時にトランジスタTr1をターン
オン状態とする。
してACCからONまでの間の状態の場合には、ACC状態信号
S1が“H"レベルとしてCPU1及び動作信号生成回路２に出
力される（時刻t1）。上記CPU1は、CPU1が動作モードで
あることを示す“H"レベルのバックアップコントロール
信号S2を遅延回路３へ出力する（時刻t2）。また、上記
動作信号生成回路２は、“H"レベルのACC状態信号S2の
立上り時（時刻t1）と同時にトランジスタTr1をターン
オン状態とする。
上記トランジスタTr1のターンオン時（時刻t1）と同
時に制御信号調整回路４のトランジスタTr3がターンオ
ン状態となり、電源からの電流を抵抗R41に流れる電流I
BとトランジスタTr3に流れる電流IAとに分流することと
なる。この分流された電流IAが上記大抵抗の抵抗R41を
介して流れる電流IBと合流し、電流値IA＋IB（＝約100
［mA］）の大電流制御信号S31として出力される。この
大電流制御信号S31がツェナーダイオードD5及び平滑コ
ンデンサC5で上下の変動を抑制されてトランジスタTr4
にベース電流として入力され、CPU1の動作時に必要な最
大限の電流をトランジスタTr4のコレクターエミッタ間
に流し、CPU1側に定電圧（約5V）の電力の供給を開始す
る。
時に制御信号調整回路４のトランジスタTr3がターンオ
ン状態となり、電源からの電流を抵抗R41に流れる電流I
BとトランジスタTr3に流れる電流IAとに分流することと
なる。この分流された電流IAが上記大抵抗の抵抗R41を
介して流れる電流IBと合流し、電流値IA＋IB（＝約100
［mA］）の大電流制御信号S31として出力される。この
大電流制御信号S31がツェナーダイオードD5及び平滑コ
ンデンサC5で上下の変動を抑制されてトランジスタTr4
にベース電流として入力され、CPU1の動作時に必要な最
大限の電流をトランジスタTr4のコレクターエミッタ間
に流し、CPU1側に定電圧（約5V）の電力の供給を開始す
る。
一方、上記バックアップコントロール信号S2の立上が
り時（時刻t2）とほぼ同時に遅延回路３のトランジスタ
Tr2がターンオン状態となる。このトランジスタTr2のタ
ーンオン状態は、バックアップコントロール信号S2が
“H"レベル状態である場合及びバックアップコントロー
ル信号S2が“L"レベル状態（時刻t4）となった後、遅延
回路３の抵抗R31及びコンデンサC2の時定数により定ま
る遅延時間Ｔ（時刻t5までの間）まで維持される。
り時（時刻t2）とほぼ同時に遅延回路３のトランジスタ
Tr2がターンオン状態となる。このトランジスタTr2のタ
ーンオン状態は、バックアップコントロール信号S2が
“H"レベル状態である場合及びバックアップコントロー
ル信号S2が“L"レベル状態（時刻t4）となった後、遅延
回路３の抵抗R31及びコンデンサC2の時定数により定ま
る遅延時間Ｔ（時刻t5までの間）まで維持される。
即ち、上記トランジスタTr2のターンオン状態をバッ
クアップコントロール信号S2の立下り時刻t4以降も維持
するのは、CPU1が現在実行している処理ステップ以降の
処理ステップを実行し、実行中のルーチンを確実に完了
させるためである。従って、上記遅延時間ＴはCPU1が動
作する最大のルーチンを実行するのに必要な時間に基づ
いて定められている。
クアップコントロール信号S2の立下り時刻t4以降も維持
するのは、CPU1が現在実行している処理ステップ以降の
処理ステップを実行し、実行中のルーチンを確実に完了
させるためである。従って、上記遅延時間ＴはCPU1が動
作する最大のルーチンを実行するのに必要な時間に基づ
いて定められている。
さらに、上記トランジスタTr2がターンオン状態を維
持している場合には、上記ACC状態信号S1及びバックア
ップコントロール信号S2が共に“L"レベルとなった後に
おいても、制御信号調整回路４のトランジスタTr3をタ
ーンオン状態に維持する。このトランジスタTr3がター
ンオン状態を維持して、大電流制御信号S32を電源供給
回路５のトランジスタTr4に入力し続けることにより、
大電流制御信号S32で制御される大電流をCPU1に供給で
きることとなる。
持している場合には、上記ACC状態信号S1及びバックア
ップコントロール信号S2が共に“L"レベルとなった後に
おいても、制御信号調整回路４のトランジスタTr3をタ
ーンオン状態に維持する。このトランジスタTr3がター
ンオン状態を維持して、大電流制御信号S32を電源供給
回路５のトランジスタTr4に入力し続けることにより、
大電流制御信号S32で制御される大電流をCPU1に供給で
きることとなる。
このCPU1は、上記ACC状態信号S1及びバックアップコ
ントロール信号S2が“L"レベルとなった後においても大
電流が供給されることから、RAM、ROM等のデータの格納
処理、周辺ポートの整備等の基準スタンバイ処理を実行
すると共に、実行中のルーチンの途中の処理ステップで
あっても実行中のルーチンを最終まで実行するスタンバ
イ処理を確実に完了できることとなる。
ントロール信号S2が“L"レベルとなった後においても大
電流が供給されることから、RAM、ROM等のデータの格納
処理、周辺ポートの整備等の基準スタンバイ処理を実行
すると共に、実行中のルーチンの途中の処理ステップで
あっても実行中のルーチンを最終まで実行するスタンバ
イ処理を確実に完了できることとなる。
なお、上記第２の発明の一実施例を車載用のCPUにつ
いて説明したが車載以外のCPU等についても適用するこ
とができる。
いて説明したが車載以外のCPU等についても適用するこ
とができる。
また、上記実施例に係る遅延回路３において抵抗31及
びコンデンサC2で所定時間遅延させる構成としたが、こ
の抵抗31及びコンデンサC2を設けることなくこの遅延の
所定時間に相当する時間だけ長いバックアップコントロ
ール信号S2をCPUから出力する構成とすることもでき
る。
びコンデンサC2で所定時間遅延させる構成としたが、こ
の抵抗31及びコンデンサC2を設けることなくこの遅延の
所定時間に相当する時間だけ長いバックアップコントロ
ール信号S2をCPUから出力する構成とすることもでき
る。
なお、上記実施例においは、制御信号調整回路４及び
電源供給回路５のトランジスタをバイポーラトランジス
タで構成したが、上記各トランジスタをFET（Feald Eff
ect Transistor）で構成することもできる。この場合に
は、上記各トランジスタを制御する大電流及び小電流の
制御信号は、電圧値の異なる高電圧・低電圧の制御信号
となる。
電源供給回路５のトランジスタをバイポーラトランジス
タで構成したが、上記各トランジスタをFET（Feald Eff
ect Transistor）で構成することもできる。この場合に
は、上記各トランジスタを制御する大電流及び小電流の
制御信号は、電圧値の異なる高電圧・低電圧の制御信号
となる。
以上説明したように、本発明によれば、マイクロコン
ピュータ１の動作時には、大電流制御信号S31によりト
ランジスタTr4が駆動されてマイクロコンピュータ１の
動作に必要な最大限の電力がマイクロコンピュータ１に
供給されるとともに、マイクロコンピュータ１の非動作
時には、小電流制御信号S32によりトランジスタTr4が駆
動されてマイクロコンピュータ１の非動作時に必要な最
低限の電力がマイクロコンピュータ１に供給されること
となるので、マイクロコンピュータ１の動作・非動作に
対応した電流値の制御信号（S31、S32）をトランジスタ
Tr4に入力でき、データ破壊、処理エラー等のエラーを
生じさせることなくトランジスタTr4の制御電流の消費
を極力抑制することができる。
ピュータ１の動作時には、大電流制御信号S31によりト
ランジスタTr4が駆動されてマイクロコンピュータ１の
動作に必要な最大限の電力がマイクロコンピュータ１に
供給されるとともに、マイクロコンピュータ１の非動作
時には、小電流制御信号S32によりトランジスタTr4が駆
動されてマイクロコンピュータ１の非動作時に必要な最
低限の電力がマイクロコンピュータ１に供給されること
となるので、マイクロコンピュータ１の動作・非動作に
対応した電流値の制御信号（S31、S32）をトランジスタ
Tr4に入力でき、データ破壊、処理エラー等のエラーを
生じさせることなくトランジスタTr4の制御電流の消費
を極力抑制することができる。
また、遅延制御信号が動作状態信号S2に対してマイク
ロコンピュータ１のルーチン実行に要する時間だけ遅延
されているので、実行中のルーチンを終了させた後にマ
イクロコンピュータ１へ供給する電力を低減してマイク
ロコンピュータ１の非動作時に対応する供給電力とする
ことができ、マイクロコンピュータ１の動作を確実に終
了させることができる。よって、マイクロコンピュータ
１の暴走や周辺回路のエラー等の不安定動作を防止する
ことができる。
ロコンピュータ１のルーチン実行に要する時間だけ遅延
されているので、実行中のルーチンを終了させた後にマ
イクロコンピュータ１へ供給する電力を低減してマイク
ロコンピュータ１の非動作時に対応する供給電力とする
ことができ、マイクロコンピュータ１の動作を確実に終
了させることができる。よって、マイクロコンピュータ
１の暴走や周辺回路のエラー等の不安定動作を防止する
ことができる。
第１図は本発明の原理説明図、 第２図は本発明の一実施例に係る電源制御装置を車載用
CPUに用いた場合の全体構成図、 第３図は本発明の一実施例の要部構成図、 第４図は第３図記載の実施例の動作タイミングチャー
ト、 第５図は従来技術の電源制御装置の要部構成図を示す。 １…CPU（マイクロコンピュータ） ２…動作信号生成回路 ３…遅延回路 ４…制御信号調整回路 ５…電源供給回路 10…イグニッションスイッチ 11…カーバッテリ
CPUに用いた場合の全体構成図、 第３図は本発明の一実施例の要部構成図、 第４図は第３図記載の実施例の動作タイミングチャー
ト、 第５図は従来技術の電源制御装置の要部構成図を示す。 １…CPU（マイクロコンピュータ） ２…動作信号生成回路 ３…遅延回路 ４…制御信号調整回路 ５…電源供給回路 10…イグニッションスイッチ 11…カーバッテリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西垣 良二 埼玉県川越市大字山田字西町25番地１ パ イオニア株式会社川越工場内 (56)参考文献 特開 昭55−131827（ＪＰ，Ａ) 特開 平３−196319（ＪＰ，Ａ)
Claims (1)
- 【請求項１】システムを制御するマイクロコンピュータ
（１）への電源の供給を制御するトランジスタ（Tr4）
を有する電源制御装置において、 前記システムを動作させるために外部から入力される起
動指令信号（S1）に基づいて、システム動作信号を出力
する動作信号生成回路（２）と、 前記起動指令信号（S1）の入力後に前記マイクロコンピ
ュータ（１）から出力される前記マイクロコンピュータ
（１）の動作・非動作を示す動作状態信号（S2）を前記
マイクロコンピュータ（１）のルーチン実行に要する時
間だけ遅延させて遅延制御信号を出力する遅延回路
（３）と、 前記遅延制御信号及び前記システム動作信号に基づい
て、前記マイクロコンピュータ（１）の動作時に大電流
の大電流制御信号（S31）を前記トランジスタ（Tr4）の
制御端子に出力し、非動作時に小電流の小電流制御信号
（S32）を前記トランジスタ（Tr4）の制御端子に出力す
る制御信号調整回路（４）と、を備え、 前記大電流制御信号（S31）又は前記小電流制御信号（S
32）により駆動される前記トランジスタ（Tr4）を介し
て前記電源を前記マイクロコンピュータ（１）に供給す
ることを特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100894A JPH0831002B2 (ja) | 1990-04-17 | 1990-04-17 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100894A JPH0831002B2 (ja) | 1990-04-17 | 1990-04-17 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04518A JPH04518A (ja) | 1992-01-06 |
| JPH0831002B2 true JPH0831002B2 (ja) | 1996-03-27 |
Family
ID=14286044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100894A Expired - Fee Related JPH0831002B2 (ja) | 1990-04-17 | 1990-04-17 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831002B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111258293A (zh) * | 2018-11-30 | 2020-06-09 | 株式会社电装天 | 信息处理装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326701U (ja) * | 1976-08-14 | 1978-03-07 | ||
| JPH01300959A (ja) * | 1988-05-31 | 1989-12-05 | Canon Inc | 表面機能性膜を有する眼内レンズ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2911998C2 (de) * | 1979-03-27 | 1985-11-07 | Robert Bosch Gmbh, 7000 Stuttgart | Stromversorgung für einen Mikroprozessor, der elektrische Einrichtungen, insbesondere eines Kraftfahrzeuges steuert |
| JPH03196319A (ja) * | 1989-12-26 | 1991-08-27 | Clarion Co Ltd | バックアップ電源装置 |
-
1990
- 1990-04-17 JP JP2100894A patent/JPH0831002B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111258293A (zh) * | 2018-11-30 | 2020-06-09 | 株式会社电装天 | 信息处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04518A (ja) | 1992-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071525B1 (en) | A power processing reset system for a microprocessor responding to sudden deregulation of a voltage | |
| JPH07317620A (ja) | 内燃機関用燃料ポンプの制御装置 | |
| US5473201A (en) | Control circuit means for controlling the after-running of an operating device in a motor vehicle | |
| JPH0831002B2 (ja) | 電源制御装置 | |
| JP2019135897A (ja) | 電源制御装置および電源制御方法 | |
| JP6613489B2 (ja) | 起動回路 | |
| JP2731577B2 (ja) | スイッチング電源用漸進的始動回路 | |
| JP4341156B2 (ja) | 車両用電源装置 | |
| JPH06232712A (ja) | 負荷制御装置の保護装置 | |
| JPH0232470B2 (ja) | ||
| JP3028656B2 (ja) | スイッチング電源装置 | |
| JP2600401B2 (ja) | ダイオードスイッチ | |
| JP2546316Y2 (ja) | 内燃機関の点火装置 | |
| JPH04347541A (ja) | コンピュータの電源回路 | |
| JP7042775B2 (ja) | 起動回路 | |
| JPH0378708B2 (ja) | ||
| JPH08149704A (ja) | 車載電子機器用電源装置 | |
| JPH0156869B2 (ja) | ||
| JPH0686119U (ja) | Ａｃｃ検知回路 | |
| JPS6245482Y2 (ja) | ||
| KR790001325Y1 (ko) | 차량용 축전지 전압 조정장치 | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH05274065A (ja) | プルアップ電圧供給方法 | |
| JPH03238512A (ja) | 安定化電源回路の起動装置 | |
| JPS6170155A (ja) | 車載マイクロコンピユ−タのメモリバツクアツプ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |