JPH0831063B2 - 記憶装置のデータ保全装置 - Google Patents
記憶装置のデータ保全装置Info
- Publication number
- JPH0831063B2 JPH0831063B2 JP60195254A JP19525485A JPH0831063B2 JP H0831063 B2 JPH0831063 B2 JP H0831063B2 JP 60195254 A JP60195254 A JP 60195254A JP 19525485 A JP19525485 A JP 19525485A JP H0831063 B2 JPH0831063 B2 JP H0831063B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control device
- external control
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、記憶装置のデータ保全装置に関し、特に接
続されている外部制御装置の故障時のデータ保全装置に
関する。
続されている外部制御装置の故障時のデータ保全装置に
関する。
近年記憶装置は半導体集積回路の著しい進歩、特に、
メモリ集積回路の大容量化による、小型でビット当りの
単価の安くなってきた事などによって、大規模記憶装置
が提供されるようになった。従来、コンピュータにおけ
る、データの格納は、使用頻度の高いものは、メインメ
モリと呼ばれる半導体による記憶装置、低いものは磁気
ディスク等の外部制御装置に行っていた。これらの装置
を制御するもが記憶制御装置，入力／出力制御装置（半
導体による記憶装置と磁気ディスク等の外部記憶装置の
動作速度は全く違う為、制御装置は別のものとなる）で
あるが、記憶制御装置が故障した場合は、その配下のメ
インメモリで重要なデータは、外部記憶装置にも格納さ
れているので記憶制御装置が回復した時点で、外部記憶
装置からメインメモリへ入力される。又、外部記憶装置
は、入力／出力制御装置からの動作命令，格納データ等
がすべて正常に入力されたのち、動作が起動される為、
入力／出力制御装置が途中で故障してもデータが保証さ
れる。この外部記憶装置にも、前述した様に半導体によ
る大規模記憶装置が、その高速性をメリットに電子ディ
スクと呼ばれる装置が提供されるようになった。
メモリ集積回路の大容量化による、小型でビット当りの
単価の安くなってきた事などによって、大規模記憶装置
が提供されるようになった。従来、コンピュータにおけ
る、データの格納は、使用頻度の高いものは、メインメ
モリと呼ばれる半導体による記憶装置、低いものは磁気
ディスク等の外部制御装置に行っていた。これらの装置
を制御するもが記憶制御装置，入力／出力制御装置（半
導体による記憶装置と磁気ディスク等の外部記憶装置の
動作速度は全く違う為、制御装置は別のものとなる）で
あるが、記憶制御装置が故障した場合は、その配下のメ
インメモリで重要なデータは、外部記憶装置にも格納さ
れているので記憶制御装置が回復した時点で、外部記憶
装置からメインメモリへ入力される。又、外部記憶装置
は、入力／出力制御装置からの動作命令，格納データ等
がすべて正常に入力されたのち、動作が起動される為、
入力／出力制御装置が途中で故障してもデータが保証さ
れる。この外部記憶装置にも、前述した様に半導体によ
る大規模記憶装置が、その高速性をメリットに電子ディ
スクと呼ばれる装置が提供されるようになった。
上述した従来の記憶装置は、メインメモリの場合、記
憶制御装置が故障して回復した時に、外部記憶装置から
データを復帰させる為、近年容量の大きくなってきたメ
インメモリの場合、復帰に時間がかかるという欠点があ
る。
憶制御装置が故障して回復した時に、外部記憶装置から
データを復帰させる為、近年容量の大きくなってきたメ
インメモリの場合、復帰に時間がかかるという欠点があ
る。
又、半導体による大規模外部記憶装置は、その高速性
のメリットを生かす為に、磁気ディスクのように、動作
命令・テータ等がすべて正常だと判断してから動作する
方法は使用が非常に困難な為、メインメモリと同等の扱
いをして、復帰に時間がかかるという欠点がある。
のメリットを生かす為に、磁気ディスクのように、動作
命令・テータ等がすべて正常だと判断してから動作する
方法は使用が非常に困難な為、メインメモリと同等の扱
いをして、復帰に時間がかかるという欠点がある。
本発明の記憶装置のデータ保全装置は、外部制御装置
により、データの書込み及び読出し動作する記憶装置に
おいて、外部制御装置の入力信号状態により外部制御装
置の異常をチェックする正常性チェック手段と、外部制
御装置がデータの書き換え動作中かどうかのモニタをす
るモニタ手段と、前記正常性チェック手段からの異常信
号を入力し、異常へ移行した時点で前記モニタ手段から
の動作中信号が入力されていればエラー信号を発生する
エラー検出手段と、前記エラー検出手段からのエラー信
号により、動作中の命令内容を保持する保持手段と、前
記正常性チェック手段からの異常信号により外部制御装
置とのインターフェースを外部制御装置からの再接続命
令以外は受け付けないように切り離し、外部制御装置が
正常となり、再接続命令が入力されたときのみに、イン
ターフェースを再接続することにより、外部制御装置の
故障時に、外部制御装置からの入力信号が正常な状態で
ある命令を出しても、再接続命令が入力されるまでいか
なる動作も行なわないことにより、データ破壊個所以外
のデータの内容を保証する、インターフェース・ロック
手段とを有している。
により、データの書込み及び読出し動作する記憶装置に
おいて、外部制御装置の入力信号状態により外部制御装
置の異常をチェックする正常性チェック手段と、外部制
御装置がデータの書き換え動作中かどうかのモニタをす
るモニタ手段と、前記正常性チェック手段からの異常信
号を入力し、異常へ移行した時点で前記モニタ手段から
の動作中信号が入力されていればエラー信号を発生する
エラー検出手段と、前記エラー検出手段からのエラー信
号により、動作中の命令内容を保持する保持手段と、前
記正常性チェック手段からの異常信号により外部制御装
置とのインターフェースを外部制御装置からの再接続命
令以外は受け付けないように切り離し、外部制御装置が
正常となり、再接続命令が入力されたときのみに、イン
ターフェースを再接続することにより、外部制御装置の
故障時に、外部制御装置からの入力信号が正常な状態で
ある命令を出しても、再接続命令が入力されるまでいか
なる動作も行なわないことにより、データ破壊個所以外
のデータの内容を保証する、インターフェース・ロック
手段とを有している。
〔実施例〕 次に、本発明について図面を参照して詳細に説明す
る。
る。
第１図は本発明の一実施例を示す。第１図において、
本実施例は記憶装置のデータ保全方式で、外部制御装置
（図示せず）状態信号１を入力し、外部制御装置の異常
をチェックする外部正常性チェック回路２と、インタフ
ェース信号14を入力する通常動作制御回路15とを有して
いる。このチェック回路２は外部制御装置に異常がある
場合に外部異常信号３をエラー検出回路５およびインタ
フェースロック回路６に供給する。インタフェースロッ
ク回路６では外部異常時にはインタフェースロック信号
13をオン状態にし、後述する通常動作制御回路15からの
ロック解除信号12が入力され、外部異常信号３が解除さ
れていれば、インタフェースロック信号13をオフ状態に
する。一方通常動作制御回路15はインタフェース信号14
を入力して、インタフェースロック信号13がオフであれ
ば、動作起動信号11を出力し、データ書換時にはデータ
書換モニタセット信号16をデータ書換動作モニタ回路７
に出力し、インタフェースロック信号13がオンであって
も、インタフェース信号14がロック解除命令を示してい
る場合には、ロック解除信号12を出力し、動作中の命令
内容８を出力する。データ書換動作モニタ回路７は通常
動作制御回路15からのデータ書換モニタセット信号16に
よりセットされ、書換動作終了時刻まで、書換中信号４
をエラー検出回路５に出力する。エラー検出回路５は書
換中信号４の入力中に、前記外部異常信号３を入力する
と、エラー信号９をエラー情報保持回路10に出力する。
エラー情報保持回路10はエラー信号９が入力されると、
動作中の命令内容８すなわちどの部分のデータを書き換
え中なのかを保持するように構成されている。
本実施例は記憶装置のデータ保全方式で、外部制御装置
（図示せず）状態信号１を入力し、外部制御装置の異常
をチェックする外部正常性チェック回路２と、インタフ
ェース信号14を入力する通常動作制御回路15とを有して
いる。このチェック回路２は外部制御装置に異常がある
場合に外部異常信号３をエラー検出回路５およびインタ
フェースロック回路６に供給する。インタフェースロッ
ク回路６では外部異常時にはインタフェースロック信号
13をオン状態にし、後述する通常動作制御回路15からの
ロック解除信号12が入力され、外部異常信号３が解除さ
れていれば、インタフェースロック信号13をオフ状態に
する。一方通常動作制御回路15はインタフェース信号14
を入力して、インタフェースロック信号13がオフであれ
ば、動作起動信号11を出力し、データ書換時にはデータ
書換モニタセット信号16をデータ書換動作モニタ回路７
に出力し、インタフェースロック信号13がオンであって
も、インタフェース信号14がロック解除命令を示してい
る場合には、ロック解除信号12を出力し、動作中の命令
内容８を出力する。データ書換動作モニタ回路７は通常
動作制御回路15からのデータ書換モニタセット信号16に
よりセットされ、書換動作終了時刻まで、書換中信号４
をエラー検出回路５に出力する。エラー検出回路５は書
換中信号４の入力中に、前記外部異常信号３を入力する
と、エラー信号９をエラー情報保持回路10に出力する。
エラー情報保持回路10はエラー信号９が入力されると、
動作中の命令内容８すなわちどの部分のデータを書き換
え中なのかを保持するように構成されている。
第２図〜第５図のタイムチャートを参照して本実施例
の動作を説明する。第２図において、今外部制御装置状
態信号１が正常を示していると、外部正常性チェック回
路２は、外部異常信号３を“0"に保っている、この信号
を入力しているインタフェースロック回路６は、インタ
フェースロック信号13をやはり“0"に保っている、従っ
て通常動作制御回路15は、インタフェース信号14を入力
するとそれに基づいた動作起動信号11を出力し、更に、
この動作がデータ書換動作であれば、データ書換モニタ
セット信号16を出力する。この時、動作中命令内容８も
出力している。データ書換動作モニタ回路７は、モニタ
セット信号16を入力後書換動作の終了まで、書換中信号
を“1"に保つ。通常はこの様に動作するが、外部制御装
置に何らかの異常があった場合を第３図を参照して説明
する。第３図において、外部制御装置状態信号１が異常
を示しているとき、外部正常性チェック回路２は、外部
異常信号３を“1"の状態にする。この信号により、イン
タフェースロック回路６は、インタフェースロック信号
13を“1"に保持する。この時、通常動作制御回路15にイ
ンタフェース信号14を入力しても、インタフェースの内
容がロック解除命令以外であれば、ロック信号13が“1"
である為、制御回路15の出力信号、動作起動信号11,デ
ータ書換モニタセット信号16,ロック解除信号12および
動作中命令内容８はすべて“0"のままであり、なんら動
作を行わない。
の動作を説明する。第２図において、今外部制御装置状
態信号１が正常を示していると、外部正常性チェック回
路２は、外部異常信号３を“0"に保っている、この信号
を入力しているインタフェースロック回路６は、インタ
フェースロック信号13をやはり“0"に保っている、従っ
て通常動作制御回路15は、インタフェース信号14を入力
するとそれに基づいた動作起動信号11を出力し、更に、
この動作がデータ書換動作であれば、データ書換モニタ
セット信号16を出力する。この時、動作中命令内容８も
出力している。データ書換動作モニタ回路７は、モニタ
セット信号16を入力後書換動作の終了まで、書換中信号
を“1"に保つ。通常はこの様に動作するが、外部制御装
置に何らかの異常があった場合を第３図を参照して説明
する。第３図において、外部制御装置状態信号１が異常
を示しているとき、外部正常性チェック回路２は、外部
異常信号３を“1"の状態にする。この信号により、イン
タフェースロック回路６は、インタフェースロック信号
13を“1"に保持する。この時、通常動作制御回路15にイ
ンタフェース信号14を入力しても、インタフェースの内
容がロック解除命令以外であれば、ロック信号13が“1"
である為、制御回路15の出力信号、動作起動信号11,デ
ータ書換モニタセット信号16,ロック解除信号12および
動作中命令内容８はすべて“0"のままであり、なんら動
作を行わない。
次に、動作途中で外部制御装置の状態が変化する場合
を第４図を参照して説明する。第４図において、第２図
の場合と同様の動作で通常動作を開始するが、動作途中
で外部制御装置状態信号１が正常から異常へ移行する
と、外部正常性チェック回路２は、外部異常信号３を
“0"→“1"へ移行させることにより、インタフェースロ
ック回路６も、インタフェースロック信号13も“0"→
“1"へ移行し、以後のインタフェース信号を受けつけな
くする。また、前記外部異常信号３の“0"→“1"へ移行
を起動として、エラー検出回路５は、現在データの書換
中であることを、書換中信号４により検出して、エラー
信号９を出力する（データ書換中に外部制御装置が異常
となった時その書換用データが保証されない為エラーと
なる）、このエラー信号９により、エラー情報保持回路
10は、動作中命令内容８を保持する。このことにより、
本実施例では、誤動作の可能性のある動作状態（主にア
ドレス）を、外部制御装置が正常に戻った時に、知るこ
とにより、それ以外の部分の正常性を保証し、該当部分
の訂正のみにより、再び通常動作に戻す事ができる。
を第４図を参照して説明する。第４図において、第２図
の場合と同様の動作で通常動作を開始するが、動作途中
で外部制御装置状態信号１が正常から異常へ移行する
と、外部正常性チェック回路２は、外部異常信号３を
“0"→“1"へ移行させることにより、インタフェースロ
ック回路６も、インタフェースロック信号13も“0"→
“1"へ移行し、以後のインタフェース信号を受けつけな
くする。また、前記外部異常信号３の“0"→“1"へ移行
を起動として、エラー検出回路５は、現在データの書換
中であることを、書換中信号４により検出して、エラー
信号９を出力する（データ書換中に外部制御装置が異常
となった時その書換用データが保証されない為エラーと
なる）、このエラー信号９により、エラー情報保持回路
10は、動作中命令内容８を保持する。このことにより、
本実施例では、誤動作の可能性のある動作状態（主にア
ドレス）を、外部制御装置が正常に戻った時に、知るこ
とにより、それ以外の部分の正常性を保証し、該当部分
の訂正のみにより、再び通常動作に戻す事ができる。
外部制御装置が、一旦異常となり正常に戻った後に、
インタフェースはロック状態のままであるので、それを
解除する動作を第５図で説明する。インタフェース信号
14が、通常動作制御回路15へ入力されると、インタフェ
ースロック信号13が“1"であるが、インタフェース信号
の内容がロック解除である為、制御回路15はロック解除
信号12を出力する、これにより、インタフェースロック
回路６は、インタフェースロック信号13を“1"→“0"へ
と戻し、通常動作が可能となる。
インタフェースはロック状態のままであるので、それを
解除する動作を第５図で説明する。インタフェース信号
14が、通常動作制御回路15へ入力されると、インタフェ
ースロック信号13が“1"であるが、インタフェース信号
の内容がロック解除である為、制御回路15はロック解除
信号12を出力する、これにより、インタフェースロック
回路６は、インタフェースロック信号13を“1"→“0"へ
と戻し、通常動作が可能となる。
本発明は、以上説明したように、外部制御装置の状態
を常に観測することにより、外部装置の異常時には外部
インタフェースを遮断し、誤動作をする疑いのある動作
の内容を保持することにより、外部制御装置が復旧した
時に、データの内容を最大限に保証できるという効果が
ある。
を常に観測することにより、外部装置の異常時には外部
インタフェースを遮断し、誤動作をする疑いのある動作
の内容を保持することにより、外部制御装置が復旧した
時に、データの内容を最大限に保証できるという効果が
ある。
第１図は本発明の一実施例を示すブロック図、第２図乃
至第５図は本実施例におけるタイムチャートを示す図で
ある。 １……外部制御装置状態信号、２……外部正常性チェッ
ク回路、３……外部異常信号、４……書換中信号、５…
…エラー検出回路、６……インタフェースロック回路、
７……データ書換動作モニタ回路、８……動作中命令内
容、９……エラー信号、10……エラー情報保持回路、11
……動作起動信号、12……ロック解除信号、13……イン
タフェースロック信号、14……インタフェース信号、15
……通常動作制御回路、16……データ書換モニタセット
信号。
至第５図は本実施例におけるタイムチャートを示す図で
ある。 １……外部制御装置状態信号、２……外部正常性チェッ
ク回路、３……外部異常信号、４……書換中信号、５…
…エラー検出回路、６……インタフェースロック回路、
７……データ書換動作モニタ回路、８……動作中命令内
容、９……エラー信号、10……エラー情報保持回路、11
……動作起動信号、12……ロック解除信号、13……イン
タフェースロック信号、14……インタフェース信号、15
……通常動作制御回路、16……データ書換モニタセット
信号。
Claims (1)
- 【請求項１】外部制御装置により、データの書込み及び
読出し動作する記憶装置において、外部制御装置の入力
信号状態により外部制御装置の異常をチェックする正常
性チェック手段と、外部制御装置がデータの書き換え動
作中かどうかのモニタをするモニタ手段と、前記正常性
チェック手段からの異常信号を入力し、異常へ移行した
時点で前記モニタ手段からの動作中信号が入力されてい
ればエラー信号を発生するエラー検出手段と、前記エラ
ー検出手段からのエラー信号により、動作中の命令内容
を保持する保持手段と、前記正常性チェック手段からの
異常信号により外部制御装置とのインターフェースを外
部制御装置からの再接続命令以外は受け付けないように
切り離し、外部制御装置が正常となり、再接続命令が入
力されたときのみに、インターフェースを再接続するこ
とにより、外部制御装置の故障時に、外部制御装置から
の入力信号が正常な状態を示していても、再接続命令が
入力されるまでいかなる動作も行なわないことにより、
データ破壊個所以外のデータの内容を保証する、インタ
ーフェース・ロック手段とにより構成されることを特徴
とする記憶装置のデータ保全装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195254A JPH0831063B2 (ja) | 1985-09-03 | 1985-09-03 | 記憶装置のデータ保全装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195254A JPH0831063B2 (ja) | 1985-09-03 | 1985-09-03 | 記憶装置のデータ保全装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6255745A JPS6255745A (ja) | 1987-03-11 |
| JPH0831063B2 true JPH0831063B2 (ja) | 1996-03-27 |
Family
ID=16338072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60195254A Expired - Fee Related JPH0831063B2 (ja) | 1985-09-03 | 1985-09-03 | 記憶装置のデータ保全装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831063B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2534918Y2 (ja) * | 1991-12-27 | 1997-05-07 | 新明和工業株式会社 | 油圧シリンダのチェックボール制御ロッド |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144833A (ja) * | 1984-01-06 | 1985-07-31 | Nec Corp | デ−タ記憶処理装置 |
-
1985
- 1985-09-03 JP JP60195254A patent/JPH0831063B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6255745A (ja) | 1987-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100848254B1 (ko) | 메모리 모듈의 셀프-테스트 및 복구를 위한 시스템 및 방법 | |
| JP2004038290A (ja) | 情報処理システムおよび同システムで用いられるディスク制御方法 | |
| JPS6159531A (ja) | マイクロプログラムロ−ド装置 | |
| JPH0831063B2 (ja) | 記憶装置のデータ保全装置 | |
| JPS6079447A (ja) | キヤツシユ付デイスクサブシステム | |
| JPH11119876A (ja) | バックアップ機能を有する記憶回路及び情報処理装置 | |
| JPS62113250A (ja) | デ−タ記憶装置 | |
| JP2713317B2 (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JPH0934805A (ja) | 半導体ディスク装置 | |
| JP3311776B2 (ja) | ディスクサブシステムにおけるデータ転送チェック方式 | |
| JPH01102658A (ja) | ファイル書込みバックアップ方式 | |
| EP4552008A1 (en) | Data erasure system | |
| JPH05324487A (ja) | メモリ制御システム | |
| JP4009401B2 (ja) | ディスク制御装置及びプログラムを記録した記録媒体 | |
| JPH0264726A (ja) | 外部メモリ装置を接続する情報処理装置 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| CN113724761A (zh) | 一种控制芯片、外部存储器可靠存储系统及方法 | |
| JPH03176710A (ja) | 情報処理装置の初期化制御方式 | |
| JPH01161560A (ja) | Ｉ／ｏ機器制御装置 | |
| JPH03205690A (ja) | メモリアクセス制御装置 | |
| JPH04167157A (ja) | メモリカード制御方式 | |
| JPS589201A (ja) | 磁気デイスク記憶装置の記録保護方法 | |
| JPS6127793B2 (ja) | ||
| JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
| JPS62254251A (ja) | 不揮発性記憶装置の制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |