JPH0831426B2 - 不純物の導入方法 - Google Patents
不純物の導入方法Info
- Publication number
- JPH0831426B2 JPH0831426B2 JP59105741A JP10574184A JPH0831426B2 JP H0831426 B2 JPH0831426 B2 JP H0831426B2 JP 59105741 A JP59105741 A JP 59105741A JP 10574184 A JP10574184 A JP 10574184A JP H0831426 B2 JPH0831426 B2 JP H0831426B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- compound semiconductor
- gaas
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/174—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being Group III-V material
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は半導体材料への不純物の導入方法に関す
る。
る。
（従来技術とその問題点） III−Ｖ族化合物に代表される化合物半導体へ不純物
を導入する技術を再現性と制御性に優れたものにするこ
とは一般に困難である。何故ならばGaAs結晶等の化合物
半導体はイオン注入等により結晶中に損傷等が発生しや
すく、イオン注入後熱処理においても表面熱分解等が生
じ易いためである。
を導入する技術を再現性と制御性に優れたものにするこ
とは一般に困難である。何故ならばGaAs結晶等の化合物
半導体はイオン注入等により結晶中に損傷等が発生しや
すく、イオン注入後熱処理においても表面熱分解等が生
じ易いためである。
イオン注入後の熱処理は通常半導体結晶表面より注入
後、該表面に気相成長（CVD:Chemical Vapor Depositio
n）法等によりSiO2，Si3N4，Al2O3膜等を付着させ、化
合物半導体の熱分解により表面非化学量論的欠陥の発生
を極方おさえる方策がとられる。しかし、SiO2，Si
3N4，Al2O3等をCVD成長する場合にも化合物半導体結晶
を高温（300°〜700℃）にする必要があり、この際、表
面近くに化学量論的欠陥が発生する。
後、該表面に気相成長（CVD:Chemical Vapor Depositio
n）法等によりSiO2，Si3N4，Al2O3膜等を付着させ、化
合物半導体の熱分解により表面非化学量論的欠陥の発生
を極方おさえる方策がとられる。しかし、SiO2，Si
3N4，Al2O3等をCVD成長する場合にも化合物半導体結晶
を高温（300°〜700℃）にする必要があり、この際、表
面近くに化学量論的欠陥が発生する。
またこれらSiO2，Si3N4あるいはAl2O3等の膜（以後阻
止膜と呼ぶ）と化合物半導体結晶との界面を制御するこ
とは極めて難かしい。特にGaAs等のイオン注入で通常行
なわれているように、GaAs表面を露出したままイオン注
入すると、注入層は〜1000Å内外なので表面エッチング
等を十分行なうことができず、前記阻止膜を表面に形成
しなければならないため阻止膜と化合物半導体結晶の界
面を制御することは困難である。
止膜と呼ぶ）と化合物半導体結晶との界面を制御するこ
とは極めて難かしい。特にGaAs等のイオン注入で通常行
なわれているように、GaAs表面を露出したままイオン注
入すると、注入層は〜1000Å内外なので表面エッチング
等を十分行なうことができず、前記阻止膜を表面に形成
しなければならないため阻止膜と化合物半導体結晶の界
面を制御することは困難である。
以上述べたこと等の原因のためにGaAs等へのイオン注
入およびその後の熱処理により不純物導入に関して再現
性の向上を果すことは極めて困難である。
入およびその後の熱処理により不純物導入に関して再現
性の向上を果すことは極めて困難である。
（発明の目的） 本発明は化合物半導体へイオン注入して不純物を導入
する場合に、前記問題点を除去し、再現性にすぐれ、し
かも不純物導入後のプロセス前での表面処理を極めて確
実かつ清浄に行うことのできる不純物導入方法を提供す
ることにある。
する場合に、前記問題点を除去し、再現性にすぐれ、し
かも不純物導入後のプロセス前での表面処理を極めて確
実かつ清浄に行うことのできる不純物導入方法を提供す
ることにある。
（発明の構成） 上記目的を達成するために、本発明は、不純物を導入
すべき化合物半導体の表面上に前記不純物の溶解度が前
記化合物半導体に対するよりも小さい結晶層をエピタキ
シャル成長する工程と、前記エピタキシャル成長した前
記結晶層中に前記不純物を導入する工程と、熱処理を加
えることにより前記不純物を前記化合物半導体に移動、
活性化する工程と、更に、前記化合物半導体上に形成し
た前記エピタキシャル成長した前記結晶層を除去する工
程とを含むようにしたものである。
すべき化合物半導体の表面上に前記不純物の溶解度が前
記化合物半導体に対するよりも小さい結晶層をエピタキ
シャル成長する工程と、前記エピタキシャル成長した前
記結晶層中に前記不純物を導入する工程と、熱処理を加
えることにより前記不純物を前記化合物半導体に移動、
活性化する工程と、更に、前記化合物半導体上に形成し
た前記エピタキシャル成長した前記結晶層を除去する工
程とを含むようにしたものである。
（実施例） 以下、本発明をGaAsへのZnのイオン注入による不純物
導入の場合について実施例をもとに詳細に説明する。
導入の場合について実施例をもとに詳細に説明する。
第１図より第４図は本発明の一実施例を工程順に説明
する断面図で、第１図は不純物を導入しようとする化合
物半導体単結晶としてGaAsウエーハ11、その表面にあら
かじめ異種半導体層AlGaAs薄膜12を適当な方法、例えば
MOCVD法あるいはMBE法でエピタキシャル成長した断面を
示してある。
する断面図で、第１図は不純物を導入しようとする化合
物半導体単結晶としてGaAsウエーハ11、その表面にあら
かじめ異種半導体層AlGaAs薄膜12を適当な方法、例えば
MOCVD法あるいはMBE法でエピタキシャル成長した断面を
示してある。
この後、第２図に示すようにイオン注入層21を設け
る。イオン注入種としてはZnを用い60KeVの加速でイオ
ン注入量Nsとして１×1013cm-2を導入した例を示す。Al
GaAs層12の厚みを実施例では200Åとしたので、イオン
注入層の厚みはAlGaAs層12の厚さとほぼ同等か、若干浅
い厚さである。なお実施例におけるAlGaAs層12のAlとGa
の組成比は0.5:0.5であり、導入不純物Znの溶解度がGaA
sのZnの溶解度よりも小さくなっている。
る。イオン注入種としてはZnを用い60KeVの加速でイオ
ン注入量Nsとして１×1013cm-2を導入した例を示す。Al
GaAs層12の厚みを実施例では200Åとしたので、イオン
注入層の厚みはAlGaAs層12の厚さとほぼ同等か、若干浅
い厚さである。なお実施例におけるAlGaAs層12のAlとGa
の組成比は0.5:0.5であり、導入不純物Znの溶解度がGaA
sのZnの溶解度よりも小さくなっている。
その後酸素分圧約1mmHg前後の真空チェンバ内でAlGaA
s層12の表面をプラズマ酸化する。こうすることによりA
lGaAs層12は表面から酸化されAl2O3に近い組成をもった
絶縁層121が第３図に示す如く形成される。プラズマ酸
化時間が１分程度の場合、絶縁層12の厚みは高々50Å程
であり、酸化層121の下には結晶性AlGaAs層122が残って
いるが、本発明においてはAlGaAs122の存在の有無は本
質的な問題ではない。何故ならばAl0.5Ga0.5AsではZnの
溶解度がGaAsに較べきわめて低いため被不純物導入半導
体であるGaAs中で熱処理後のZn濃度に影響を与えないた
めと考えられる。また、イオン注入は酸化工程のあとに
行なっても目的とする良好な不純物導入の制御を乱すも
のではない。AlGaAs層12の酸化処理の後、実施例におい
てはこの後AlGaAs層12上に第４図の断面に示すようにSi
3N4層31を気相成長法で2000Å厚で形成後、800℃で20分
の熱処理を加えた。
s層12の表面をプラズマ酸化する。こうすることによりA
lGaAs層12は表面から酸化されAl2O3に近い組成をもった
絶縁層121が第３図に示す如く形成される。プラズマ酸
化時間が１分程度の場合、絶縁層12の厚みは高々50Å程
であり、酸化層121の下には結晶性AlGaAs層122が残って
いるが、本発明においてはAlGaAs122の存在の有無は本
質的な問題ではない。何故ならばAl0.5Ga0.5AsではZnの
溶解度がGaAsに較べきわめて低いため被不純物導入半導
体であるGaAs中で熱処理後のZn濃度に影響を与えないた
めと考えられる。また、イオン注入は酸化工程のあとに
行なっても目的とする良好な不純物導入の制御を乱すも
のではない。AlGaAs層12の酸化処理の後、実施例におい
てはこの後AlGaAs層12上に第４図の断面に示すようにSi
3N4層31を気相成長法で2000Å厚で形成後、800℃で20分
の熱処理を加えた。
熱処理後におけるAlGaAs122側でのアクセプタ濃度は
〜８×1017cm-3であるのに対し、GaAsウエーハ11側では
1.2×１1019cm-3となっている。
〜８×1017cm-3であるのに対し、GaAsウエーハ11側では
1.2×１1019cm-3となっている。
熱処理後にこのようなアクセプタ濃度分布となること
は次のように定性的に説明できる。まずZnイオン注入量
Ns＝１×1013cm-2はAlGaAs層12におけるZnの溶解度（熱
処理温度800℃での）を約１桁以上越えるものである。
従って、800℃の熱処理を加えた時、注入されたZnはAlG
aAs層12から急速に排除される如く活性化する。Znの拡
散はSi3N4膜31中では極めて生じ難く、必然的にGaAs11
中にZnは排除される。この熱処理によりAlGaAs層122中
にZnは多量に取り込れることなくGaAs11中での高濃度の
Zn拡散層41を与えると考えることができる。高濃度Zn拡
散層41の厚さは実施例に示した800℃20分の熱処理では
厚さ1000ÅのZn導入層41が再現性良く得られた。
は次のように定性的に説明できる。まずZnイオン注入量
Ns＝１×1013cm-2はAlGaAs層12におけるZnの溶解度（熱
処理温度800℃での）を約１桁以上越えるものである。
従って、800℃の熱処理を加えた時、注入されたZnはAlG
aAs層12から急速に排除される如く活性化する。Znの拡
散はSi3N4膜31中では極めて生じ難く、必然的にGaAs11
中にZnは排除される。この熱処理によりAlGaAs層122中
にZnは多量に取り込れることなくGaAs11中での高濃度の
Zn拡散層41を与えると考えることができる。高濃度Zn拡
散層41の厚さは実施例に示した800℃20分の熱処理では
厚さ1000ÅのZn導入層41が再現性良く得られた。
以上述べた如くAlGaAs層12の厚さは1000Åまでの実験
内でほとんど結果を変えるものではない。
内でほとんど結果を変えるものではない。
この良好な再現性はZnの拡散にとって関与する界面が
GaAs11とAlGaAs12のヘテロ半導体接合界面であり、良好
な結晶学的つながりをもった界面であること、さらにSi
3N4膜31を付着する表面が半導体ではなくAl2O3的な絶縁
膜121であり、このSi3N4膜31と絶縁膜121界面も半導体
層上にSi3N4膜31をつけた場合に見られる自然酸化層の
ような界面を含まないため、安定に制御性良く形成され
るためと考えられる。熱処理時間を長くとるならばGaAs
11中のZn高濃度層41の濃度は低下しかつ、その厚さは増
加することは定性的考察によっても容易に理解できると
おりである。このように熱処理時間と温度の設定により
再現性良くGaAs11中にZn不純物導入層41が得られる。
GaAs11とAlGaAs12のヘテロ半導体接合界面であり、良好
な結晶学的つながりをもった界面であること、さらにSi
3N4膜31を付着する表面が半導体ではなくAl2O3的な絶縁
膜121であり、このSi3N4膜31と絶縁膜121界面も半導体
層上にSi3N4膜31をつけた場合に見られる自然酸化層の
ような界面を含まないため、安定に制御性良く形成され
るためと考えられる。熱処理時間を長くとるならばGaAs
11中のZn高濃度層41の濃度は低下しかつ、その厚さは増
加することは定性的考察によっても容易に理解できると
おりである。このように熱処理時間と温度の設定により
再現性良くGaAs11中にZn不純物導入層41が得られる。
従来技術でGaAs中にZnをイオン注入して熱処理する場
合にはZnをイオン注入後にその注入表面にSiO2膜や、Si
3N4膜を付着しGaAs表面の熱分解を防止し、かつ、Znの
外部への飛散を防ぎ、SiO2膜の場合800℃、Si3N4膜の場
合〜850℃で約20分程度熱処理を行なっている。
合にはZnをイオン注入後にその注入表面にSiO2膜や、Si
3N4膜を付着しGaAs表面の熱分解を防止し、かつ、Znの
外部への飛散を防ぎ、SiO2膜の場合800℃、Si3N4膜の場
合〜850℃で約20分程度熱処理を行なっている。
この場合、熱処理後のZn注入層で活性化したZnアクセ
プター濃度およびその分布は活性化率が低い、あるいは
低濃度不純物濃度ティルを生じる等の現象が見られ、か
つその再現性にも欠けることが問題であった。
プター濃度およびその分布は活性化率が低い、あるいは
低濃度不純物濃度ティルを生じる等の現象が見られ、か
つその再現性にも欠けることが問題であった。
しかるに本発明の方法によると極めて安定した再現性
に優れた不純物注入が達成できる。
に優れた不純物注入が達成できる。
なお、前記した如く、AlGaAs12上に付着する膜31とし
ては熱処理時に母体構成元素を多量に溶融するまたは透
過するものではならないが、前記した如くSi3N4膜等を
用いれば十分である。なぜなら、Si3N4膜は前記した如
く、850℃程度の熱処理では母体元素との何らかの反応
を生じるが、800℃程度以下の比較的低い温度で本発明
の不純物導入は達成されるので変質は問題とならないか
らである。
ては熱処理時に母体構成元素を多量に溶融するまたは透
過するものではならないが、前記した如くSi3N4膜等を
用いれば十分である。なぜなら、Si3N4膜は前記した如
く、850℃程度の熱処理では母体元素との何らかの反応
を生じるが、800℃程度以下の比較的低い温度で本発明
の不純物導入は達成されるので変質は問題とならないか
らである。
また、従来技術では不純物を導入使用する表面を露出
してイオン注入するために、表面にハイドロ・カーボン
等の付着が見られ、この表面に熱処理時にはSi3N4膜等
を付着して活性化を行なうため、GaAs表面近傍層すなわ
ちイオン注入層自身の不純物汚染を管理することが極め
てむずかしかった。
してイオン注入するために、表面にハイドロ・カーボン
等の付着が見られ、この表面に熱処理時にはSi3N4膜等
を付着して活性化を行なうため、GaAs表面近傍層すなわ
ちイオン注入層自身の不純物汚染を管理することが極め
てむずかしかった。
しかるに本発明の不純物導入法においては、イオン注
入、熱処理後に実施例にて示すならばHFによりSi3N4膜2
1、引続いてAlGaAs層12を取り除くと、GaAs11表面にて
自動的にHFによるエッチングは停止し、清浄な表面が露
出する。即ち、次のプロセスに引きつがれる不純物Znの
導入されたGaAs表面は極めて清浄度の高いものとなり、
素子化プロセスの安定度を増し、素子の製作歩留りの向
上、出来上がった素子の信頼性も高いものとなる。
入、熱処理後に実施例にて示すならばHFによりSi3N4膜2
1、引続いてAlGaAs層12を取り除くと、GaAs11表面にて
自動的にHFによるエッチングは停止し、清浄な表面が露
出する。即ち、次のプロセスに引きつがれる不純物Znの
導入されたGaAs表面は極めて清浄度の高いものとなり、
素子化プロセスの安定度を増し、素子の製作歩留りの向
上、出来上がった素子の信頼性も高いものとなる。
以上、本発明をGaAsへZnを導入する場合について詳細
に述べたが、この発明は他の化合物半導体例えばInP格
子整合のとれたInGaAs混晶などについても、ZnやCdを導
入したり（この場合AlGaAsに代りInPやInAlAsを用いる
とよい。）する場合にも適用できるので、要は被不純物
導入しようとする化合物半導体上にエピタキシャルに成
長した結晶層を作り、かつ導入不純物の溶解度が前者に
較べ後者結晶層で小さいような組み合せが得られるもの
ならば、あらゆる化合物半導体への不純物導入技術とし
て用いることができる。また、不純物についても限定さ
れるものでないことは明らかである。
に述べたが、この発明は他の化合物半導体例えばInP格
子整合のとれたInGaAs混晶などについても、ZnやCdを導
入したり（この場合AlGaAsに代りInPやInAlAsを用いる
とよい。）する場合にも適用できるので、要は被不純物
導入しようとする化合物半導体上にエピタキシャルに成
長した結晶層を作り、かつ導入不純物の溶解度が前者に
較べ後者結晶層で小さいような組み合せが得られるもの
ならば、あらゆる化合物半導体への不純物導入技術とし
て用いることができる。また、不純物についても限定さ
れるものでないことは明らかである。
また表面酸化の方法としては実施例ではプラズマ酸化
法を用いたが、酸化法について限定するものではない。
法を用いたが、酸化法について限定するものではない。
またエピタキシャル層表面を酸化し、熱処理用保護を
形成してからイオン注入法で不純物を導入してもよい。
形成してからイオン注入法で不純物を導入してもよい。
（発明の効果） 本発明によるならばIII−Ｖ化合物半導体への不純物
導入層の再現性の高い製作はもとより、イオン注入およ
び熱処理等の活性化段階で終了する不純物導入後のプロ
セス前での表面処理をも極めて確実にしかも清浄に行な
うことが可能となる。本発明の不純物導入方法を用いる
ことにより、デバイス・プロセスの安定化、出来上った
デバイスの信頼性に関して著しい向上をもたらす。
導入層の再現性の高い製作はもとより、イオン注入およ
び熱処理等の活性化段階で終了する不純物導入後のプロ
セス前での表面処理をも極めて確実にしかも清浄に行な
うことが可能となる。本発明の不純物導入方法を用いる
ことにより、デバイス・プロセスの安定化、出来上った
デバイスの信頼性に関して著しい向上をもたらす。
第１図、第２図、第３図および第４図は本発明による不
純物の導入方法の一実施例を工程順に説明するための断
面図である。 11……GaAs 12……Al0.5Ga0.5As層 21……Ｚイオン注入層 121……Al0.5Ga0.5As12の酸化絶縁膜層 122……酸化絶縁後に残ったAl0.5Ga0.5As層 41……Zn不純物導入層。
純物の導入方法の一実施例を工程順に説明するための断
面図である。 11……GaAs 12……Al0.5Ga0.5As層 21……Ｚイオン注入層 121……Al0.5Ga0.5As12の酸化絶縁膜層 122……酸化絶縁後に残ったAl0.5Ga0.5As層 41……Zn不純物導入層。
フロントページの続き (56)参考文献 特開 昭57−21824（ＪＰ，Ａ) 特開 昭57−113233（ＪＰ，Ａ) 特開 昭52−72164（ＪＰ，Ａ) 特開 昭52−150962（ＪＰ，Ａ) 特開 昭59−149023（ＪＰ，Ａ) 特開 昭53−74360（ＪＰ，Ａ) 特公 昭50−9158（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】不純物を導入すべき化合物半導体の表面上
に前記不純物の溶解度が前記化合物半導体に対するより
も小さい結晶層をエピタキシャル成長する工程と、前記
エピタキシャル成長した前記結晶層中に前記不純物を導
入する工程と、熱処理を加えることにより前記不純物を
前記化合物半導体に移動、活性化する工程と、更に、前
記化合物半導体上に形成した前記エピタキシャル成長し
た前記結晶層を除去する工程とを含むことを特徴とする
不純物の導入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105741A JPH0831426B2 (ja) | 1984-05-25 | 1984-05-25 | 不純物の導入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105741A JPH0831426B2 (ja) | 1984-05-25 | 1984-05-25 | 不純物の導入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250622A JPS60250622A (ja) | 1985-12-11 |
| JPH0831426B2 true JPH0831426B2 (ja) | 1996-03-27 |
Family
ID=14415690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105741A Expired - Lifetime JPH0831426B2 (ja) | 1984-05-25 | 1984-05-25 | 不純物の導入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831426B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721824A (en) * | 1980-07-14 | 1982-02-04 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS57113233A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1984
- 1984-05-25 JP JP59105741A patent/JPH0831426B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60250622A (ja) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0365875B1 (en) | Capped anneal | |
| Cho et al. | GaAs planar technology by molecular beam epitaxy (MBE) | |
| US5948161A (en) | Method of fabricating a semiconductor device and method of cleaning a crystalline semiconductor surface | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| EP0908933B1 (en) | Process for bonding crystalline substrates with different crystal lattices | |
| US4960728A (en) | Homogenization anneal of II-VI compounds | |
| US5275687A (en) | Process for removing surface contaminants from III-V semiconductors | |
| US4948751A (en) | Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor | |
| EP0215436B1 (en) | Method of growth of thin film layer for use in a composite semiconductor | |
| JPH0831426B2 (ja) | 不純物の導入方法 | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JPH0774109A (ja) | 化合物半導体基板および半導体基板の再利用法 | |
| JP2735190B2 (ja) | 分子線エピタキシヤル成長方法及び成長装置 | |
| JPH0632699A (ja) | 半絶縁性ＩｎＰ単結晶の製造方法 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| US8304323B2 (en) | Semiconductor element manufacturing method | |
| CA2057123C (en) | Semiconductor device and method of making it | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| JPS60145625A (ja) | 半導体装置の製造方法 | |
| JP2617485B2 (ja) | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 | |
| JP2689946B2 (ja) | 赤外線検出器の製造方法 | |
| JP2617486B2 (ja) | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 | |
| JPS62137821A (ja) | 半導体気相成長方法 |