JPH0831437B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0831437B2
JPH0831437B2 JP60122210A JP12221085A JPH0831437B2 JP H0831437 B2 JPH0831437 B2 JP H0831437B2 JP 60122210 A JP60122210 A JP 60122210A JP 12221085 A JP12221085 A JP 12221085A JP H0831437 B2 JPH0831437 B2 JP H0831437B2
Authority
JP
Japan
Prior art keywords
film
etching
reactive ion
photoresist
ion etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60122210A
Other languages
English (en)
Other versions
JPS61280620A (ja
Inventor
昭一 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60122210A priority Critical patent/JPH0831437B2/ja
Publication of JPS61280620A publication Critical patent/JPS61280620A/ja
Publication of JPH0831437B2 publication Critical patent/JPH0831437B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板上にアルミニウム(Al)膜もしく
はAl合金膜を形成し、フォトリソグラフィー技術を利用
してフォトレジストで所望のパターンを作った後、それ
をマスクとしてこの膜をエッチングする半導体装置の製
造方法の改良に関するものである。
〔従来の技術〕
この種の半導体装置の製法として従来第4図に示すよ
うに、半導体基板上に形成したAl膜3の上にフォトレジ
スト4を塗布し、所望するパターンのマスクと投影露光
装置を用いて焼き付けを行ない、現像後、そのフォトレ
ジストをマスクとしてリン酸(H3PO4)系のエッチング
液例えば、リン酸,酢酸,硝酸の混合液等に浸漬又はそ
のエッチング液を露状にして噴きつける等の方法でAl膜
をエッチングする方法が行なわれていた。
〔発明が解決しようとする問題点〕
然しながら上述した従来の液体によるエッチング(以
下ウェットエッチと呼ぶ)では第4図に示すように、表
面から内部に向かうエッチング、いわゆる縦方向のエッ
チングを行なおうとすると、同時に、横方向のエッチン
グも進んでしまう(以下サイドエッチと呼ぶ)。その
為、この種のエッチングを行なう場合は、所望するパタ
ーンにこのサイドエッチ量を見込んだパターニングをし
なければならず、すなわち、パターンの微細化の大きな
障害となっていた。尚、1は表面絶縁膜も含む半導体基
板である。これに対し近年開発された反応性イオンエッ
チングなどの高周波電圧(多くは13.56MHzが用いられて
いる)と反応性ガス(フレオンガスやハロゲンガス等が
用いられている)により、密閉容器内を低圧(1〜50P
a)にし、グロー放電を発生させるという、プラズマ放
電中でのガス反応を利用した物理的,化学的なエッチン
グ技術により、第5図に示すようなサイドエッチのない
エッチング形状が得られるようになっている。但し、こ
の反応性イオンエッチングも、プラズマ放電の活性イオ
ンによる衝撃効果を利用している為反応容器内壁がスパ
ッタされデバイスの重金属汚染と損傷が誘起されること
が知られている(秋季応用物理学会連合講演会予稿集7a
−H−10 1981)。又、プラズマ放電に直接さらされる
為紫外線,電子とX線による照射損傷を受けるという重
大な欠点もあった。特に、撮像素子のような電荷結合素
子においては、表面電荷に影響を及ぼし、歩留を著しく
低下させる原因となっていた。尚、第5図において第4
図と同じ機能のところは同一の符号で示している。
本発明は、上記欠点を解消してよりパターンの微細化
を推進させ半導体装置の高集積化を提供することを目的
とする。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板上にAl
膜もしくはAl合金膜を形成し、フォトリングラフィー技
術を利用して、フォトレジストで所望のパターンを作っ
た後、それをマスクにして反応性イオンエッチング技術
によりこの膜の厚さ方向の一部をエッチングする第1の
工程と、次にこの反応性イオンエッチング中に発生する
有機的付着物(Anisotropic Etching of Al−Si Films
1983 Dry Process Symposium,II−1,P14及びJpn.J.App
l.Phys.19:1405,1980)を除去する為の酸素(O2)ガス
プラズマなる第2の工程と、次に前述のフォトレジスト
をマスクとしてウェットエッチにより残りの膜をエッチ
ングするという3つの工程を有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図から第3図は、本発明の実施例の縦継面図であ
る。
シリコン基板1の表面に例えば水蒸気雰囲気中での高
温酸化(約1000℃)等によりシリコン酸化膜である保護
膜2を例えば約1μmの厚さで形成する。この保護膜2
の表面はAl膜3をスパッタ法(約300℃)等によって、
例えば約1μmの厚さで形成する。次にフォトレジスト
4を例えば約1.5μmの厚さになるように塗布する。そ
して第2図に示すように所定のパターンが形成されてい
るフォトマスクを用いて露光及び現像によりフォトレジ
スト4をパターニングし、このレジストパターンをマス
クにして、四塩化炭素(CCl4)や三塩化ホウ素(BCl3
などの反応性ガスと高周波電圧、例えば13.56MHzにより
低圧(1〜50Pa)の密閉容器内で反応性イオンエッチン
グを行なう。この反応性イオンエッチングにより除去す
るAl膜厚を、例えば0.7μmとすると、残りのAl膜厚は
0.3μmとなる。この残膜は少ない方が好ましいが反応
性イオンエッチング時の同一基板内及び基板間でのエッ
チレートのバラツキを考慮して決定すべきである。
このように反応イオンエッチングを中断した後、密閉
容器内の未反応の四塩化炭素(CCl4)や三塩化ホウ素
(BCl3)などのエッチングガス及び三塩化アルミ(AICI
3)反応生成物を真空ポンプで十分に排気する。この
時、密閉容器内の圧力が5×10-1Pa以下になるように十
分に排気することが重要である。
次に同一密閉容器内を低圧(1〜50Pa)にし酸素
(O2)ガスと高周波電圧、例えば13.56MHzにより前記反
応性イオンエッチング中に発生したレジストが主体とな
った有機的付着物を灰化除去する。この有機的付着物
は、非常に薄膜ではあるがリン酸(H3PO4)系のエッチ
ング液に対しては大きなマスク性を持つ為、もし、この
酸素(O2)ガスプラズマによる除去を怠るとエッチング
不足やエッチングむら等を生じてしまうのである。また
この酸素(O2)ガスプラズマはフォトレジストをも同時
にエッチングしてしまうが例えばRF、Power 200〜300W
処理時間5〜10分でレジストのエッチレートは0.1μm
以下と初期のフォトレジストの膜厚1.5μmから考えて
無視できる量であり、その後使用するエッチング液に対
するマスク性も十分確保できることは言うまでもない。
以上、Alの反応性イオンエッチングと有機的付着物の
除去という2つの工程を同一の密閉容器内で連続処理し
た後、エッチング装置より取り出し水洗する(これは、
レジストに付着した塩化物が大気中の水分と反応してで
きる塩酸(HCl)によりAl配線が腐食されるのを防止す
る為である)。その後リン酸(H3PO4)系のエッチング
液、例えばリン酸,酢酸,硝酸の混合液を加熱(約50
℃)し、霧状にして噴きつけ、残りのAl膜をエッチング
する(第3図)。
本実施例では、反応性イオンエッチングとウェットエ
ッチングを酸素(O2)ガスプラズマという工程を追加す
ることにより、両者の持つ利点を十分に出し形状も良い
しかも損傷もないエッチングを行なうことができる。
〔発明の効果〕
本発明においては、Al等の膜の一部を除いて反応性イ
オンエッチングによりエッチングし、残りをウェットエ
ッチングにより除去することにより、反応性イオンエッ
チングの持つエッチング形状の良さを維持しながら、最
後は、ウェットエッチを行なうことにより、基板に与え
る損傷がないエッチングが可能となるという効果があ
る。
また本発明ではAl膜を除去する、反応性イオンエッチ
ングと、次の酸素ガスプラズマを同一装置内で連続して
行なうことができる為、本発明を実施する為に新たに装
置を購入する必要はない。
さらに反応性イオンエッチング時の同一基板内及び基
板間でのエッチレートのバラツキを抑えることにより最
後のウェットエッチの比を小さくでき、反応性イオンエ
ッチングのみでエッチングしたとほぼ同じパターン寸法
を得ることができるのである。これによって高集積化及
び高速化を実現できる半導体装置を製造できる。
【図面の簡単な説明】
第1図から第3図は本発明の一実施例を工程順に示す断
面図である。第4図は従来のウェットエッチングを行な
った場合の断面図である。第5図は従来の反応性イオン
エッチングを行なった場合の断面図である。 1……シリコン基板、2……フィールド酸化膜、3……
Al膜、4……フォトレジスト。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/88 D

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体基板にアルミニウム膜又はアルミニ
    ウム合金膜を形成し、フォトレジストをマスクとし選択
    的に該膜の表面から内部に向かって反応性イオンエッチ
    ングを施して該膜の厚さ方向の一部を残す工程と、RF出
    力を200〜300Wとして前記フォトレジストを残存させな
    がら前記反応性イオンエッチングにより生じた有機的付
    着物をガスプラズマにより灰化し除去する工程と、前記
    残ったフォトレジストをマスクとして酸系のエッチング
    液で残りの該膜を除去してパターニングする工程とを含
    むことを特徴とする半導体装置の製造方法。
JP60122210A 1985-06-05 1985-06-05 半導体装置の製造方法 Expired - Lifetime JPH0831437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60122210A JPH0831437B2 (ja) 1985-06-05 1985-06-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60122210A JPH0831437B2 (ja) 1985-06-05 1985-06-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61280620A JPS61280620A (ja) 1986-12-11
JPH0831437B2 true JPH0831437B2 (ja) 1996-03-27

Family

ID=14830274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60122210A Expired - Lifetime JPH0831437B2 (ja) 1985-06-05 1985-06-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0831437B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231712A (ja) * 1989-03-03 1990-09-13 Mitsubishi Electric Corp 半導体装置の製造方法
US6770564B1 (en) 1998-07-29 2004-08-03 Denso Corporation Method of etching metallic thin film on thin film resistor
JP2004165555A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN110867382A (zh) * 2019-11-22 2020-03-06 广西民族大学 一种具有微纳结构的氧化锌薄膜材料的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140231A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Manufacture of semiconductor element
JPS594027A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS61280620A (ja) 1986-12-11

Similar Documents

Publication Publication Date Title
US6692903B2 (en) Substrate cleaning apparatus and method
US5925577A (en) Method for forming via contact hole in a semiconductor device
JPH0218578B2 (ja)
JPH09251989A (ja) 水素ガスを用いた集積回路のプラズマ洗浄方法
JP2000012514A (ja) 後処理方法
JPH0758079A (ja) キセノンを用いたプラズマエッチング
JPH0590224A (ja) 半導体装置の製造方法
JPH0665753B2 (ja) プラズマエッチングしたアルミニウム膜のエッチング処理後の侵食を防止するプラズマパッシベ−ション技術
US5851302A (en) Method for dry etching sidewall polymer
JPH0336300B2 (ja)
JPH0245927A (ja) エッチング方法
JP2002531932A (ja) 半導体製造法における乾式法によるフォトレジストの剥離方法と組成
JPH0464234A (ja) 配線パターンの形成方法
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JPH0831437B2 (ja) 半導体装置の製造方法
JP2004514272A (ja) 基板のクリーニング装置及び方法
JP2002500441A (ja) 有機反射防止膜のエッチングプロセス
JPH07201792A (ja) フォトレジストの除去方法
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
JP3160389B2 (ja) ドライエッチング方法
JP3407410B2 (ja) ケミカルドライエッチング方法
JP3314403B2 (ja) 半導体集積回路装置の製造方法
JPH05275325A (ja) 半導体装置の製造方法
JPH04369835A (ja) ドライエッチング方法