JPH08314407A

JPH08314407A - 表示装置

Info

Publication number: JPH08314407A
Application number: JP7118569A
Authority: JP
Inventors: Shinpei Yao; 晋平矢尾; Keiichi Kaneko; 啓一金子; Takashi Fujisaki; 隆藤崎; Hideo Kimura; 英夫木村; Tomokatsu Kishi; 智勝岸
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-05-17
Filing date: 1995-05-17
Publication date: 1996-11-29

Abstract

(57)【要約】【目的】プラズマディスプレイパネルの電源投入時／
切断時の誤動作の抑止に関する。【構成】低電圧Ｖcc，接地電位GND 及び高電圧Ｖｓを
生成する電源部11と、低電圧Ｖcc，接地電位GND 及び高
電圧Ｖｓを電源電圧として用いて所定の表示をする表示
部12と、電源部11から表示部12に入力された低電圧Ｖc
c，接地電位GND を電源部11に帰還させる帰還回路FCを
有し、電源部11は、表示部12から帰還された低電圧Ｖcc
もしくは接地電位GND が入力されたのちに高電圧Ｖｓを
表示部12に出力すること。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示装置に関し、より詳
しくは、ＰＤＰ（プラズマディスプレイパネル）の電源
投入時／切断時の誤動作の抑止に関する。

【０００２】

【従来の技術】以下で従来例に係るＰＤＰについて図面
を参照しながら説明する。従来のＰＤＰは、図１１
（ａ）に示すように電源部８１と表示部８２とを有する
（以下でこの装置を第１の装置と称する）。電源部８１
は交流電圧から、５Ｖ程度の低電圧Ｖｃｃ，１８５Ｖ程
度の高電圧Ｖｓ及び接地電位ＧＮＤを生成する回路であ
る。

【０００３】表示部８２は、電源部８１によって生成さ
れた低電圧Ｖｃｃ，高電圧Ｖｓ及び接地電位ＧＮＤを電
源電圧として用い、所定の表示を行う装置である。な
お、電源部８１には接続端子ｐ１，ｐ２，ｐ３が設けら
れており、表示部８２には接続端子ｑ１，ｑ２，ｑ３が
設けられており、かつ接続端子ｐ１，ｐ２，ｐ３と接続
端子ｑ１，ｑ２，ｑ３とがそれぞれコネクタなどの接続
器によって接続されている。

【０００４】上記装置によれば、電源部８１によって交
流電圧から低電圧Ｖｃｃ，高電圧Ｖｓ及び接地電位ＧＮ
Ｄが生成されて、接続端子ｐ１，ｐ２，ｐ３から接続端
子ｑ１，ｑ２，ｑ３を介して表示部８２に供給される。
このとき、低電圧Ｖｃｃは表示部８２内の不図示の制御
回路に入力され、高電圧Ｖｓは表示部８２内の不図示の
Ｘ，Ｙドライバを介してＰＤＰに入力されるわけだが、
低電圧Ｖｃｃが制御回路に入力されず、当該装置の起動
準備が整っていないうちに１８５Ｖ程度の高電圧Ｖｓが
先に入力されてしまうと、Ｘ，Ｙドライバが破損するな
どの問題があるため、特に電源投入時には、低電圧Ｖｃ
ｃを表示部に供給した後に高電圧Ｖｓを供給する必要が
ある。

【０００５】よってそれを回避すべく、Ｖｓを伝達する
端子ｐ２とｑ２との間には、図１１（ｂ）に示すような
抵抗Ｒと接地されたコンデンサＣからなる遅延回路Ｄ０
が設けられており、これによって同図（ｃ）に示すよう
にＶｓが遅延され、Ｖｃｃが供給されてからＶｓが供給
されるようになっている。また、図１２に、別の従来の
ＰＤＰの回路構成を示す（以下この装置を第２の装置と
称する）。

【０００６】この第２の装置は、電源部９１と表示部９
２とを有し、さらに表示部９２はＸドライバ９３，Ｙド
ライバ９４，制御回路９５及びＰＤＰパネル９６とを有
する。上記装置によれば、電源部９１によって生成され
た低電圧Ｖｃｃが制御回路９５に、高電圧ＶｓがＸドラ
イバ９３，Ｙドライバ９４にそれぞれ電源電圧として印
加され、制御回路９５の制御に基づいてＸドライバ９
３，Ｙドライバ９４がＰＤＰパネル９６に高電圧Ｖｓを
印加して所定の動作をすることでＰＤＰパネル９６に表
示がなされる。

【０００７】

【発明が解決しようとする課題】しかし、上記の表示装
置によれば、以下に示すような問題が生じる。すなわ
ち、図１１に示すような第１の装置においては、電源投
入時の回路保護の目的で、高電圧Ｖｓを伝達する端子ｐ
２，ｑ２の間に遅延回路Ｄ０が挿入されているが、Ｖｓ
は１８５Ｖ程度と極めて高い電圧であるので、これに対
応できる抵抗Ｒ，コンデンサＣの素子がかなり大きくな
り、装置規模の縮小化が困難になる。

【０００８】また、図１２に示すような第２の装置にお
いては、電源切断時に、ＰＤＰパネルのＸ電極ＸとＹ電
極Ｙとの間に残留する電荷（以下これを残留電荷と称す
る）によって、図１３に示すようにＹ電極Ｙの電位が不
定電位になってしまい、この不定電位が原因で表示部内
部で回路の誤動作が起こり、ひいては回路故障につなが
るといった問題が生じていた。

【０００９】本発明は、係る従来例の問題点に鑑みて創
作されたものであり、装置規模を縮小しつつ電源投入時
に生じる内部回路の不安定状態を回避し、また電源切断
時にパネル内に残留する電荷による回路の誤動作を極力
抑止することが可能になる表示装置の提供を目的とす
る。

【００１０】

【課題を解決するための手段】上記課題は、第１に、図
１に示すように低電圧，接地電位及び高電圧を生成する
電源部と、前記低電圧，接地電位及び高電圧を電源電圧
として用いて所定の表示をする表示部と、前記電源部か
ら前記表示部に入力された低電圧もしくは接地電位を前
記電源部に帰還させる帰還回路を有し、前記電源部は、
前記表示部から帰還された低電圧もしくは接地電位が入
力されたのちに前記高電圧を前記表示部に出力すること
を特徴とする第１の表示装置によって達成され、第２
に、図３に示すように低電圧，接地電位及び高電圧を生
成する電源部と、前記低電圧，接地電位及び高電圧を電
源電圧として用いて所定の表示をする表示部と、前記電
源部からの低電圧もしくは接地電位が入力されたことを
認識して前記電源部に認識信号を出力する認識信号生成
回路を有し、前記電源部は、前記認識信号が入力された
のちに前記高電圧を前記表示部に出力することを特徴と
する第２の表示装置によって達成され、第３に、前記電
源部は、図１（ｂ）に示すように前記表示部から帰還さ
れた低電圧もしくは接地電位が入力された時点から一定
時間経過したのちに前記高電圧を出力する遅延回路を有
することを特徴とする第１の表示装置によって達成さ
れ、第４に、前記認識信号生成回路は、前記電源部から
の低電圧もしくは接地電位が入力された時点から一定時
間経過した後に認識信号を出力する遅延回路を備えたこ
とを特徴とする第２の表示装置によって達成され、第５
に、図４に示すように前記一定時間は、電源切断後、前
記高電圧が電源切断の時点から電源投入前の初期値まで
低下する時間よりも長い時間であることを特徴とする第
３又は第４の表示装置によって達成され、第６に、図
５，図８に示すように電源電圧を供給する電源部と、表
示パネルを備え、前記電源電圧に基づいて前記表示パネ
ルに所定の表示をする表示部とを有する表示装置であっ
て、電源切断時に、該電源切断を検出する検出回路と、
前記電源切断が検出されたのちに、前記表示パネルに残
留する電荷を消去させる残留電荷消去回路を有すること
を特徴とする第６の表示装置によって達成され、第７
に、前記残留電荷消去回路を駆動する電源電圧として内
蔵電池を用いることを特徴とする第６の表示装置によっ
て達成され、第８に、前記電源電圧は低電圧、高電圧の
二種類の電圧からなり、前記残留電荷消去回路を駆動す
る電源電圧として前記高電圧を用いることを特徴とする
第６の表示装置によって達成され、第９に、前記残留電
荷消去回路は、電源切断が検出された時点から一定時間
経過した後に前記表示パネルに残留する電荷を消去させ
る遅延回路を有することを特徴とする第６，第７又は第
８の表示装置によって達成され、第１０に、電源切断後
の動作手順を記憶した記憶手段を備えたことを特徴とす
る第６，第７，第８又は第９記載の表示装置によって達
成され、第１１に、前記残留電荷消去回路は、電源切断
後の前記残留電荷の消去時には電源の再投入を禁止する
電源再投入禁止信号を前記電源部に出力することを特徴
とする第６，第７，第８，第９又は第１０記載の表示装
置によって達成され、第１２に、前記表示部は、プラズ
マディスプレイパネルであることを特徴とする第１，第
２，第３，第４，第５，第６，第７，第８，第９，第１
０又は第１１の表示装置によって達成される。

【００１１】

【作用】本発明の第１の表示装置によれば、図１に示
すように電源部から表示部に入力された低電圧もしくは
接地電位を電源部に帰還させる帰還回路を有し、電源部
は、表示部から帰還された低電圧もしくは接地電位が入
力されたのちに高電圧を表示部に出力している。

【００１２】このため、低電圧が表示部に入力されたの
ちに、表示部に高電圧を出力することを確実に実行で
き、また図１１に示すような従来の第１の装置のよう
に、電源部と表示部との間に、素子の大きな抵抗とコン
デンサからなる遅延回路を設ける必要がないので、装置
の規模を増大させることなく、電源投入時に生じがちな
誤動作を確実に抑止することが可能になる。

【００１３】また、本発明の第２の表示装置によれば、
図３に示すように、電源部から低電圧もしくは接地電位
が表示部に入力されたことを認識して電源部に認識信号
を出力する認識信号生成回路を有し、かつ電源部は、認
識信号が入力されたのちに高電圧を表示部に出力してい
る。このため、低電圧が表示部に入力されたのちに、表
示部に高電圧を出力することを確実に実行でき、また図
１１に示す従来の第１の装置のように、電源部と表示部
との間に素子の大きな抵抗とコンデンサからなる遅延回
路Ｄ０を設ける必要がないので、装置の規模を増大させ
ることなく、電源投入時に生じがちな誤動作を確実に抑
止することが可能になる。

【００１４】さらに、本発明の第３の表示装置によれ
ば、図１（ｂ）に示すように本発明の第１の表示装置の
電源部は、表示部から帰還された低電圧もしくは接地電
位が入力された時点から一定時間経過したのちに高電圧
を出力する遅延回路を有する。このため、低電圧もしく
は接地電位が入力されたのちに一定時間経過した後に高
電圧が電源部から出力されることにより、低電圧が表示
部に入力されたのちに、表示部に高電圧を出力するとい
う動作をより確実に実行でき、また低電圧もしくは接地
電位が表示部に入力された直後に高電圧を入力させる場
合に比して、電源投入時の動作が安定になる。

【００１５】また、本発明の第４の表示装置によれば、
本発明の第２の表示装置の認識信号生成回路は、電源部
からの低電圧もしくは接地電位が入力された時点から一
定時間経過した後に認識信号を出力する遅延回路を備え
ている。このため、低電圧もしくは接地電位が入力され
たのちに一定時間経過した後に認識信号が認識信号生成
回路から出力され、認識信号が入力されたのちに高電圧
が表示部に出力されることにより、低電圧が表示部に入
力されたのちに、表示部に高電圧を出力するという動作
を確実に実行できる。

【００１６】さらに、本発明の第５の表示装置によれ
ば、図４に示すように本発明の第３又は第４の表示装置
における一定時間は、電源投入し、電源切断後に、高電
圧が電源切断の時点から初期値まで低下する時間以上で
あるため、表示部内で高電圧が初期値まで十分低下する
以前に電源が再投入されて再び表示部に高電圧が印加さ
れ、それによって表示部の回路動作が不安定になること
を極力抑止することが可能になる。

【００１７】また本発明に係る第６の表示装置によれ
ば、図５，図８に示すように電源電圧を供給する電源部
と、表示パネルを備え、電源電圧に基づいて表示パネル
に所定の表示をする表示部とを有する表示装置であっ
て、電源切断時に、該電源切断を検出する検出回路と、
電源切断が検出されたのちに、表示パネルに残留する電
荷を消去させる残留電荷消去回路を有する。

【００１８】このため、電源切断時に表示パネルに電荷
が残留しても、電源切断時が検出回路で検出され、その
後表示パネルに残留された電荷が残留電荷消去回路で消
去されることにより、従来この残留電荷が原因で生じて
いた表示部内の回路の誤動作や、回路破壊を抑止するこ
とが可能になる。更に、本発明の第７の表示装置によれ
ば、本発明の第６の表示装置における残留電荷消去回路
を駆動する電源電圧として内蔵電池を用いているので、
電源切断後も残留電荷消去回路に安定した電源電圧を供
給することができ、残留電荷消去回路を安定動作させ、
確実に残留電荷を消去させることが可能になる。

【００１９】また、本発明の第８の表示装置によれば、
本発明の第６の表示装置における電源電圧は低電圧、高
電圧の二種類の電圧からなり、残留電荷消去回路を駆動
する電源電圧として高電圧を用いているので、電源切断
後、高電圧が緩やかに低下するような回路の場合にはこ
の高電圧を電源電圧として用いても、本発明の第７の表
示装置同様、残留電荷消去回路を安定動作させることが
可能になる。

【００２０】さらに、本発明の第９の表示装置によれ
ば、本発明の第６，第７又は第８の残留電荷消去回路
は、電源切断が検出された時点から一定時間経過した後
に表示パネルに残留する電荷を消去させているので、電
源切断直後の回路が不安定な状態から残留電荷の消去を
開始する場合に比して、残留電荷の消去動作を安定化す
ることが可能になる。

【００２１】さらに、本発明の第１０の表示装置によれ
ば、本発明の第６，第７，第８又は第９の表示装置に電
源切断後の動作手順を記憶した記憶手段を備えているの
で、記憶手段に記憶された動作手順に沿って残留電荷の
消去動作を円滑に行うことが可能になる。また、本発明
の第１１の表示装置によれば、本発明の第６，第７，第
８，第９又は第１０の表示装置において、残留電荷消去
回路は、電源切断後の残留電荷のリーク時には電源の再
投入を禁止する電源再投入禁止信号を電源部に出力して
いるので、残留電荷を消去させている間に電源が再投入
され、表示パネル内に電荷がチャージされることによっ
て生じる誤動作などを抑止することが可能になる。

【００２２】さらに、本発明の第１２の表示装置によれ
ば、本発明の第１，第２，第３，第４，第５，第６，第
７，第８，第９，第１０又は第１１の表示装置の表示部
として、高電圧が印加され、容量性成分を有する表示パ
ネルであるプラズマディスプレイパネルを用いているの
で、本発明の表示装置の例として好適である。

【００２３】

【実施例】次に、図面を参照しながら本発明の実施例に
ついて説明する。（１）第１の実施例以下で本発明の第１の実施例に係る表示装置について説
明する。この表示装置は、図１（ａ）に示すように、所
定の画像を表示するＰＤＰを有する表示部１２と、これ
に電源電圧を供給する電源部１１とからなる装置であ
る。

【００２４】電源部１１は図１（ａ）に示すように交流
電圧から５Ｖ程度の低電圧Ｖｃｃ，１８５Ｖ程度の高電
圧Ｖｓ，接地電位ＧＮＤを生成して、表示部１２に供給
する回路である。これは接続端子ｐ１１，ｐ１２，ｐ１
３，ｐ１４を備え、これらのうち接続端子ｐ１１，ｐ１
３，ｐ１４はそれぞれ低電圧Ｖｃｃ，高電圧Ｖｓ，接地
電位ＧＮＤの出力端子であって、接続端子ｐ１２は、後
述する帰還電圧Ｖｒの入力端子である。

【００２５】また、電源部１１は帰還電圧Ｖｒが入力さ
れたのちに高電圧Ｖｓを出力する高電圧生成回路１３を
備えている。表示部１２は所定の画像を表示する不図示
のＰＤＰを有する装置であって、不図示のＰＤＰと、接
続端子ｑ１１，ｑ１２，ｑ１３，ｑ１４を備え、これら
のうち接続端子ｑ１１，ｑ１３，ｑ１４はそれぞれ低電
圧Ｖｃｃ，高電圧Ｖｓ，接地電位ＧＮＤの入力端子とな
り、接続端子ｑ１２は後述の帰還電圧Ｖｒの出力端子と
なっている。

【００２６】接続端子ｑ１１から入力された５Ｖ程度の
低電圧Ｖｃｃは不図示の制御回路に入力され、接続端子
ｑ１３から入力された１８５Ｖ程度の高電圧Ｖｓは不図
示のＸドライバ，Ｙドライバを介して不図示のＰＤＰに
供給される。この制御回路の制御下でＸドライバ，Ｙド
ライバが駆動され、これによってＰＤＰに所定の表示が
なされる。

【００２７】また、表示部１２には接続端子ｑ１１から
ｑ１２に向けて帰還回路ＦＣが形成されており、これに
よって低電圧Ｖｃｃは帰還電圧Ｖｒとして接続端子ｑ１
２を介して接続端子ｐ１２に入力され、電源部１１に帰
還される。さらに電源部１１と表示部１２とは接続端子
ｐ１１，ｐ１２，ｐ１３，ｐ１４と接続端子ｑ１１，ｑ
１２，ｑ１３，ｑ１４とをそれぞれ介して、コネクタ等
の接続器で接続されている。

【００２８】以下で、上記装置の動作について説明す
る。まず、電源投入時には電源部１１から接続端子ｐ１
１，ｐ１４を介して低電圧Ｖｃｃ、接地電位ＧＮＤがそ
れぞれ出力される。この時点ではまだ高電圧Ｖｓは出力
されていない。接続端子ｐ１１，ｐ１４からそれぞれ出
力された低電圧Ｖｃｃ，接地電位ＧＮＤは接続端子ｑ１
１，ｑ１４から表示部１２に入力される。

【００２９】表示部１２に低電圧Ｖｃｃが入力される
と、その低電圧は帰還回路ＦＣを介して接続端子ｑ１２
から帰還電圧Ｖｒとして接続端子ｐ１２に出力され、接
続端子ｐ１２から高電圧生成回路１３に入力される。高
電圧生成回路１３は図１（ｂ）に示すようにコンパレー
タ１３Ａと遅延回路１３Ｂと高電圧出力回路１３Ｃとを
有する回路であって、電源投入前の初期状態では帰還電
圧Ｖｒが０であるため、コンパレータ１３Ａの出力はハ
イレベル（以下これを“Ｈ”と記す）である。

【００３０】図４（ａ）に示すように低電圧Ｖｃｃが出
力され、ほぼ同時に帰還電圧Ｖｒが帰還されて高電圧生
成回路１３に入力されると、これが抵抗Ｒ１，Ｒ２のブ
リーダー比によって分割され、コンパレータ１３Ａの反
転入力（−）に入力される。この時点でコンパレータ１
３Ａの非反転入力（＋）に入力されるべき高電圧Ｖｓは
まだ出力されていないのでコンパレータ１３Ａの出力は
ローレベル（以下これを“Ｌ”と記す）になる。この
“Ｌ”が遅延回路１３Ｂに入力されると、図４（ａ）に
示すように遅延回路１３Ｂによって一定時間Ｔ１だけ遅
延されたのちに高電圧出力回路１３Ｃに入力される。こ
うして高電圧出力回路１３Ｃに“Ｌ”が入力されると、
高電圧Ｖｓが高電圧出力回路１３Ｃから出力される。

【００３１】こうして出力された高電圧Ｖｓが、接続端
子ｐ１３から接続端子ｑ１３を介して、表示部１２に入
力される。以上の動作を経て、高電圧生成回路１３に帰
還電圧Ｖｒが入力されたのちに、高電圧生成回路１３か
ら高電圧Ｖｓが出力され、接続端子ｐ１３，ｑ１３を介
して表示部１２に入力されることになる。

【００３２】上記したようなＰＤＰを有する表示装置に
おいては低電圧Ｖｃｃは不図示の制御回路に入力され、
高電圧Ｖｓは不図示のＸ，Ｙドライバを介してＰＤＰに
入力されるが、低電圧Ｖｃｃが制御回路に入力されず、
当該装置の起動準備が整っていないうちに１８５Ｖ程度
の高電圧Ｖｓが先に入力されてしまうと、Ｘ，Ｙドライ
バが破損するなどの問題があるため、特に電源投入時に
は、低電圧Ｖｃｃを表示部に供給した後に高電圧Ｖｓを
供給する必要があるが、本実施例に係る表示装置では表
示部１２に低電圧Ｖｃｃを帰還電圧Ｖｒとして電源部１
１に帰還させる帰還回路ＦＣが設けられており、電源部
１１には帰還電圧Ｖｒが入力された後に高電圧Ｖｓを表
示部１２に出力する高電圧生成回路１３が設けられてい
るので、低電圧Ｖｃｃが表示部１２に入力されたのちに
高電圧Ｖｓを表示部１２に出力することを確実に実行す
ることができる。

【００３３】これにより、従来のように抵抗やコンデン
サからなり、素子規模の大きい遅延回路を電源部１１と
表示部１２との接続部に挿入することなく、表示部１２
に低電圧Ｖｃｃが入力されたのちに高電圧Ｖｃｃを供給
することができるので、装置規模を増大させることな
く、確実に電源投入時の誤動作を抑止することが可能に
なる。

【００３４】なお、本実施例では高電圧出力回路１３を
図１（ｂ）に示すような回路構成にしているが本発明は
これに限らず、図１（ｃ）に示すように、帰還電圧Ｖｒ
が入力された時点から一定時間遅延させたのちに高電圧
Ｖｓを出力する出力遅延回路１３Ｄを内蔵していればよ
い。また、本実施例では図１に示すように低電源Ｖｃｃ
を電源部１１に帰還させる電圧を帰還電圧Ｖｒと称して
いるが本発明はこれに限らず、図２に示すように、接地
電位ＧＮＤを電源部１１に帰還させて帰還電圧Ｖｒとし
ても、同様の効果を奏する。

【００３５】（２）第２の実施例以下で本発明の第２の実施例に係る表示装置について図
を参照しながら説明する。なお第１の実施例と共通する
事項については重複を避けるため説明を省略する。本実
施例に係る表示装置は、図３（ａ）に示すように、所定
の画像を表示するＰＤＰを有する表示部３２と、これに
電源電圧を供給する電源部３１とからなる装置である。

【００３６】電源部３１は図３（ａ）に示すように交流
電圧から５Ｖ程度の低電圧Ｖｃｃ，１８５Ｖ程度の高電
圧Ｖｓ，接地電位ＧＮＤを生成して、表示部３２に供給
する回路である。これは接続端子ｐ３１，ｐ３２，ｐ３
３，ｐ３４を備え、これらのうち接続端子ｐ３１，ｐ３
３，ｐ３４からそれぞれ低電圧Ｖｃｃ，高電圧Ｖｓ，接
地電位ＧＮＤが出力される。なお接続端子ｐ３２は、後
述する認識信号Ｖｏｎの入力端子である。

【００３７】表示部３２は所定の画像を表示する不図示
のＰＤＰを有する装置であって、不図示のＰＤＰと、接
続端子ｑ３１，ｑ３２，ｑ３３，ｑ３４を備え、これら
のうち接続端子ｑ３１，ｑ３３，ｑ３４はそれぞれ低電
圧Ｖｃｃ，高電圧Ｖｓ，接地電位ＧＮＤの入力端子とな
り、接続端子ｑ３２は後述の認識信号Ｖｏｎの出力端子
となっている。

【００３８】また、表示部３２は低電源Ｖｃｃが入力さ
れたのちに、認識信号Ｖｏｎを電源部３１に出力する認
識信号生成回路３３を備えている。接続端子ｑ３１から
入力された５Ｖ程度の低電圧Ｖｃｃは不図示の制御回路
に入力され、接続端子ｑ３３から入力された１８５Ｖ程
度の高電圧Ｖｓは不図示のＸドライバ，Ｙドライバを介
してＰＤＰに供給される。この制御回路の制御下でＸド
ライバ，Ｙドライバが駆動され、これによってＰＤＰに
所定の表示がなされる。

【００３９】さらに電源部３１と表示部３２とは接続端
子ｐ３１，ｐ３２，ｐ３３，ｐ３４と接続端子ｑ３１，
ｑ３２，ｑ３３，ｑ３４とをそれぞれ介して、コネクタ
等の接続器で接続されている。以下で、上記装置の動作
について説明する。まず、電源投入時には電源部３１か
ら接続端子ｐ３１，ｐ３４を介して低電圧Ｖｃｃ、接地
電位ＧＮＤがそれぞれ出力される。この時点ではまだ電
源部３１から高電圧Ｖｓは出力されていない。

【００４０】接続端子ｐ３１，ｐ３４からそれぞれ出力
された低電圧Ｖｃｃ，接地電位ＧＮＤは接続端子ｑ３
１，ｑ３４から表示部３２に入力される。表示部３２に
低電圧Ｖｃｃが入力されると、その低電圧Ｖｃｃは接続
端子ｑ３１に接続された認識信号生成回路３３にも同時
に入力される。認識信号生成回路３３は、図３（ｂ）に
示すようにコンパレータ３３Ａ，遅延回路３３Ｂからな
る回路である。

【００４１】この回路に低電圧Ｖｃｃが入力されると、
コンパレータ３３Ａの出力が“Ｈ”になり、これが遅延
回路３３Ｂに入力され、遅延回路３３Ｂによって一定時
間遅延されて認識信号Ｖｏｎが生成される。この認識信
号Ｖｏｎが認識信号生成回路３３から接続端子ｑ３２に
出力され、接続端子ｐ３２を介して電源部３１に入力さ
れ、これが入力されてはじめて電源部３１の接続端子ｐ
３３から高電圧Ｖｓが出力され、接続端子ｑ３３を介し
て表示部３２に入力されることになる。

【００４２】この間の動作のタイミングチャートを図４
（ｂ）に示す。この図４（ｂ）に示すように、低電圧Ｖ
ｃｃが立ち上がって表示部３２に入力されてから一定時
間Ｔ３だけ遅延されたのちに認識信号Ｖｏｎが立上がっ
て電源部に出力され、その立上がりとほぼ同時に高電圧
Ｖｓが立ち上がって表示部３２に出力されていることが
わかる。

【００４３】このように、本実施例に係る表示装置では
表示部３２の内部に低電圧Ｖｃｃが入力された後に認識
信号Ｖｏｎを電源部３１に出力する認識信号生成回路３
３が設けられており、電源部３１はこの認識信号Ｖｏｎ
が入力された後に高電圧Ｖｓを表示部３２に出力するの
で、低電圧Ｖｃｃが表示部１２に入力されたのちに高電
圧Ｖｓを表示部１２に出力することを確実に実行でき
る。

【００４４】これにより、第１の実施例と同様にして、
従来のように規模の大きい抵抗やコンデンサからなる遅
延回路を接続部に挿入することなく、表示部３２に低電
圧Ｖｃｃが入力されたのちに高電圧Ｖｃｃを供給するこ
とができるので、装置規模を増大させることなく、確実
に電源投入時の誤動作を抑止することが可能になる。（３）第３の実施例以下で本発明の第３の実施例に係る表示装置について図
を参照しながら説明する。この表示装置は図５に示すよ
うに、所定の画像を表示するＰＤＰパネルＰＰを有する
表示部４２と、これに電源電圧を供給する電源部４１と
を有する装置である。

【００４５】電源部４１は表示部４２に駆動用の電源電
圧である５Ｖ程度の低電圧Ｖｃｃ，１８５Ｖ程度の高電
圧Ｖｓを出力する回路である。表示部４２はＸドライバ
ＸＤ，ＹドライバＹＤ，電源切断検出回路４３，残留電
荷消去回路４４，制御回路４５及びＰＤＰパネルＰＰを
有し、低電圧Ｖｃｃと高電圧Ｖｓを電源電圧としてＰＤ
Ｐパネルに所定の表示をする装置である。

【００４６】ＸドライバＸＤ，ＹドライバＹＤは、電源
部４１から供給される高電圧Ｖｓをサスティン電圧とし
てＰＤＰパネルＰＰを構成するＸ電極Ｘ，Ｙ電極Ｙに印
加する回路である。電源切断検出回路４３は、図５に示
すように電池からなる補助電源４３Ａ，ＣＰＵ４３Ｂ，
ＲＯＭ４６を有し、電源部４１から高電圧Ｖｓ，低電圧
Ｖｃｃが供給されなくなった時点（以下で電源切断時と
称する）を検出し、検出結果である切断認識信号ＣＳを
制御回路４５に伝達する回路である。

【００４７】補助電源４３Ａは電源切断後に電源切断検
出回路４３と制御回路４５の電源電圧Ｖｃｃ２を供給す
る回路である。ＣＰＵ４３Ｂは電源切断検出回路４３の
動作を制御する回路装置であって、ＲＯＭ４６は記憶手
段の一例であって、表示部４２全体の動作手順を示すシ
ーケンスが記憶されているテーブル１，テーブル２を有
する。テーブル１には電源投入後通常の表示をする際の
動作手順を示す第１のシーケンスが記憶されており、テ
ーブル２には電源切断後の動作手順を示す第２のシーケ
ンスが記憶されている。

【００４８】また残留電荷消去回路４４はＸ電極Ｘに接
続されたスイッチング回路であって、制御回路４５から
電源切断時に出力されるリーク信号ＬＳが入力されたと
きにＯＮしてＰＤＰパネルＰＰに残留する電荷を消去さ
せる回路である。制御回路４５は、当該表示部４２の表
示に係る一切の動作を制御する回路である。なお、電源
切断時にはリーク信号ＬＳを残留電荷消去回路４４に出
力する。またこの電源電圧は通常動作時には低電圧Ｖｃ
ｃである。

【００４９】以下で上記装置の動作について説明する。
まず電源が投入され、電源部４１から低電圧Ｖｃｃ，高
電圧Ｖｓが表示部４２に印加される。このときには残留
電荷消去回路４４はＯＦＦしている。低電圧Ｖｃｃは制
御回路４５に印加され、制御回路４５はこの低電圧Ｖｃ
ｃを電源電圧として動作する。また、この低電圧Ｖｃｃ
は同時に電源切断検出回路４３にも入力されており、具
体的にはダイオードＤ４１を介してＣＰＵ４３Ｂに入力
される。このときには電源切断検出回路４３は低電圧Ｖ
ｃｃを電源電圧として動作する。

【００５０】また、高電圧ＶｓはＸドライバＸＤ，Ｙド
ライバＹＤに、これらの電源電圧として供給され、ＰＤ
ＰパネルＰＰのＸ電極Ｘ，Ｙ電極Ｙに高電圧Ｖｓが印加
される。そして、制御回路４５の制御下でＸドライバＸ
Ｄ，ＹドライバＹＤがＰＤＰパネルＰＰにサスティン電
圧を印加し、所定の画像がＰＤＰパネルＰＰに表示され
る。

【００５１】ここまで、上記装置は図６に示すように、
ＲＯＭ４６内蔵のテーブル１に記憶されている第１のシ
ーケンスで駆動されている。すなわち、Ｘ電極Ｘに電圧
を供給／非供給する際の切替信号であるＸｕｐ，Ｘdown
の立上がりに同期してＸ電極Ｘの電位がそれぞれ立上が
り／立ち下がり動作をし、同様にして、Ｙ電極Ｙに電圧
を供給／非供給する際の切替信号であるＹｕｐ，Ｙdown
の立上がりに同期してＹ電極Ｙの電位がそれぞれ立上が
り／立ち下がり動作をする。

【００５２】その後、電源が切断されて電源部４１から
低電圧Ｖｃｃと高電圧Ｖｓが供給されなくなった場合の
動作について以下で説明する。電源切断時には、ＰＤＰ
パネルＰＰには高電圧Ｖｓの印加によって蓄積された電
荷がまだ残留している。低電圧Ｖｃｃが電源部から供給
されなくなるので、これに代わって補助電源４３Ａから
出力される補助電源電圧Ｖｃｃ２（Ｖｃｃ２＜Ｖｃｃ、
この場合には３Ｖ程度）がＣＰＵ４３Ｂと制御回路４５
の電源電圧となる。

【００５３】ＣＰＵ４３Ｂは電源電圧が低電圧Ｖｃｃか
ら補助電源電圧Ｖｃｃ２へ変わることにより、電源が切
断されたことを認識し、電源切断認識信号ＣＳを制御回
路４５に出力する。これにより制御回路４５は、図６に
示すようにＲＯＭ４６内蔵のテーブル１にある第１のシ
ーケンスからテーブル２にある第２のシーケンスに制御
シーケンスを切り替え、同時に残留電荷消去回路４４に
リーク信号ＬＳを出力する。

【００５４】残留電荷消去回路４４にリーク信号ＬＳが
出力されると、スイッチング回路がＯＮして、ＰＤＰパ
ネルＰＰのＸ電極Ｘの電位が強制的に接地電位ＧＮＤに
低下し、ＰＤＰパネルＰＰに残留している電荷が接地電
位ＧＮＤに落ち、残留電荷は消去される（図６）。この
間、同時にＣＰＵ４３Ｂから電源部４１には図６に示す
ような電源再投入禁止信号Ｖｃｈｋが入力されており、
この間には電源の再投入は行われないようになってい
る。

【００５５】以上により、本実施例に係る表示装置によ
れば、電源切断された後にそれを検出し、ＰＤＰパネル
ＰＰ間に残留している電荷を消去させているので、従来
この残留電荷によって生じていたＸ電極の不定電位によ
る当該装置の誤動作や、回路破壊などを抑止することが
可能になる。また、この残留電荷の消去期間には、電源
再投入禁止信号Ｖｃｈｋが電源部４１に出力され、仮に
誤って電源を投入しようとしても電源の再投入はこの間
はなされないので、残留電荷の消去中に電源が再投入さ
れることで生じる誤動作などを抑止することが可能にな
る。

【００５６】なお、本実施例では補助電源４３Ａとして
内蔵の３Ｖ程度の電池を用いているが、本発明はこれに
限らず、図７に示すように高電圧Ｖｓが緩やかに立ち下
がるような回路定数を設定したような場合には、この高
電圧Ｖｓを直列接続された抵抗のブリーダー比で分割し
て３Ｖ程度の直流電圧を生成し、補助電源４３Ａの替り
としても、同様の効果を奏する。

【００５７】（４）第４の実施例以下で本発明の第４の実施例に係る表示装置について図
を参照しながら説明する。第３の実施例と共通する事項
については重複を避けるため説明を省略する。この表示
装置は図８に示すように、所定の画像を表示するＰＤＰ
パネルＰＰを有する表示部５２と、これに電源電圧を供
給する電源部５１とを有する装置である。

【００５８】電源部５１は表示部５２に駆動用の電源電
圧である低電圧Ｖｃｃ，高電圧Ｖｓを出力する回路であ
る。表示部５２はＸドライバＸＤ，ＹドライバＹＤ，電
源切断検出回路５３，残留電荷消去回路５４，制御回路
５５及びＰＤＰパネルＰＰを有し、低電圧Ｖｃｃと高電
圧Ｖｓを電源電圧としてＰＤＰパネルに所定の表示をす
る装置である。

【００５９】電源切断検出回路５３は補助電源５３Ａ，
ＣＰＵ５３Ｂ及びＲＯＭ５６を有する。上記までの回路
の構成部については第３の実施例とほぼ同様なので、詳
述はしない。本実施例の回路の第３の実施例と異なる特
徴点は、残留電荷消去回路５４の構成と、制御シーケン
スを記憶したＲＯＭ５６が、電源投入後、通常の表示動
作をする際の動作手順を示す第１のシーケンスのみを記
憶しているという２点である。

【００６０】残留電荷消去回路５４は、図８に示すよう
にＸドライバＸＤの最終段に設けられ、図９に示すよう
にスイッチング素子となるＭＯＳトランジスタＴ１〜Ｔ
４を有し、高電圧Ｖｓ、リーク信号ＬＳ、切断認識信号
Ｃdown、補助電源電圧Ｖｃｃ２（通常動作時には低電圧
Ｖｃｃ）に基づいてＯＮ／ＯＦＦして、電源切断時にＰ
ＤＰパネルＰＰの残留電荷を消去する回路である。

【００６１】以下で上記装置の動作について説明する。
まず電源が投入され、電源部５１から低電圧Ｖｃｃ，高
電圧Ｖｓが表示部５２に印加される。低電圧Ｖｃｃは制
御回路５５に印加されて制御回路５５はこの低電圧Ｖｃ
ｃを電源電圧として駆動される。また、この低電圧Ｖｃ
ｃは同時に電源切断検出回路５３にも入力されており、
具体的にはダイオードＤ５１を介してＣＰＵ５３Ｂに入
力される。このときには電源切断検出回路５３は低電圧
Ｖｃｃを電源電圧として駆動されている。

【００６２】また、高電圧ＶｓはＸドライバＸＤ，Ｙド
ライバＹＤに、これらの電源電圧として供給され、ＰＤ
ＰパネルＰＰのＸ電極Ｘ，Ｙ電極Ｙに高電圧Ｖｓが印加
される。そして、制御回路５５の制御下でＸドライバＸ
Ｄ，ＹドライバＹＤがＰＤＰパネルＰＰにサスティン電
圧が印加／非印加され、所定の画像がＰＤＰパネルＰＰ
に表示される。

【００６３】このとき残留電荷消去回路５４には、低電
圧Ｖｃｃと、“Ｌ”の切断認識信号Ｃdown、高電圧Ｖｓ
と“Ｈ”のリーク信号ＬＳが入力されており、ＭＯＳト
ランジスタＴ１はＯＮ、ＭＯＳトランジスタＴ２はＯＦ
Ｆ、ＭＯＳトランジスタＴ３はＯＮ、ＭＯＳトランジス
タＴ４はＯＦＦしているので、ＸドライバＸＤから出力
される高電圧Ｖｓがそのまま図８に示すＸ電極Ｘに印加
される。また、このとき制御回路は図１０に示すような
シーケンス、すなわちＲＯＭ５６内蔵のテーブル１に記
憶されている第１のシーケンスで駆動されている。

【００６４】その後電源が切断されて電源部５１から低
電圧Ｖｃｃと高電圧Ｖｓが供給されなくなるたとき、電
源切断時に、ＰＤＰパネルＰＰには高電圧Ｖｓの印加に
よって蓄積された電荷がまだ残留している。低電圧Ｖｃ
ｃが電源部５１から供給されなくなるので、これに代わ
って補助電源５３Ａから出力される補助電源電圧Ｖｃｃ
２（Ｖｃｃ２＜Ｖｃｃ）がＣＰＵ５３Ｂと制御回路５５
の電源電圧となる。

【００６５】ＣＰＵ５３Ｂは電源電圧が低電圧Ｖｃｃか
ら補助電源電圧Ｖｃｃ２へ変動することにより、電源が
切断されたことを認識し、切断認識信号Ｃdownを残留電
荷消去回路５４に出力する。同時に、制御回路５５もま
た電源電圧が補助電源電圧Ｖｃｃ２に代わったことによ
り電源切断を認識し、“Ｌ”のリーク信号ＬＳを残留電
荷消去回路５４に出力する。

【００６６】このとき残留電荷消去回路５４には、低電
圧Ｖｃｃと、“Ｈ”の切断認識信号Ｃdown、高電圧Ｖｓ
と“Ｌ”のリーク信号ＬＳが入力されており、ＭＯＳト
ランジスタＴ１はＯＦＦ、ＭＯＳトランジスタＴ２はＯ
Ｎ、ＭＯＳトランジスタＴ３はＯＦＦ、ＭＯＳトランジ
スタＴ４はＯＮしているので、Ｘ電極Ｘの電位が接地電
位ＧＮＤまで低下して、ＰＤＰパネルＰＰに残留する残
留電荷が消去される。

【００６７】以上により、本実施例に係る表示装置によ
れば、第３の実施例と同様に、電源切断された後にそれ
を検出し、ＰＤＰパネルＰＰ間に残留している電荷を消
去させているので、従来この残留電荷によって生じてい
たＸ電極の不定電位による当該装置の誤動作や、回路破
壊などを抑止することが可能になる。

【００６８】

【発明の効果】以上のように、本発明の第１の表示装置
によれば、表示部は電源部からの低電圧もしくは接地電
位を電源部に帰還させる帰還回路を有し、かつ電源部
は、表示部から帰還された低電圧もしくは接地電位が入
力されたのちに高電圧を表示部に出力している。

【００６９】このため、低電圧が表示部に入力されたの
ちに、表示部に高電圧を出力することを確実に実行で
き、装置の規模を増大させることなく、電源投入時に生
じがちな誤動作を確実に抑止することが可能になる。ま
た、本発明の第２の表示装置によれば、表示部は電源部
からの低電圧もしくは接地電位が入力されたことを認識
して電源部に認識信号を出力する認識信号生成回路を有
し、かつ電源部は、認識信号が入力されたのちに高電圧
を表示部に出力している。

【００７０】このため、低電圧が表示部に入力されたの
ちに、表示部に高電圧を出力することを確実に実行で
き、装置の規模を増大させることなく、電源投入時に生
じがちな誤動作を確実に抑止することが可能になる。さ
らに、本発明の第３の表示装置によれば、本発明の第１
の表示装置の電源部は、表示部から帰還された低電圧も
しくは接地電位が入力された時点から一定時間経過した
のちに高電圧を出力する遅延回路を有するので、低電圧
が表示部に入力されたのちに、表示部に高電圧を出力す
るという動作をより確実に実行できる。

【００７１】また、本発明の第４の表示装置によれば、
本発明の第２の表示装置の認識信号生成回路は、電源部
からの低電圧もしくは接地電位が入力された時点から一
定時間経過した後に認識信号を出力する遅延回路を備え
ているので、低電圧が表示部に入力されたのちに、表示
部に高電圧を出力するという動作を確実に実行できる。

【００７２】さらに、本発明の第５の表示装置によれ
ば、本発明の第３又は第４の表示装置における一定時間
は、電源投入し、電源切断後に、高電圧が電源切断の時
点から初期値まで低下する時間以上であるため、表示部
内で高電圧が初期値まで十分低下する以前に電源が再投
入されて再び表示部に高電圧が印加され、それによって
表示部の回路動作が不安定になることを極力抑止するこ
とが可能になる。

【００７３】また本発明に係る第６の表示装置によれ
ば、電源電圧を供給する電源部と、容量性負荷を有する
表示パネルを備え、電源電圧に基づいて表示パネルに所
定の表示をする表示部とを有する表示装置であって、電
源切断時に、該電源切断を検出する検出回路と、電源切
断が検出されたのちに、表示パネルに残留する電荷を消
去させる残留電荷消去回路を有する。

【００７４】このため、電源切断時に容量性負荷を有す
る表示パネルに電荷が残留しても、この残留電荷が原因
で従来生じていた表示部内の回路の誤動作や、回路破壊
を抑止することが可能になる。更に、本発明の第７の表
示装置によれば、本発明の第６の表示装置における残留
電荷消去回路を駆動する電源電圧として内蔵電池を用い
ているので、電源切断後も残留電荷消去回路に安定した
電源電圧を供給することができ、残留電荷消去回路を安
定動作させ、確実に残留電荷を消去させることが可能に
なる。

【００７５】また、本発明の第８の表示装置によれば、
本発明の第６の表示装置における電源電圧は低電圧、高
電圧の二種類の電圧からなり、残留電荷消去回路を駆動
する電源電圧として高電圧を用いているので、電源切断
後、高電圧が緩やかに低下するような回路の場合にはこ
の高電圧を電源電圧として用いても、本発明の第７の表
示装置同様、残留電荷消去回路を安定動作させることが
可能になる。

【００７６】さらに、本発明の第９の表示装置によれ
ば、本発明の第６，第７又は第８の残留電荷消去回路
は、電源切断が検出された時点から一定時間経過した後
に表示パネルに残留する電荷を消去させているので、電
源切断直後の回路が不安定な状態から残留電荷の消去を
開始する場合に比して、残留電荷の消去動作を安定化す
ることが可能になる。

【００７７】さらに、本発明の第１０の表示装置によれ
ば、本発明の第６，第７，第８又は第９の表示装置に電
源切断後の動作手順を記憶した記憶手段を備えているの
で、記憶手段に記憶された動作手順に沿って残留電荷の
消去動作を円滑に行うことが可能になる。また、本発明
の第１１の表示装置によれば、本発明の第６，第７，第
８，第９又は第１０の表示装置において、残留電荷消去
回路は、電源切断後の残留電荷のリーク時には電源の再
投入を禁止する電源再投入禁止信号を電源部に出力して
いるので、残留電荷を消去させている間に電源が再投入
され、表示パネル内に電荷がチャージされることによっ
て生じる誤動作などを抑止することが可能になる。

【００７８】さらに、本発明の第１２の表示装置によれ
ば、本発明の第１，第２，第３，第４，第５，第６，第
７，第８，第９，第１０又は第１１の表示装置の表示部
として、高電圧が印加され、容量性成分を有する表示パ
ネルであるプラズマディスプレイパネルを用いているの
で、本発明の表示装置の例として好適である。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る表示装置を説明す
る第１の図である。

【図２】本発明の第１の実施例に係る表示装置を説明す
る第２の図である。

【図３】本発明の第２の実施例に係る表示装置の回路構
成図である。

【図４】本発明の第１，第２の実施例に係る表示装置の
動作を説明するタイミングチャートである。

【図５】本発明の第３の実施例に係る表示装置の回路構
成図である。

【図６】本発明の第３の実施例に係る表示装置の動作を
説明する第１のタイミングチャートである。

【図７】本発明の第３の実施例に係る表示装置の動作を
説明する第２のタイミングチャートである。

【図８】本発明の第４の実施例に係る表示装置を説明す
る回路構成図である。

【図９】本発明の第４の実施例に係る表示装置の要部を
説明する回路構成図である。

【図１０】本発明の第４の実施例に係る表示装置の動作
を説明するタイミングチャートである。

【図１１】従来の第１の表示装置を説明する図である。

【図１２】従来の第２の表示装置の回路構成図である。

【図１３】従来の第２の表示装置の問題点を説明する図
である。

【符号の説明】

１１電源部１２表示部１３高電圧生成回路１３Ａコンパレータ１３Ｂ遅延回路１３Ｃ高電圧出力回路１３Ｄ出力遅延回路２１電源部２２表示部２３高電圧生成回路３１電源部３２表示部３３認識信号生成回路３３Ａコンパレータ３３Ｂ遅延回路４１電源部４２表示部４３電流切断検出回路４３Ａ補助電源４３ＢＣＰＵ４４残留電荷消去回路４５制御回路４６ＲＯＭＸＸ電極ＹＹ電極ＸＤＸドライバＹＤＹドライバ５１電源部５２表示部５３電流切断検出回路５３Ａ補助電源５３ＢＣＰＵ５４残留電荷消去回路５５制御回路５６ＲＯＭＶｃｃ低電圧Ｖｓ高電圧ＧＮＤ接地電位Ｖｒ帰還電圧Ｖｏｎ認識信号ＬＳリーク信号ＣＳ切断認識信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者藤崎隆神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者木村英夫神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者岸智勝神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】低電圧，接地電位及び高電圧を生成する
電源部と、前記低電圧，接地電位及び高電圧を電源電圧
として用いて所定の表示をする表示部と、前記電源部か
ら前記表示部に入力された低電圧もしくは接地電位を前
記電源部に帰還させる帰還回路を有し、前記電源部は、前記表示部から帰還された低電圧もしく
は接地電位が入力されたのちに前記高電圧を前記表示部
に出力することを特徴とする表示装置。
【請求項２】低電圧，接地電位及び高電圧を生成する
電源部と、前記低電圧，接地電位及び高電圧を電源電圧
として用いて所定の表示をする表示部と、前記電源部か
らの低電圧もしくは接地電位が入力されたことを認識し
て前記電源部に認識信号を出力する認識信号生成回路を
有し、前記電源部は、前記認識信号が入力されたのちに前記高
電圧を前記表示部に出力することを特徴とする表示装
置。
【請求項３】前記電源部は、前記表示部から帰還され
た低電圧もしくは接地電位が入力された時点から一定時
間経過したのちに前記高電圧を出力する遅延回路を有す
ることを特徴とする請求項１記載の表示装置。
【請求項４】前記認識信号生成回路は、前記電源部か
らの低電圧もしくは接地電位が入力された時点から一定
時間経過した後に認識信号を出力する遅延回路を備えた
ことを特徴とする請求項２記載の表示装置。
【請求項５】前記一定時間は、電源切断後、前記高電
圧が電源切断の時点から電源投入前の初期値まで低下す
る時間よりも長い時間であることを特徴とする請求項３
又は請求項４記載の表示装置。
【請求項６】電源電圧を供給する電源部と、表示パネ
ルを備え、前記電源電圧に基づいて前記表示パネルに所
定の表示をする表示部とを有する表示装置であって、電源切断時に、該電源切断を検出する検出回路と、前記電源切断が検出されたのちに、前記表示パネルに残
留する電荷を消去させる残留電荷消去回路を有すること
を特徴とする表示装置。
【請求項７】前記残留電荷消去回路を駆動する電源電
圧として内蔵電池を用いることを特徴とする請求項６記
載の表示装置。
【請求項８】前記電源電圧は低電圧、高電圧の二種類
の電圧からなり、前記残留電荷消去回路を駆動する電源
電圧として前記高電圧を用いることを特徴とする請求項
６記載の表示装置。
【請求項９】前記残留電荷消去回路は、電源切断が検
出された時点から一定時間経過した後に前記表示パネル
に残留する電荷を消去させる遅延回路を有することを特
徴とする請求項６，請求項７又は請求項８記載の表示装
置。
【請求項１０】電源切断後の動作手順を記憶した記憶
手段を備えたことを特徴とする請求項６，請求項７，請
求項８又は請求項９記載の表示装置。
【請求項１１】前記残留電荷消去回路は、電源切断後
の前記残留電荷の消去時には電源の再投入を禁止する電
源再投入禁止信号を前記電源部に出力することを特徴と
する請求項６，請求項７，請求項８，請求項９又は請求
項１０記載の表示装置。
【請求項１２】前記表示部は、プラズマディスプレイ
パネルであることを特徴とする請求項１，請求項２，請
求項３，請求項４，請求項５，請求項６，請求項７，請
求項８，請求項９，請求項１０又は請求項１１記載の表
示装置。