JPH08314890A - ストーリー自動生成方法および装置 - Google Patents
ストーリー自動生成方法および装置Info
- Publication number
- JPH08314890A JPH08314890A JP11472095A JP11472095A JPH08314890A JP H08314890 A JPH08314890 A JP H08314890A JP 11472095 A JP11472095 A JP 11472095A JP 11472095 A JP11472095 A JP 11472095A JP H08314890 A JPH08314890 A JP H08314890A
- Authority
- JP
- Japan
- Prior art keywords
- story
- sub
- random number
- circuit
- substory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000015654 memory Effects 0.000 claims description 78
- 230000004044 response Effects 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims 2
- 238000011161 development Methods 0.000 abstract description 8
- 101150012532 NANOG gene Proteins 0.000 description 24
- 101100396520 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TIF3 gene Proteins 0.000 description 24
- 101150038107 stm1 gene Proteins 0.000 description 24
- 230000018109 developmental process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
Landscapes
- Machine Translation (AREA)
- Document Processing Apparatus (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】あるプロローグに従って同じエピローグのスト
ーリーではあるが、その途中の筋の展開を異にした物語
などを製作者自身も予測し得ないバリエーションとして
楽しむことのできるストーリーを自動生成する。 【構成】プロローグとエピローグを共通とし、両者をつ
なぐ複数かつ同数のサブストーリー群をそれぞれ異なら
せた複数のソースストーリーを有し、乱数に基づいてラ
ンダムに選択されたサブストーリーに先行するサブスト
ーリーとの内容に矛盾有りの場合には再度の乱数に基づ
く他のサブストーリーを選択して新たなストーリーを生
成する。
ーリーではあるが、その途中の筋の展開を異にした物語
などを製作者自身も予測し得ないバリエーションとして
楽しむことのできるストーリーを自動生成する。 【構成】プロローグとエピローグを共通とし、両者をつ
なぐ複数かつ同数のサブストーリー群をそれぞれ異なら
せた複数のソースストーリーを有し、乱数に基づいてラ
ンダムに選択されたサブストーリーに先行するサブスト
ーリーとの内容に矛盾有りの場合には再度の乱数に基づ
く他のサブストーリーを選択して新たなストーリーを生
成する。
Description
【０００１】
【産業上の利用分野】本発明はストーリー自動生成にか
かり、特にプロローグとエピローグを共通とし、両者を
つなぐ複数かつ同数のサブストーリー群をそれぞれ異な
らせた複数のソースストーリーから前記ソースストーリ
ーとは異なる新たなストーリーを自動的に生成するスト
ーリー自動生成方法およびその装置に関する。
かり、特にプロローグとエピローグを共通とし、両者を
つなぐ複数かつ同数のサブストーリー群をそれぞれ異な
らせた複数のソースストーリーから前記ソースストーリ
ーとは異なる新たなストーリーを自動的に生成するスト
ーリー自動生成方法およびその装置に関する。
【０００２】
【従来の技術】一般に、物語あるいは小説（以下、スト
ーリーと称する）は、ストーリーの発端（プロローグ）
から終結（エピローグ）までの記述（所謂、筋書き）は
唯一のものである。一方、ゲーム等のエンターテイメン
トの分野では、プロローグとエピローグを共通とするも
のの、その途中経過に変化を持たせて複数の筋書きのス
トーリーとすることによって、その途中経過のバリエー
ションを楽しむようにしたものが知られている。
ーリーと称する）は、ストーリーの発端（プロローグ）
から終結（エピローグ）までの記述（所謂、筋書き）は
唯一のものである。一方、ゲーム等のエンターテイメン
トの分野では、プロローグとエピローグを共通とするも
のの、その途中経過に変化を持たせて複数の筋書きのス
トーリーとすることによって、その途中経過のバリエー
ションを楽しむようにしたものが知られている。
【０００３】このような筋書きを異ならせた複数のスト
ーリーは、それぞれのストーリーについて作成段階でそ
の組合せ可能性を確定した上で事前にアレンジしてあ
り、例えばツリー構造に従った筋の展開を予め決定して
おくものである。また、物語についても同様であり、途
中経過の異なる複数のストーリーを得ようとする場合
も、特定の条件に対応して複数の選択肢を予め用意して
おくことで、読者側では種々の筋を持った複数の物語を
楽しむことはできるが、それは製作者側が予め用意して
おいたものに限定される。
ーリーは、それぞれのストーリーについて作成段階でそ
の組合せ可能性を確定した上で事前にアレンジしてあ
り、例えばツリー構造に従った筋の展開を予め決定して
おくものである。また、物語についても同様であり、途
中経過の異なる複数のストーリーを得ようとする場合
も、特定の条件に対応して複数の選択肢を予め用意して
おくことで、読者側では種々の筋を持った複数の物語を
楽しむことはできるが、それは製作者側が予め用意して
おいたものに限定される。
【０００４】
【発明が解決しようとする課題】このように、従来の技
術によるこの種のストーリーの作成は、少なくとも製作
者は全ての起こり得る筋の展開を知り得ており、読者は
その範囲内での選択の自由を持つものに過ぎない。本発
明の第１の目的は、あるプロローグに従って同じエピロ
ーグのストーリーではあるが、その途中の筋の展開を異
にした物語などを製作者自身も予測し得ないバリエーシ
ョンとして楽しむことのできるストーリー自動生成方法
を提供することにある。
術によるこの種のストーリーの作成は、少なくとも製作
者は全ての起こり得る筋の展開を知り得ており、読者は
その範囲内での選択の自由を持つものに過ぎない。本発
明の第１の目的は、あるプロローグに従って同じエピロ
ーグのストーリーではあるが、その途中の筋の展開を異
にした物語などを製作者自身も予測し得ないバリエーシ
ョンとして楽しむことのできるストーリー自動生成方法
を提供することにある。
【０００５】また、本発明の第２の目的は、上記のよう
な途中の筋の展開を異にした物語などを製作者自身も予
測し得ないバリエーションとして楽しむことのできるス
トーリー自動生成装置を提供することにある。
な途中の筋の展開を異にした物語などを製作者自身も予
測し得ないバリエーションとして楽しむことのできるス
トーリー自動生成装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の構成を明確にす
るために、実施例中の符号を併記して説明すると以下の
通りである。すなわち、上記第１の目的を達成するため
に、請求項１に記載の第１の発明は、プロローグとエピ
ローグを共通とし、両者をつなぐ複数かつ同数のサブス
トーリーＳＳＴ群をそれぞれ異ならせた複数のソースス
トーリーＳＴを有し、乱数に基づいてランダムに選択さ
れた前記サブストーリーＳＳＴの前記プロローグもしく
は先行するサブストーリーＳＳＴとの内容に矛盾有りの
場合には再度の乱数に基づく他のサブストーリーＳＳＴ
を選択して新たなストーリーを生成することを特徴とす
る。
るために、実施例中の符号を併記して説明すると以下の
通りである。すなわち、上記第１の目的を達成するため
に、請求項１に記載の第１の発明は、プロローグとエピ
ローグを共通とし、両者をつなぐ複数かつ同数のサブス
トーリーＳＳＴ群をそれぞれ異ならせた複数のソースス
トーリーＳＴを有し、乱数に基づいてランダムに選択さ
れた前記サブストーリーＳＳＴの前記プロローグもしく
は先行するサブストーリーＳＳＴとの内容に矛盾有りの
場合には再度の乱数に基づく他のサブストーリーＳＳＴ
を選択して新たなストーリーを生成することを特徴とす
る。
【０００７】上記第１の目的を達成するために、請求項
２に記載の第２の発明は、プロローグとエピローグを共
通とし、両者をつなぐ複数のサブストーリーＳＳＴ群を
それぞれ異ならせた複数のソースストーリーＳＴを有
し、ランダムに選択された前記サブストーリーＳＳＴの
前記プロローグもしくは先行するサブストーリーＳＳＴ
との時間軸を調整して新たなストーリーを生成すること
を特徴とする。
２に記載の第２の発明は、プロローグとエピローグを共
通とし、両者をつなぐ複数のサブストーリーＳＳＴ群を
それぞれ異ならせた複数のソースストーリーＳＴを有
し、ランダムに選択された前記サブストーリーＳＳＴの
前記プロローグもしくは先行するサブストーリーＳＳＴ
との時間軸を調整して新たなストーリーを生成すること
を特徴とする。
【０００８】上記第１の目的を達成するために、請求項
３に記載の第３の発明は、プロローグとエピローグを共
通とし、両者をつなぐ複数のサブストーリーＳＳＴ群を
それぞれ異ならせた複数のソースストーリーＳＴを有
し、乱数に基づいてランダムに選択された前記サブスト
ーリーＳＳＴの前記プロローグもしくは先行するサブス
トーリーとの内容に矛盾有りの場合には再度の乱数に基
づく他のサブストーリーを選択すると共に、選択された
前記サブストーリーＳＳＴの前記プロローグもしくは先
行するサブストーリーＳＳＴとの間の時間軸に矛盾有り
の場合は時間軸を調整して新たなストーリーを生成する
ことを特徴とする。
３に記載の第３の発明は、プロローグとエピローグを共
通とし、両者をつなぐ複数のサブストーリーＳＳＴ群を
それぞれ異ならせた複数のソースストーリーＳＴを有
し、乱数に基づいてランダムに選択された前記サブスト
ーリーＳＳＴの前記プロローグもしくは先行するサブス
トーリーとの内容に矛盾有りの場合には再度の乱数に基
づく他のサブストーリーを選択すると共に、選択された
前記サブストーリーＳＳＴの前記プロローグもしくは先
行するサブストーリーＳＳＴとの間の時間軸に矛盾有り
の場合は時間軸を調整して新たなストーリーを生成する
ことを特徴とする。
【０００９】また、上記第２の目的を達成するために、
請求項４に記載の第４の発明は、プロローグとエピロー
グを共通とし、両者をつなぐ複数かつ同数のサブストー
リーＳＳＴをそれぞれ異ならせた複数のソースストーリ
ーＳＴを有し、ランダムに選択された前記サブストーリ
ーＳＳＴを組み込んで新たなストーリーを生成するスト
ーリー自動生成装置において、それぞれの時間軸（事象
発生順）ＴＯＤにアドレスを対応させた複数のサブスト
ーリーＳＳＴから構成した複数のストーリーユニットＳ
Ｕ（１〜Ｎ）を格納するソースストーリーメモリＳＴＭ
１と、前記複数のストーリーユニットＳＵ（１〜Ｎ）の
数に対応した乱数を発生する乱数発生回路２と、前記乱
数発生回路２で発生した乱数に基づいて前記ソーススト
ーリーメモリＳＴＭ１を構成するストーリーユニットＳ
Ｕ（１〜Ｎ）を選択するアドレスを発生するメモリアド
レス発生回路３と、前記アドレスで指定されたサブスト
ーリーＳＳＴを読み出すサブストーリー読出し回路４
と、前記読出したサブストーリーＳＳＴの内容と前記プ
ロローグもしくは先行するサブストーリーＳＳＴの内容
の矛盾の有無を判定し、内容に矛盾有りの判定に対して
前記乱数発生回路２に乱数発生の再実行を指示する矛盾
判定回路５と、前記サブストーリー読出し回路４で読出
したサブストーリーＳＳＴをサブストーリー群として組
み込むサブストーリー組立回路７と、前記サブストーリ
ー組立回路７で組み立てたサブストーリーＳＳＴ群を前
記ソースストーリーメモリＳＴＭ１から読み込んだプロ
ローグおよびエピローグと共に格納する新ストーリー格
納メモリ８とから構成したことを特徴とする。
請求項４に記載の第４の発明は、プロローグとエピロー
グを共通とし、両者をつなぐ複数かつ同数のサブストー
リーＳＳＴをそれぞれ異ならせた複数のソースストーリ
ーＳＴを有し、ランダムに選択された前記サブストーリ
ーＳＳＴを組み込んで新たなストーリーを生成するスト
ーリー自動生成装置において、それぞれの時間軸（事象
発生順）ＴＯＤにアドレスを対応させた複数のサブスト
ーリーＳＳＴから構成した複数のストーリーユニットＳ
Ｕ（１〜Ｎ）を格納するソースストーリーメモリＳＴＭ
１と、前記複数のストーリーユニットＳＵ（１〜Ｎ）の
数に対応した乱数を発生する乱数発生回路２と、前記乱
数発生回路２で発生した乱数に基づいて前記ソーススト
ーリーメモリＳＴＭ１を構成するストーリーユニットＳ
Ｕ（１〜Ｎ）を選択するアドレスを発生するメモリアド
レス発生回路３と、前記アドレスで指定されたサブスト
ーリーＳＳＴを読み出すサブストーリー読出し回路４
と、前記読出したサブストーリーＳＳＴの内容と前記プ
ロローグもしくは先行するサブストーリーＳＳＴの内容
の矛盾の有無を判定し、内容に矛盾有りの判定に対して
前記乱数発生回路２に乱数発生の再実行を指示する矛盾
判定回路５と、前記サブストーリー読出し回路４で読出
したサブストーリーＳＳＴをサブストーリー群として組
み込むサブストーリー組立回路７と、前記サブストーリ
ー組立回路７で組み立てたサブストーリーＳＳＴ群を前
記ソースストーリーメモリＳＴＭ１から読み込んだプロ
ローグおよびエピローグと共に格納する新ストーリー格
納メモリ８とから構成したことを特徴とする。
【００１０】上記第２の目的を達成するために、請求項
５に記載の第５の発明は、プロローグとエピローグを共
通とし、両者をつなぐ複数かつ同数のサブストーリーＳ
ＳＴをそれぞれ異ならせた複数のソースストーリーＳＴ
を有し、ランダムに選択された前記サブストーリーＳＳ
Ｔを組み込んで新たなストーリーを生成するストーリー
自動生成装置において、それぞれ時間軸ＴＯＤにアドレ
スを対応させた複数のサブストーリーＳＳＴから構成し
た複数のストーリーユニットＳＵ（１〜Ｎ）を格納する
ソースストーリーメモリＳＴＭ１と、前記複数のストー
リーユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生
する乱数発生回路２と、前記乱数発生回路２で発生した
乱数に基づいて前記ソースストーリーメモリＳＴＭ１を
構成するストーリーユニットＳＵ（１〜Ｎ）を選択する
アドレスを発生するメモリアドレス発生回路３と、前記
アドレスで指定されたサブストーリーＳＳＴを読み出す
サブストーリー読出し回路４と、前記読出したサブスト
ーリーＳＳＴの事象発生順ＴＯＤの前記プロローグもし
くは先行するサブストーリーＳＳＴの時間軸の矛盾の有
無を判定する矛盾判定回路５と、前記矛盾判定回路５の
時間軸の矛盾有りの判定に応じて前記読出したサブスト
ーリーＳＳＴの時間軸を調整する時間軸調整回路６と、
前記時間軸調整回路６で調整を施した前記サブストーリ
ーＳＳＴをサブストーリーＳＳＴ群として組み込むサブ
ストーリー組立回路７と、前記サブストーリー組立回路
７で組み立てたサブストーリーＳＳＴ群を前記ソースス
トーリーメモリＳＴＭ１から読み込んだプロローグおよ
びエピローグと共に格納する新ストーリー格納メモリ８
とから構成したことを特徴とする。
５に記載の第５の発明は、プロローグとエピローグを共
通とし、両者をつなぐ複数かつ同数のサブストーリーＳ
ＳＴをそれぞれ異ならせた複数のソースストーリーＳＴ
を有し、ランダムに選択された前記サブストーリーＳＳ
Ｔを組み込んで新たなストーリーを生成するストーリー
自動生成装置において、それぞれ時間軸ＴＯＤにアドレ
スを対応させた複数のサブストーリーＳＳＴから構成し
た複数のストーリーユニットＳＵ（１〜Ｎ）を格納する
ソースストーリーメモリＳＴＭ１と、前記複数のストー
リーユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生
する乱数発生回路２と、前記乱数発生回路２で発生した
乱数に基づいて前記ソースストーリーメモリＳＴＭ１を
構成するストーリーユニットＳＵ（１〜Ｎ）を選択する
アドレスを発生するメモリアドレス発生回路３と、前記
アドレスで指定されたサブストーリーＳＳＴを読み出す
サブストーリー読出し回路４と、前記読出したサブスト
ーリーＳＳＴの事象発生順ＴＯＤの前記プロローグもし
くは先行するサブストーリーＳＳＴの時間軸の矛盾の有
無を判定する矛盾判定回路５と、前記矛盾判定回路５の
時間軸の矛盾有りの判定に応じて前記読出したサブスト
ーリーＳＳＴの時間軸を調整する時間軸調整回路６と、
前記時間軸調整回路６で調整を施した前記サブストーリ
ーＳＳＴをサブストーリーＳＳＴ群として組み込むサブ
ストーリー組立回路７と、前記サブストーリー組立回路
７で組み立てたサブストーリーＳＳＴ群を前記ソースス
トーリーメモリＳＴＭ１から読み込んだプロローグおよ
びエピローグと共に格納する新ストーリー格納メモリ８
とから構成したことを特徴とする。
【００１１】上記第２の目的を達成するために、請求項
６に記載の第６の発明は、プロローグとエピローグを共
通とし、両者をつなぐ複数かつ同数のサブストーリーＳ
ＳＴをそれぞれ異ならせた複数のソースストーリーＳＴ
を有し、ランダムに選択された前記サブストーリーＳＳ
Ｔを組み込んで新たなストーリーを生成するストーリー
自動生成装置において、それぞれ時間軸ＴＯＤにアドレ
スを対応させた複数のサブストーリーＳＳＴから構成し
た複数のストーリーユニットＳＵ（１〜Ｎ）を格納する
ソースストーリーメモリＳＴＭ１と、前記複数のストー
リーユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生
する乱数発生回路２と、前記乱数発生回路２で発生した
乱数に基づいて前記ソースストーリーメモリＳＴＭ１を
構成するストーリーユニットＳＵ（１〜Ｎ）を選択する
アドレスを発生するメモリアドレス発生回路３と、前記
アドレスで指定されたサブストーリーＳＳＴを読み出す
サブストーリー読出し回路４と、前記読出したサブスト
ーリーＳＳＴの内容と事象発生順ＴＯＤの時間軸の矛盾
の有無を判定し、内容に矛盾有りの判定に対して前記乱
数発生回路２に乱数発生の再実行を指示する矛盾判定回
路５と、前記矛盾判定回路５の時間軸の矛盾有りの判定
に応じて前記読出したサブストーリーＳＳＴの時間軸を
調整する時間軸調整回路６と、前記時間軸調整回路６で
調整を施した前記サブストーリーＳＳＴをサブストーリ
ーＳＳＴ群として組み込むサブストーリー組立回路７
と、前記サブストーリー組立回路７で組み立てたサブス
トーリーＳＳＴ群を前記ソースストーリーメモリＳＴＭ
１から読み込んだプロローグおよびエピローグと共に格
納する新ストーリー格納メモリ８とから構成したことを
特徴とする。
６に記載の第６の発明は、プロローグとエピローグを共
通とし、両者をつなぐ複数かつ同数のサブストーリーＳ
ＳＴをそれぞれ異ならせた複数のソースストーリーＳＴ
を有し、ランダムに選択された前記サブストーリーＳＳ
Ｔを組み込んで新たなストーリーを生成するストーリー
自動生成装置において、それぞれ時間軸ＴＯＤにアドレ
スを対応させた複数のサブストーリーＳＳＴから構成し
た複数のストーリーユニットＳＵ（１〜Ｎ）を格納する
ソースストーリーメモリＳＴＭ１と、前記複数のストー
リーユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生
する乱数発生回路２と、前記乱数発生回路２で発生した
乱数に基づいて前記ソースストーリーメモリＳＴＭ１を
構成するストーリーユニットＳＵ（１〜Ｎ）を選択する
アドレスを発生するメモリアドレス発生回路３と、前記
アドレスで指定されたサブストーリーＳＳＴを読み出す
サブストーリー読出し回路４と、前記読出したサブスト
ーリーＳＳＴの内容と事象発生順ＴＯＤの時間軸の矛盾
の有無を判定し、内容に矛盾有りの判定に対して前記乱
数発生回路２に乱数発生の再実行を指示する矛盾判定回
路５と、前記矛盾判定回路５の時間軸の矛盾有りの判定
に応じて前記読出したサブストーリーＳＳＴの時間軸を
調整する時間軸調整回路６と、前記時間軸調整回路６で
調整を施した前記サブストーリーＳＳＴをサブストーリ
ーＳＳＴ群として組み込むサブストーリー組立回路７
と、前記サブストーリー組立回路７で組み立てたサブス
トーリーＳＳＴ群を前記ソースストーリーメモリＳＴＭ
１から読み込んだプロローグおよびエピローグと共に格
納する新ストーリー格納メモリ８とから構成したことを
特徴とする。
【００１２】なお、上記した本発明では、各ソーススト
ーリーについて共通のプロローグおよびエピローグを用
意するものとしたが、ストーリーの大筋が一致する場合
には、それぞれのソースストーリー毎にプロローグおよ
びエピローグもしくはその何れかを別個に用意して、こ
れらも乱数により選択できるように構成してもよい。ま
た、サブストーリーの数もそれぞれのソースストーリー
について異ならせた場合は、欠如するサブストーリーに
相当する部分にダミーのサブストーリーを挿入し、新た
なストーリーでは次のサブストーリーにジャンプするよ
うにしてもよい。
ーリーについて共通のプロローグおよびエピローグを用
意するものとしたが、ストーリーの大筋が一致する場合
には、それぞれのソースストーリー毎にプロローグおよ
びエピローグもしくはその何れかを別個に用意して、こ
れらも乱数により選択できるように構成してもよい。ま
た、サブストーリーの数もそれぞれのソースストーリー
について異ならせた場合は、欠如するサブストーリーに
相当する部分にダミーのサブストーリーを挿入し、新た
なストーリーでは次のサブストーリーにジャンプするよ
うにしてもよい。
【００１３】
【作用】上記第１の発明の構成において、複数設けるソ
ースストーリーＳＴは、プロローグとエピローグを共通
とし、両者をつなぐ複数のサブストーリーＳＳＴ群をそ
れぞれ異ならせてなる。この複数のサブストーリーＳＳ
Ｔ群から、乱数に基づいてランダムに選択したサブスト
ーリーＳＳＴに先行するサブストーリーＳＳＴとの内容
に矛盾有る場合には、再度乱数に基づいて他のサブスト
ーリーＳＳＴを選択して新たなストーリーを生成する。
ースストーリーＳＴは、プロローグとエピローグを共通
とし、両者をつなぐ複数のサブストーリーＳＳＴ群をそ
れぞれ異ならせてなる。この複数のサブストーリーＳＳ
Ｔ群から、乱数に基づいてランダムに選択したサブスト
ーリーＳＳＴに先行するサブストーリーＳＳＴとの内容
に矛盾有る場合には、再度乱数に基づいて他のサブスト
ーリーＳＳＴを選択して新たなストーリーを生成する。
【００１４】上記第２の発明の構成において、複数設け
るソースストーリーＳＴは、プロローグとエピローグを
共通とし、両者をつなぐ複数のサブストーリーＳＳＴ群
をそれぞれ異ならせてなる。この複数のサブストーリー
ＳＳＴ群から、乱数に基づいてランダムに選択したサブ
ストーリーＳＳＴに先行するサブストーリーＳＳＴとの
時間軸に矛盾がある場合には、この時間軸を調整して新
たなストーリーを生成する。
るソースストーリーＳＴは、プロローグとエピローグを
共通とし、両者をつなぐ複数のサブストーリーＳＳＴ群
をそれぞれ異ならせてなる。この複数のサブストーリー
ＳＳＴ群から、乱数に基づいてランダムに選択したサブ
ストーリーＳＳＴに先行するサブストーリーＳＳＴとの
時間軸に矛盾がある場合には、この時間軸を調整して新
たなストーリーを生成する。
【００１５】上記第３の発明の構成において、複数設け
るソースストーリーＳＴは、プロローグとエピローグを
共通とし、両者をつなぐ複数のサブストーリーＳＳＴ群
をそれぞれ異ならせてなる。この複数のサブストーリー
ＳＳＴ群から、乱数に基づいてランダムに選択したサブ
ストーリーＳＳＴが先行するサブストーリーとの内容に
矛盾有りの場合には、再度の乱数に基づいて他のサブス
トーリーを選択すると共に、選択された前記サブストー
リーＳＳＴに先行するサブストーリーＳＳＴとの間の時
間軸に矛盾有りの場合には、この時間軸を調整して新た
なストーリーを生成する。
るソースストーリーＳＴは、プロローグとエピローグを
共通とし、両者をつなぐ複数のサブストーリーＳＳＴ群
をそれぞれ異ならせてなる。この複数のサブストーリー
ＳＳＴ群から、乱数に基づいてランダムに選択したサブ
ストーリーＳＳＴが先行するサブストーリーとの内容に
矛盾有りの場合には、再度の乱数に基づいて他のサブス
トーリーを選択すると共に、選択された前記サブストー
リーＳＳＴに先行するサブストーリーＳＳＴとの間の時
間軸に矛盾有りの場合には、この時間軸を調整して新た
なストーリーを生成する。
【００１６】また、上記第４の発明の構成において、複
数のソースストーリーＳＴは、プロローグとエピローグ
を共通とし、両者をつなぐ複数のサブストーリーＳＳＴ
をそれぞれ異ならせたてなる。ソースストーリーメモリ
ＳＴＭ１は、それぞれの時間軸ＴＯＤにアドレスを対応
させた複数のサブストーリーＳＳＴから構成した複数の
ストーリーユニットＳＵ（１〜Ｎ）を格納する。
数のソースストーリーＳＴは、プロローグとエピローグ
を共通とし、両者をつなぐ複数のサブストーリーＳＳＴ
をそれぞれ異ならせたてなる。ソースストーリーメモリ
ＳＴＭ１は、それぞれの時間軸ＴＯＤにアドレスを対応
させた複数のサブストーリーＳＳＴから構成した複数の
ストーリーユニットＳＵ（１〜Ｎ）を格納する。
【００１７】乱数発生回路２は、前記複数のストーリー
ユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生す
る。メモリアドレス発生回路３は、前記乱数発生回路２
で発生した乱数に基づいて前記ソースストーリーメモリ
ＳＴＭ１を構成するストーリーユニットＳＵ（１〜Ｎ）
を選択するアドレスを発生する。
ユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生す
る。メモリアドレス発生回路３は、前記乱数発生回路２
で発生した乱数に基づいて前記ソースストーリーメモリ
ＳＴＭ１を構成するストーリーユニットＳＵ（１〜Ｎ）
を選択するアドレスを発生する。
【００１８】サブストーリー読出し回路４は、前記アド
レスで指定されたサブストーリーＳＳＴを読み出す。矛
盾判定回路５は、前記読出したサブストーリーＳＳＴの
内容に先行するサブストーリーＳＳＴの内容の矛盾の有
無を判定し、内容に矛盾有りの判定に対して前記乱数発
生回路２に乱数発生の再実行を指示する。
レスで指定されたサブストーリーＳＳＴを読み出す。矛
盾判定回路５は、前記読出したサブストーリーＳＳＴの
内容に先行するサブストーリーＳＳＴの内容の矛盾の有
無を判定し、内容に矛盾有りの判定に対して前記乱数発
生回路２に乱数発生の再実行を指示する。
【００１９】サブストーリー組立回路７は、前記サブス
トーリー読出し回路４で読出したサブストーリーＳＳＴ
をサブストーリー群として組み込む。新ストーリー格納
メモリ８は、前記サブストーリー組立回路７で組み立て
たサブストーリーＳＳＴ群を前記ソースストーリーメモ
リＳＴＭ１から読み込んだプロローグおよびエピローグ
と共に格納する。
トーリー読出し回路４で読出したサブストーリーＳＳＴ
をサブストーリー群として組み込む。新ストーリー格納
メモリ８は、前記サブストーリー組立回路７で組み立て
たサブストーリーＳＳＴ群を前記ソースストーリーメモ
リＳＴＭ１から読み込んだプロローグおよびエピローグ
と共に格納する。
【００２０】上記第５の発明の構成において、複数のソ
ースストーリーＳＴは、プロローグとエピローグを共通
とし、両者をつなぐ複数のサブストーリーＳＳＴをそれ
ぞれ異ならせてなる。ソースストーリーメモリＳＴＭ１
は、それぞれ時間軸ＴＯＤにアドレスを対応させた複数
のサブストーリーＳＳＴから構成した複数のストーリー
ユニットＳＵ（１〜Ｎ）を格納する。
ースストーリーＳＴは、プロローグとエピローグを共通
とし、両者をつなぐ複数のサブストーリーＳＳＴをそれ
ぞれ異ならせてなる。ソースストーリーメモリＳＴＭ１
は、それぞれ時間軸ＴＯＤにアドレスを対応させた複数
のサブストーリーＳＳＴから構成した複数のストーリー
ユニットＳＵ（１〜Ｎ）を格納する。
【００２１】乱数発生回路２は、前記複数のストーリー
ユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生す
る。メモリアドレス発生回路３は、前記乱数発生回路２
で発生した乱数に基づいて前記ソースストーリーメモリ
ＳＴＭ１を構成するストーリーユニットＳＵ（１〜Ｎ）
を選択するアドレスを発生する。
ユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生す
る。メモリアドレス発生回路３は、前記乱数発生回路２
で発生した乱数に基づいて前記ソースストーリーメモリ
ＳＴＭ１を構成するストーリーユニットＳＵ（１〜Ｎ）
を選択するアドレスを発生する。
【００２２】サブストーリー読出し回路４は、前記アド
レスで指定されたサブストーリーＳＳＴを読み出す。矛
盾判定回路５は、前記読出したサブストーリーＳＳＴの
時間軸ＴＯＤに先行するサブストーリーＳＳＴの時間軸
の矛盾の有無を判定する。時間軸調整回路６は、前記矛
盾判定回路５の時間軸の矛盾有りの判定に応じて前記読
出したサブストーリーＳＳＴの時間軸を調整する。
レスで指定されたサブストーリーＳＳＴを読み出す。矛
盾判定回路５は、前記読出したサブストーリーＳＳＴの
時間軸ＴＯＤに先行するサブストーリーＳＳＴの時間軸
の矛盾の有無を判定する。時間軸調整回路６は、前記矛
盾判定回路５の時間軸の矛盾有りの判定に応じて前記読
出したサブストーリーＳＳＴの時間軸を調整する。
【００２３】サブストーリー組立回路７は、前記時間軸
調整回路６で調整を施した前記サブストーリーＳＳＴを
サブストーリーＳＳＴ群として組み込む。新ストーリー
格納メモリ８は、前記サブストーリー組立回路７で組み
立てたサブストーリーＳＳＴ群を前記ソースストーリー
メモリＳＴＭ１から読み込んだプロローグおよびエピロ
ーグと共に格納する。
調整回路６で調整を施した前記サブストーリーＳＳＴを
サブストーリーＳＳＴ群として組み込む。新ストーリー
格納メモリ８は、前記サブストーリー組立回路７で組み
立てたサブストーリーＳＳＴ群を前記ソースストーリー
メモリＳＴＭ１から読み込んだプロローグおよびエピロ
ーグと共に格納する。
【００２４】上記第６の発明の構成において、複数のソ
ースストーリーＳＴは、プロローグとエピローグを共通
とし、両者をつなぐ複数のサブストーリーＳＳＴをそれ
ぞれ異ならせてなる。ソースストーリーメモリＳＴＭ１
は、それぞれ時間軸ＴＯＤにアドレスを対応させた複数
のサブストーリーＳＳＴから構成した複数のストーリー
ユニットＳＵ（１〜Ｎ）を格納する。
ースストーリーＳＴは、プロローグとエピローグを共通
とし、両者をつなぐ複数のサブストーリーＳＳＴをそれ
ぞれ異ならせてなる。ソースストーリーメモリＳＴＭ１
は、それぞれ時間軸ＴＯＤにアドレスを対応させた複数
のサブストーリーＳＳＴから構成した複数のストーリー
ユニットＳＵ（１〜Ｎ）を格納する。
【００２５】乱数発生回路２は、前記複数のストーリー
ユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生す
る。メモリアドレス発生回路３は、前記乱数発生回路２
で発生した乱数に基づいて前記ソースストーリーメモリ
ＳＴＭ１を構成するストーリーユニットＳＵ（１〜Ｎ）
を選択するアドレスを発生する。
ユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生す
る。メモリアドレス発生回路３は、前記乱数発生回路２
で発生した乱数に基づいて前記ソースストーリーメモリ
ＳＴＭ１を構成するストーリーユニットＳＵ（１〜Ｎ）
を選択するアドレスを発生する。
【００２６】サブストーリー読出し回路４は、前記アド
レスで指定されたサブストーリーＳＳＴを読み出す。矛
盾判定回路５は、前記読出したサブストーリーＳＳＴの
内容と時間軸ＴＯＤの時間軸の矛盾の有無を判定し、内
容に矛盾有りの判定に対して前記乱数発生回路２に乱数
発生の再実行を指示する。
レスで指定されたサブストーリーＳＳＴを読み出す。矛
盾判定回路５は、前記読出したサブストーリーＳＳＴの
内容と時間軸ＴＯＤの時間軸の矛盾の有無を判定し、内
容に矛盾有りの判定に対して前記乱数発生回路２に乱数
発生の再実行を指示する。
【００２７】時間軸調整回路６は、前記矛盾判定回路５
の時間軸の矛盾有りの判定に応じて前記読出したサブス
トーリーＳＳＴの時間軸を調整する。サブストーリー組
立回路７は、前記時間軸調整回路６で調整を施した前記
サブストーリーＳＳＴをサブストーリーＳＳＴ群として
組み込む。新ストーリー格納メモリ８は、前記サブスト
ーリー組立回路７で組み立てたサブストーリーＳＳＴ群
を前記ソースストーリーメモリＳＴＭ１から読み込んだ
プロローグおよびエピローグと共に格納する。
の時間軸の矛盾有りの判定に応じて前記読出したサブス
トーリーＳＳＴの時間軸を調整する。サブストーリー組
立回路７は、前記時間軸調整回路６で調整を施した前記
サブストーリーＳＳＴをサブストーリーＳＳＴ群として
組み込む。新ストーリー格納メモリ８は、前記サブスト
ーリー組立回路７で組み立てたサブストーリーＳＳＴ群
を前記ソースストーリーメモリＳＴＭ１から読み込んだ
プロローグおよびエピローグと共に格納する。
【００２８】なお、それぞれのソースストーリー毎にプ
ロローグおよびエピローグもしくはその何れかを別個に
用意して、これらも乱数により選択できるように構成し
た場合は、新ストーリー格納メモリ８に格納される新た
なストーリーは、そのプロローグまたはエピローグ、も
しくはその双方が異なる新ストーリーを構成できる。
ロローグおよびエピローグもしくはその何れかを別個に
用意して、これらも乱数により選択できるように構成し
た場合は、新ストーリー格納メモリ８に格納される新た
なストーリーは、そのプロローグまたはエピローグ、も
しくはその双方が異なる新ストーリーを構成できる。
【００２９】
【実施例】以下、本発明の実施例につき、図面を参照し
て詳細に説明する。図１は本発明によるストーリー自動
生成方法を適用するストーリー自動生成の一例を説明す
る機能ブロック図であって、１はソースストーリーメモ
リ（ＳＴＭ）、２は乱数発生回路、３はメモリアドレス
発生回路、４はサブストーリー（ＳＳＴ）読出し回路、
５は矛盾判定回路、６は時間軸調整回路、７はサブスト
ーリー組立回路、８は新ストーリー格納メモリ、９は出
力装置、１０は初期設定回路である。
て詳細に説明する。図１は本発明によるストーリー自動
生成方法を適用するストーリー自動生成の一例を説明す
る機能ブロック図であって、１はソースストーリーメモ
リ（ＳＴＭ）、２は乱数発生回路、３はメモリアドレス
発生回路、４はサブストーリー（ＳＳＴ）読出し回路、
５は矛盾判定回路、６は時間軸調整回路、７はサブスト
ーリー組立回路、８は新ストーリー格納メモリ、９は出
力装置、１０は初期設定回路である。
【００３０】同図において、ソースストーリーメモリ
（ＳＴＭ）１はプロローグ格納部１1とサブストーリー
格納部１2 およびエピローグ格納部１3 とからなり、プ
ロローグとエピローグはサブストーリー格納部１2 に格
納される複数のストーリーユニット（図２）に対して共
通として用意されている。図２はソースストーリーメモ
リ（ＳＴＭ）の格納内容の一例を説明する模式図であっ
て、ストーリーユニットＳＵ「０」は図１のプロローグ
格納部１1 とエピローグ格納部１3 に相当し、ＳＵ
「１」〜ＳＵ「Ｎ」は第１〜第Ｎのサブストーリーの格
納部である。
（ＳＴＭ）１はプロローグ格納部１1とサブストーリー
格納部１2 およびエピローグ格納部１3 とからなり、プ
ロローグとエピローグはサブストーリー格納部１2 に格
納される複数のストーリーユニット（図２）に対して共
通として用意されている。図２はソースストーリーメモ
リ（ＳＴＭ）の格納内容の一例を説明する模式図であっ
て、ストーリーユニットＳＵ「０」は図１のプロローグ
格納部１1 とエピローグ格納部１3 に相当し、ＳＵ
「１」〜ＳＵ「Ｎ」は第１〜第Ｎのサブストーリーの格
納部である。
【００３１】図３はソースストーリーの構成例を説明す
る模式図であって、１つのソースストーリーは、タイト
ル、プロローグ、サブストーリー，，，，お
よびエピローグとから構成される。そして、各サブスト
ーリー，，，，には、事象発生順ＴＯＤ、す
なわち、ストーリーの筋の展開に沿った時間データＴ1,
Ｔ2,Ｔ3,Ｔ4,Ｔ5 がアドレスとして記録されている。
る模式図であって、１つのソースストーリーは、タイト
ル、プロローグ、サブストーリー，，，，お
よびエピローグとから構成される。そして、各サブスト
ーリー，，，，には、事象発生順ＴＯＤ、す
なわち、ストーリーの筋の展開に沿った時間データＴ1,
Ｔ2,Ｔ3,Ｔ4,Ｔ5 がアドレスとして記録されている。
【００３２】各サブストーリーの格納部ＳＵ「１」〜Ｓ
Ｕ「Ｎ」には、それぞれのサブストーリーＳＳＴを構成
する所謂「物語の筋」であるＡ１〜Ａｎ、Ｂ１〜Ｂｎ、
Ｃ１〜Ｃｎ、・・・・Ｎ１〜Ｎｎが、それらの事象（す
なわち、筋の展開）順すなわち時間軸（順）ＴＯＤに格
納されている。この時間軸ＴＯＤは、それぞれのサブス
トーリーＳＳＴの進行の時間軸に相当し、後述するアド
レス発生回路３から出力されるメモリアドレスでアクセ
スされて、対応するサブストーリー（ＳＳＴ）Ａ１〜Ａ
ｎ、Ｂ１〜Ｂｎ、Ｃ１〜Ｃｎ、・・・・Ｎ１〜Ｎｎの何
れかが読み出される。
Ｕ「Ｎ」には、それぞれのサブストーリーＳＳＴを構成
する所謂「物語の筋」であるＡ１〜Ａｎ、Ｂ１〜Ｂｎ、
Ｃ１〜Ｃｎ、・・・・Ｎ１〜Ｎｎが、それらの事象（す
なわち、筋の展開）順すなわち時間軸（順）ＴＯＤに格
納されている。この時間軸ＴＯＤは、それぞれのサブス
トーリーＳＳＴの進行の時間軸に相当し、後述するアド
レス発生回路３から出力されるメモリアドレスでアクセ
スされて、対応するサブストーリー（ＳＳＴ）Ａ１〜Ａ
ｎ、Ｂ１〜Ｂｎ、Ｃ１〜Ｃｎ、・・・・Ｎ１〜Ｎｎの何
れかが読み出される。
【００３３】すなわち、ストーリーユニットＳＵ「１」
のサブストーリー（ＳＳＴ）Ａ１〜Ａｎは、ストーリー
ユニットＳＵ「０」のプロローグ格納部１1 とエピロー
グ格納部１3 に格納されているプロローグとエピローグ
とで１つのソースストーリーを構成し、以下同様に、Ｎ
個のソースストーリーが用意されている。つまり、スト
ーリーユニットＳＵ「１」〜ＳＵ「Ｎ」をそれぞれの単
位で読み出すことで既成のＮ個の物語が得られる。
のサブストーリー（ＳＳＴ）Ａ１〜Ａｎは、ストーリー
ユニットＳＵ「０」のプロローグ格納部１1 とエピロー
グ格納部１3 に格納されているプロローグとエピローグ
とで１つのソースストーリーを構成し、以下同様に、Ｎ
個のソースストーリーが用意されている。つまり、スト
ーリーユニットＳＵ「１」〜ＳＵ「Ｎ」をそれぞれの単
位で読み出すことで既成のＮ個の物語が得られる。
【００３４】このように、ソースストーリーメモリＳＴ
Ｍ１は、それぞれ時間軸ＴＯＤにアドレスを対応させた
複数のサブストーリーＳＳＴから構成した複数のストー
リーユニットＳＵ（１〜Ｎ）を格納している。このソー
スストーリーメモリＳＴＭ１は、書き換え、あるいは差
し換え、あるいは増設することにより他のストーリー生
成を可能とすることができる。
Ｍ１は、それぞれ時間軸ＴＯＤにアドレスを対応させた
複数のサブストーリーＳＳＴから構成した複数のストー
リーユニットＳＵ（１〜Ｎ）を格納している。このソー
スストーリーメモリＳＴＭ１は、書き換え、あるいは差
し換え、あるいは増設することにより他のストーリー生
成を可能とすることができる。
【００３５】以下では、ソースストーリーメモリＳＴＭ
１を一個設置されているものとして説明するが、複数の
ソースストーリーメモリＳＴＭ１を設置した場合には初
期設定回路から、任意のストーリーの生成を選択する。
図１において、まず、初期設定回路１０から所定のスタ
ートボタン等でストーリー生成動作の開始を指示する
と、ソースストーリーメモリＳＴＭ１のプロローグ格納
部１1 とエピローグ格納部１3 に格納されているプロロ
ーグとエピローグとのストーリーデータが新ストーリー
格納メモリ８に転送される。
１を一個設置されているものとして説明するが、複数の
ソースストーリーメモリＳＴＭ１を設置した場合には初
期設定回路から、任意のストーリーの生成を選択する。
図１において、まず、初期設定回路１０から所定のスタ
ートボタン等でストーリー生成動作の開始を指示する
と、ソースストーリーメモリＳＴＭ１のプロローグ格納
部１1 とエピローグ格納部１3 に格納されているプロロ
ーグとエピローグとのストーリーデータが新ストーリー
格納メモリ８に転送される。
【００３６】乱数発生回路２は、前記複数のストーリー
ユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生す
る。時発生した乱数をメモリアドレス発生回路３に与え
る。メモリアドレス発生回路３は、前記乱数発生回路２
で発生した乱数に基づいて前記ソースストーリーメモリ
ＳＴＭ１を構成するストーリーユニットＳＵ（１〜Ｎ）
を選択するアドレスを発生し、サブストーリー読出し回
路４が複数のストーリーユニットＳＵ（１〜Ｎ）のうち
の上記アドレスでアクセスされたサブストーリーＳＳＴ
（例えば、ＳＵ「１」）の事象発生順（時間軸順：タイ
ムオーダー）ＴＯＤ１に対応したサブストーリーデータ
（Ａ１）を読み出す。
ユニットＳＵ（１〜Ｎ）の数に対応した乱数を発生す
る。時発生した乱数をメモリアドレス発生回路３に与え
る。メモリアドレス発生回路３は、前記乱数発生回路２
で発生した乱数に基づいて前記ソースストーリーメモリ
ＳＴＭ１を構成するストーリーユニットＳＵ（１〜Ｎ）
を選択するアドレスを発生し、サブストーリー読出し回
路４が複数のストーリーユニットＳＵ（１〜Ｎ）のうち
の上記アドレスでアクセスされたサブストーリーＳＳＴ
（例えば、ＳＵ「１」）の事象発生順（時間軸順：タイ
ムオーダー）ＴＯＤ１に対応したサブストーリーデータ
（Ａ１）を読み出す。
【００３７】読出されたサブストーリーデータ（Ａ１）
に時間データ（年、月、日、時刻）の記述があり、また
プロローグにも時間データの記述がある場合は、矛盾判
定回路５において時間軸の妥当性を判定するが、ここで
はプロローグを共通としているので、時間軸が前後する
虞はないので、読み出したサブストーリーデータ（Ａ
１）はサブストーリー組立回路７に渡す。
に時間データ（年、月、日、時刻）の記述があり、また
プロローグにも時間データの記述がある場合は、矛盾判
定回路５において時間軸の妥当性を判定するが、ここで
はプロローグを共通としているので、時間軸が前後する
虞はないので、読み出したサブストーリーデータ（Ａ
１）はサブストーリー組立回路７に渡す。
【００３８】次に、乱数発生回路２が乱数を発生し、上
記と同様にして、例えばサブストーリーＳＳＴ（ＳＵ
「３」）のタイムオーダーＴＯＤ２に対応したサブスト
ーリーデータ（Ｃ２）を読み出す。読み出したサブスト
ーリーデータ（Ｃ２）に時間データ（年、月、日、時
刻）の記述があり、また先に読み出したサブストーリー
データ（Ａ１）にも時間データの記述がある場合は、矛
盾判定回路５において時間軸の妥当性を判定する。
記と同様にして、例えばサブストーリーＳＳＴ（ＳＵ
「３」）のタイムオーダーＴＯＤ２に対応したサブスト
ーリーデータ（Ｃ２）を読み出す。読み出したサブスト
ーリーデータ（Ｃ２）に時間データ（年、月、日、時
刻）の記述があり、また先に読み出したサブストーリー
データ（Ａ１）にも時間データの記述がある場合は、矛
盾判定回路５において時間軸の妥当性を判定する。
【００３９】また、このとき、先に読み出したサブスト
ーリデータ（Ａ１）において消去された事象が今回読み
出したサブストーリーデータ（Ｃ２）に存在することが
矛盾判定回路５で判定されると、当該読み出したサブス
トーリーデータ（Ｃ２）は捨てられ、乱数発生回路２に
乱数の発生を指示する。同様にしてサブストーリーＳＳ
Ｔ（例えば、ＳＵ「Ｎ」）のタイムオーダーＴＯＤ２に
対応したサブストーリーデータ（Ｎ２）を読み出す。
ーリデータ（Ａ１）において消去された事象が今回読み
出したサブストーリーデータ（Ｃ２）に存在することが
矛盾判定回路５で判定されると、当該読み出したサブス
トーリーデータ（Ｃ２）は捨てられ、乱数発生回路２に
乱数の発生を指示する。同様にしてサブストーリーＳＳ
Ｔ（例えば、ＳＵ「Ｎ」）のタイムオーダーＴＯＤ２に
対応したサブストーリーデータ（Ｎ２）を読み出す。
【００４０】このサブストーリーデータ（Ｎ２）の矛盾
判定の結果、矛盾がない場合、このデータをサブストー
リー組立回路７に渡す。以下、同様にして、乱数発生に
基づいてストーリーユニットＳＵ（１〜Ｎ）のうちのタ
イムオーダーＴＯＤ３、ＴＯＤ４、ＴＯＤ５、・・・・
のサブストーリーデータの読み出しと矛盾判定を行いつ
つＴＯＤｎまでのサブストーリーデータを読み出して組
立を行った後、新ストーリー格納メモリ８に転送し、最
後にエピローグのデータを転送して完成された新たなス
トーリーを新ストーリー格納メモリ８に格納する。
判定の結果、矛盾がない場合、このデータをサブストー
リー組立回路７に渡す。以下、同様にして、乱数発生に
基づいてストーリーユニットＳＵ（１〜Ｎ）のうちのタ
イムオーダーＴＯＤ３、ＴＯＤ４、ＴＯＤ５、・・・・
のサブストーリーデータの読み出しと矛盾判定を行いつ
つＴＯＤｎまでのサブストーリーデータを読み出して組
立を行った後、新ストーリー格納メモリ８に転送し、最
後にエピローグのデータを転送して完成された新たなス
トーリーを新ストーリー格納メモリ８に格納する。
【００４１】新ストーリー格納メモリ８に格納された新
ストーリーデータは表示装置あるいはプリント装置から
なる出力装置９で出力される。このように、矛盾判定回
路５は読出したサブストーリーＳＳＴの内容と事象発生
順ＴＯＤの時間軸の矛盾の有無を判定し、内容に矛盾有
りの判定に対して前記乱数発生回路２に乱数発生の再実
行を指示する。
ストーリーデータは表示装置あるいはプリント装置から
なる出力装置９で出力される。このように、矛盾判定回
路５は読出したサブストーリーＳＳＴの内容と事象発生
順ＴＯＤの時間軸の矛盾の有無を判定し、内容に矛盾有
りの判定に対して前記乱数発生回路２に乱数発生の再実
行を指示する。
【００４２】そして、時間軸調整回路６は、前記矛盾判
定回路５の時間軸の矛盾有りの判定に応じて前記読出し
たサブストーリーＳＳＴの時間軸を調整する。また、サ
ブストーリー組立回路７は、前記時間軸調整回路６で調
整を施した前記サブストーリーＳＳＴをサブストーリー
ＳＳＴ群として組み込む。組立られたサブストーリー群
は新ストーリー格納メモリ８に転送され、ソースストー
リーメモリＳＴＭ１から読み込んだプロローグおよびエ
ピローグと共に新たなストーリーが生成される。
定回路５の時間軸の矛盾有りの判定に応じて前記読出し
たサブストーリーＳＳＴの時間軸を調整する。また、サ
ブストーリー組立回路７は、前記時間軸調整回路６で調
整を施した前記サブストーリーＳＳＴをサブストーリー
ＳＳＴ群として組み込む。組立られたサブストーリー群
は新ストーリー格納メモリ８に転送され、ソースストー
リーメモリＳＴＭ１から読み込んだプロローグおよびエ
ピローグと共に新たなストーリーが生成される。
【００４３】このようにして、ソースストーリーとがこ
となる筋の展開を持った新規なストーリーが生成され
る。次に、上記したストーリー生成の手順をさらに詳細
に説明する。図４、図５、図６は本発明によるストーリ
ー生成方法とこの生成方法を適用する装置の動作を説明
するフローチヤートであって、図５は図４の後続処理手
順、図６は図５の後続処理手順で、ここではプロローグ
に続く最初の事象発生順（タイムオーダー）ＴＯＤ１の
サブストーリーデータには矛盾がないものとして説明す
る。
となる筋の展開を持った新規なストーリーが生成され
る。次に、上記したストーリー生成の手順をさらに詳細
に説明する。図４、図５、図６は本発明によるストーリ
ー生成方法とこの生成方法を適用する装置の動作を説明
するフローチヤートであって、図５は図４の後続処理手
順、図６は図５の後続処理手順で、ここではプロローグ
に続く最初の事象発生順（タイムオーダー）ＴＯＤ１の
サブストーリーデータには矛盾がないものとして説明す
る。
【００４４】先ず、図４において、ストーリー生成がス
タートすると、ソースストーリーメモリＳＴＭ１のプロ
ローグ格納部１1 からプロローグデータを新ストーリー
格納メモリ８に格納する（Ｓ−１）。続いて、乱数発生
回路２は乱数ｉ（＝１〜Ｎ）を発生し（Ｓ−２）、サブ
ストーリー格納部１2 から乱数ｉで選択されたストーリ
ーユニットＳＵ「１」〜ＳＵ「Ｎ」の内の１つのタイム
オーダーＴＯＤ１のサブストーリーＳＳＴを読み出して
新ストーリー格納メモリ８に格納する（Ｓ−３）。
タートすると、ソースストーリーメモリＳＴＭ１のプロ
ローグ格納部１1 からプロローグデータを新ストーリー
格納メモリ８に格納する（Ｓ−１）。続いて、乱数発生
回路２は乱数ｉ（＝１〜Ｎ）を発生し（Ｓ−２）、サブ
ストーリー格納部１2 から乱数ｉで選択されたストーリ
ーユニットＳＵ「１」〜ＳＵ「Ｎ」の内の１つのタイム
オーダーＴＯＤ１のサブストーリーＳＳＴを読み出して
新ストーリー格納メモリ８に格納する（Ｓ−３）。
【００４５】ＴＯＤに＋１し（Ｓ−４）、乱数発生回路
２で乱数ｉを発生させる（Ｓ−５）。発生した乱数に対
応したアドレスでサブストーリー格納部１2 から乱数ｉ
で選択されたストーリーユニットＳＵ「１」〜ＳＵ
「Ｎ」の内の１つのタイムオーダーＴＯＤ２のサブスト
ーリーＳＳＴを読み出す（Ｓ−６）。読み出したサブス
トーリーの内容に矛盾があるか否かを判断し（Ｓ−
７）、矛盾なしであれば、次に先行するサブストーリー
のデータとの間での時間軸に矛盾があるか否かを判断す
る（Ｓ−８）。
２で乱数ｉを発生させる（Ｓ−５）。発生した乱数に対
応したアドレスでサブストーリー格納部１2 から乱数ｉ
で選択されたストーリーユニットＳＵ「１」〜ＳＵ
「Ｎ」の内の１つのタイムオーダーＴＯＤ２のサブスト
ーリーＳＳＴを読み出す（Ｓ−６）。読み出したサブス
トーリーの内容に矛盾があるか否かを判断し（Ｓ−
７）、矛盾なしであれば、次に先行するサブストーリー
のデータとの間での時間軸に矛盾があるか否かを判断す
る（Ｓ−８）。
【００４６】内容に矛盾があれば、再度乱数発生を行い
（Ｓ−５）、同様の処理を行い、同様にＴＯＤ２のサブ
ストーリーの読み出しを行って、内容矛盾無しまで繰り
返す。内容に矛盾なしになったとき、さらに当該読み出
しデータの時間矛盾の有無を判断し、時間軸に矛盾がな
ければ読み出したＴＯＤ２のサブストーリーデータをサ
ブストーリー組立回路７に渡してストーリー群に組立て
る（Ｓ−８）。
（Ｓ−５）、同様の処理を行い、同様にＴＯＤ２のサブ
ストーリーの読み出しを行って、内容矛盾無しまで繰り
返す。内容に矛盾なしになったとき、さらに当該読み出
しデータの時間矛盾の有無を判断し、時間軸に矛盾がな
ければ読み出したＴＯＤ２のサブストーリーデータをサ
ブストーリー組立回路７に渡してストーリー群に組立て
る（Ｓ−８）。
【００４７】また、時間軸に矛盾があるときは、、時間
軸調整回路６で当該サブストーリーの時間軸を先行する
サブストーリーの時間軸に沿って調整した後（Ｓ−９）
にサブストーリー組立回路７に渡してストーリー群に組
み立てる（Ｓ−１０）。次に、ＴＯＤに＋１し（Ｓ−１
１）、乱数発生回路２で乱数ｉを発生させる（Ｓ−１
２）。発生した乱数に対応したアドレスでサブストーリ
ー格納部１2 から乱数ｉで選択されたストーリーユニッ
トＳＵ「１」〜ＳＵ「Ｎ」の内の１つのタイムオーダー
ＴＯＤ３のサブストーリーＳＳＴを読み出す（Ｓ−１
３）。
軸調整回路６で当該サブストーリーの時間軸を先行する
サブストーリーの時間軸に沿って調整した後（Ｓ−９）
にサブストーリー組立回路７に渡してストーリー群に組
み立てる（Ｓ−１０）。次に、ＴＯＤに＋１し（Ｓ−１
１）、乱数発生回路２で乱数ｉを発生させる（Ｓ−１
２）。発生した乱数に対応したアドレスでサブストーリ
ー格納部１2 から乱数ｉで選択されたストーリーユニッ
トＳＵ「１」〜ＳＵ「Ｎ」の内の１つのタイムオーダー
ＴＯＤ３のサブストーリーＳＳＴを読み出す（Ｓ−１
３）。
【００４８】読み出したサブストーリーの内容に矛盾が
あるか否かを判断し（Ｓ−１４）、矛盾なしであれば、
次に先行するサブストーリーのデータとの間での時間軸
に矛盾があるか否かを判断する（Ｓ−１５）。内容に矛
盾があれば、再度乱数発生を行い（Ｓ−１２）、同様の
処理を行い、同様にＴＯＤ３のサブストーリーの読み出
しを行って、内容矛盾無しまで繰り返す。
あるか否かを判断し（Ｓ−１４）、矛盾なしであれば、
次に先行するサブストーリーのデータとの間での時間軸
に矛盾があるか否かを判断する（Ｓ−１５）。内容に矛
盾があれば、再度乱数発生を行い（Ｓ−１２）、同様の
処理を行い、同様にＴＯＤ３のサブストーリーの読み出
しを行って、内容矛盾無しまで繰り返す。
【００４９】時間軸に矛盾がなければ読み出したＴＯＤ
２のサブストーリーデータをサブストーリー組立回路７
に渡してストーリー群に組立てる（Ｓ−１７）。また、
時間軸に矛盾があるときは、、時間軸調整回路６で当該
サブストーリーの時間軸を先行するサブストーリーの時
間軸に沿って調整した後（Ｓ−１６）にサブストーリー
組立回路７に渡してストーリー群に組み立てる（Ｓ−１
７）。
２のサブストーリーデータをサブストーリー組立回路７
に渡してストーリー群に組立てる（Ｓ−１７）。また、
時間軸に矛盾があるときは、、時間軸調整回路６で当該
サブストーリーの時間軸を先行するサブストーリーの時
間軸に沿って調整した後（Ｓ−１６）にサブストーリー
組立回路７に渡してストーリー群に組み立てる（Ｓ−１
７）。
【００５０】以下、ＴＯＤに＋１を繰り返して上記の処
理を繰り返し実行してＴＯＤｎのサブストーリーＮｎを
サブストーリー群に組立てる（Ｓ−１９）。サブストー
リーのデータが終了、すなわちＴＯＤが終了したとき
（Ｓ−２０）、組み立てたサブストーリー群を新ストー
リー格納メモリ８に転送して格納する（Ｓ−２１）と共
に、ソースストーリーメモリＳＴＭ１からエピローグデ
ータを新ストーリー格納メモリ８に転送して格納する
（Ｓ−２２）。
理を繰り返し実行してＴＯＤｎのサブストーリーＮｎを
サブストーリー群に組立てる（Ｓ−１９）。サブストー
リーのデータが終了、すなわちＴＯＤが終了したとき
（Ｓ−２０）、組み立てたサブストーリー群を新ストー
リー格納メモリ８に転送して格納する（Ｓ−２１）と共
に、ソースストーリーメモリＳＴＭ１からエピローグデ
ータを新ストーリー格納メモリ８に転送して格納する
（Ｓ−２２）。
【００５１】このようにして生成して新ストーリー格納
メモリ８に格納した新ストーリーは出力装置９に出力し
てモニター表示あるいはプリントアウトして（Ｓ−２
３）ストーリー生成動作がエンドとなる。以上の実施例
はソースストーリーメモリＳＴＭ１に格納される複数の
ソースストーリーのプロローグとエピローグを共通のも
のとしたものである。
メモリ８に格納した新ストーリーは出力装置９に出力し
てモニター表示あるいはプリントアウトして（Ｓ−２
３）ストーリー生成動作がエンドとなる。以上の実施例
はソースストーリーメモリＳＴＭ１に格納される複数の
ソースストーリーのプロローグとエピローグを共通のも
のとしたものである。
【００５２】以上の実施例により、ストーリーをそれぞ
れ異ならせた複数のソースストーリーから、予め筋を設
定することなく新たなストーリーを自動生成することが
できる。この実施例に代えて、それぞれのソースストー
リーのプロローグとエピローグの一方もしくは両方を異
なったものとした場合は、初期設定回路１０でのプロロ
ーグの選択を乱数発生回路で発生させた乱数で選択する
ように構成することにより、プロローグとエピローグも
異なる新たなストーリーを生成することができる。
れ異ならせた複数のソースストーリーから、予め筋を設
定することなく新たなストーリーを自動生成することが
できる。この実施例に代えて、それぞれのソースストー
リーのプロローグとエピローグの一方もしくは両方を異
なったものとした場合は、初期設定回路１０でのプロロ
ーグの選択を乱数発生回路で発生させた乱数で選択する
ように構成することにより、プロローグとエピローグも
異なる新たなストーリーを生成することができる。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
あるプロローグに従って同じエピローグのストーリーで
はあるが、その途中の筋の展開を異にした物語などを製
作者自身も予測し得ないバリエーションとして楽しむこ
とのできるストーリーを自動生成する方法および装置を
提供することができる。
あるプロローグに従って同じエピローグのストーリーで
はあるが、その途中の筋の展開を異にした物語などを製
作者自身も予測し得ないバリエーションとして楽しむこ
とのできるストーリーを自動生成する方法および装置を
提供することができる。
【図１】本発明によるストーリー自動生成方法を適用す
るストーリー自動生成の一例を説明する機能ブロック図
である。
るストーリー自動生成の一例を説明する機能ブロック図
である。
【図２】本発明によるストーリー自動生成装置のソース
ストーリーメモリ（ＳＴＭ）の格納内容の一例を説明す
る模式図である。
ストーリーメモリ（ＳＴＭ）の格納内容の一例を説明す
る模式図である。
【図３】本発明によるストーリー自動生成装置のソース
ストーリーの構成例を説明する模式図である。
ストーリーの構成例を説明する模式図である。
【図４】本発明によるストーリー生成方法とこの生成方
法を適用する装置の動作を説明する部分フローチヤート
である。
法を適用する装置の動作を説明する部分フローチヤート
である。
【図５】本発明によるストーリー生成方法とこの生成方
法を適用する装置の動作を説明する図４に続く部分フロ
ーチヤートである。
法を適用する装置の動作を説明する図４に続く部分フロ
ーチヤートである。
【図６】本発明によるストーリー生成方法とこの生成方
法を適用する装置の動作を説明する図５に続く部分フロ
ーチヤートである。
法を適用する装置の動作を説明する図５に続く部分フロ
ーチヤートである。
１ ソースストーリーメモリ（ＳＴＭ） ２ 乱数発生回路 ３ メモリアドレス発生回路 ４ サブストーリー（ＳＳＴ）読出し回路 ５ 矛盾判定回路 ６ 時間軸調整回路 ７ サブストーリー組立回路 ８ 新ストーリー格納メモリ ９ 出力装置 １０ 初期設定回路。
Claims (6)
- 【請求項１】プロローグとエピローグを共通とし、両者
をつなぐ複数かつ同数のサブストーリーをそれぞれ異な
らせた複数のソースストーリーを読み出し可能に格納し
たデータ格納手段を有し、乱数発生手段で発生した所定
の乱数に基づいて、前記サブストーリーの時間軸に沿っ
てランダムに選択して読み出し、先行するサブストーリ
ーとの内容に矛盾有りの場合には再度発生させた乱数に
基づく他のサブストーリーを選択して読み出して新たな
ストーリーを組み立てた後、可読的に出力することを特
徴とするストーリー自動生成方法。 - 【請求項２】プロローグとエピローグを共通とし、両者
をつなぐ複数かつ同数のサブストーリーをそれぞれ異な
らせた複数のソースストーリーを読み出し可能に格納し
たデータ格納手段を有し、乱数発生手段で発生した所定
の乱数に基づいて、前記サブストーリーの時間軸に沿っ
てランダムに選択して読み出し、先行するサブストーリ
ーとの時間軸に矛盾有りの場合には前記読み出したサブ
ストーリーの時間軸を調整して新たなストーリーを組み
立てた後、可読的に出力することを特徴とするストーリ
ー自動生成方法。 - 【請求項３】プロローグとエピローグを共通とし、両者
をつなぐ複数かつ同数のサブストーリーをそれぞれ異な
らせた複数のソースストーリーを読み出し可能に格納し
たデータ格納出力を有し、乱数発生手段で発生した所定
の乱数に基づいて乱数に基づいて前記サブストーリーの
時間軸に沿ってランダムに選択して読み出し、先行する
サブストーリーとの内容に矛盾有りの場合には再度発生
させた乱数に基づく他のサブストーリーを選択して読み
出すと共に、先行するサブストーリーとの時間軸に矛盾
有りの場合には前記読み出したサブストーリーの時間軸
を調整して新たなストーリーを組み立てた後、可読的に
出力することを特徴とするストーリー自動生成方法。 - 【請求項４】プロローグとエピローグを共通とし、両者
をつなぐ複数かつ同数のサブストーリーをそれぞれ異な
らせた複数のソースストーリーからサブストーリーの時
間軸に沿ってランダムに選択されたサブストーリーを組
み立てて新たなストーリーを生成するストーリー自動生
成装置において、 それぞれの時間軸に沿ってアドレスを対応させた複数の
サブストーリーから構成した複数のストーリーユニット
を格納するソースストーリーメモリと、 前記複数のストーリーユニットの数に対応した乱数を発
生する乱数発生回路と、 前記乱数発生回路で発生した乱数に基づいて前記ソース
ストーリーメモリを構成するストーリーユニットを選択
するアドレスを発生するメモリアドレス発生回路と、 前記アドレスで指定されたサブストーリーを読み出すサ
ブストーリー読出し回路と、 前記読出したサブストーリーの内容に先行するサブスト
ーリーの内容の矛盾の有無を判定し、内容に矛盾有りの
判定に対して前記乱数発生回路に乱数発生の再実行を指
示する矛盾判定回路と、 前記サブストーリー読出し回路で読出したサブストーリ
ーをサブストーリー群として組み込むサブストーリー組
立回路と、 前記サブストーリー組立回路で組み立てたサブストーリ
ー群を前記ソースストーリーメモリから読み込んだプロ
ローグおよびエピローグと共に格納する新ストーリー格
納メモリとから構成したことを特徴とするストーリー自
動生成装置。 - 【請求項５】プロローグとエピローグを共通とし、両者
をつなぐ複数かつ同数のサブストーリーをそれぞれ異な
らせた複数のソースストーリーを有し、ランダムに選択
された前記サブストーリーを組み立てて新たなストーリ
ーを生成するストーリー自動生成装置において、 それぞれ時間軸に沿ってアドレスを対応させた複数のサ
ブストーリーから構成した複数のストーリーユニットを
格納するソースストーリーメモリと、 前記複数のストーリーユニットの数に対応した乱数を発
生する乱数発生回路と、 前記乱数発生回路で発生した乱数に基づいて前記ソース
ストーリーメモリを構成するストーリーユニットを選択
するアドレスを発生するメモリアドレス発生回路と、 前記アドレスで指定されたサブストーリーを読み出すサ
ブストーリー読出し回路と、 前記読出したサブストーリーの時間軸に沿って先行する
サブストーリーの時間軸の矛盾の有無を判定する矛盾判
定回路と、 前記矛盾判定回路の時間軸に矛盾有りの判定に応じて前
記読出したサブストーリーの時間軸を調整する時間軸調
整回路と、 前記時間軸調整回路で調整を施した前記サブストーリー
をサブストーリー群として組み込むサブストーリー組立
回路と、 前記サブストーリー組立回路で組み立てたサブストーリ
ー群を前記ソースストーリーメモリから読み込んだプロ
ローグおよびエピローグと共に格納する新ストーリー格
納メモリとから構成したことを特徴とするストーリー自
動生成装置。 - 【請求項６】プロローグとエピローグを共通とし、両者
をつなぐ複数かつ同数のサブストーリーをそれぞれ異な
らせた複数のソースストーリーを有し、ランダムに選択
された前記サブストーリーを組み込んで新たなストーリ
ーを生成するストーリー自動生成装置において、 それぞれ時間軸に沿ってアドレスを対応させた複数のサ
ブストーリーから構成した複数のストーリーユニットを
格納するソースストーリーメモリと、 前記複数のストーリーユニットの数に対応した乱数を発
生する乱数発生回路と、 前記乱数発生回路で発生した乱数に基づいて前記ソース
ストーリーメモリを構成するストーリーユニットを選択
するアドレスを発生するメモリアドレス発生回路と、 前記アドレスで指定されたサブストーリーを読み出すサ
ブストーリー読出し回路と、 前記読出したサブストーリーの内容に矛盾有りの判定に
対して前記乱数発生回路に乱数発生の再実行を指示する
矛盾判定回路と、 前記矛盾判定回路の時間軸の矛盾有りの判定に応じて前
記読出したサブストーリーの時間軸を調整する時間軸調
整回路と、 前記時間軸調整回路で調整を施した前記サブストーリー
をサブストーリー群として組み込むサブストーリー組立
回路と、 前記サブストーリー組立回路で組み立てたサブストーリ
ー群を前記ソースストーリーメモリから読み込んだプロ
ローグおよびエピローグと共に格納する新ストーリー格
納メモリとから構成したことを特徴とするストーリー自
動生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11472095A JPH08314890A (ja) | 1995-05-12 | 1995-05-12 | ストーリー自動生成方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11472095A JPH08314890A (ja) | 1995-05-12 | 1995-05-12 | ストーリー自動生成方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08314890A true JPH08314890A (ja) | 1996-11-29 |
Family
ID=14644939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11472095A Pending JPH08314890A (ja) | 1995-05-12 | 1995-05-12 | ストーリー自動生成方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08314890A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000207470A (ja) * | 1998-08-26 | 2000-07-28 | Hitachi Ltd | Ｉｃカ―ド、端末、サ―バ |
| US7333967B1 (en) * | 1999-12-23 | 2008-02-19 | International Business Machines Corporation | Method and system for automatic computation creativity and specifically for story generation |
| WO2011126498A1 (en) * | 2010-04-09 | 2011-10-13 | Microsoft Corporation | Automated story generation |
-
1995
- 1995-05-12 JP JP11472095A patent/JPH08314890A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000207470A (ja) * | 1998-08-26 | 2000-07-28 | Hitachi Ltd | Ｉｃカ―ド、端末、サ―バ |
| US7333967B1 (en) * | 1999-12-23 | 2008-02-19 | International Business Machines Corporation | Method and system for automatic computation creativity and specifically for story generation |
| WO2011126498A1 (en) * | 2010-04-09 | 2011-10-13 | Microsoft Corporation | Automated story generation |
| US8422852B2 (en) | 2010-04-09 | 2013-04-16 | Microsoft Corporation | Automated story generation |
| US9161007B2 (en) | 2010-04-09 | 2015-10-13 | Microsoft Technology Licensing, Llc | Automated story generation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8105153B2 (en) | Method and system for dynamically leveling game play in electronic gaming environments | |
| US20020137566A1 (en) | Game machine and program therefor | |
| US4670881A (en) | Method of correcting data carried on video format signal | |
| JPH11512546A (ja) | シリアル動作式デジタルメモリの所定のラインを飛び越しアドレス指定するための装置 | |
| JP5011818B2 (ja) | 半導体記憶装置及びその試験方法 | |
| JPH08314890A (ja) | ストーリー自動生成方法および装置 | |
| US20050037846A1 (en) | Method of interactive computer game | |
| US20050005275A1 (en) | System, method, and data storage medium for sharing data between video games | |
| JP2001014382A (ja) | 分岐履歴テーブルの改良された論理検証のためのシミュレーション環境を生成する方法 | |
| JPS62187876A (ja) | 自動作曲機 | |
| JP3849132B2 (ja) | ゲーム装置およびゲーム処理方法ならびにプログラムを記録した記録媒体 | |
| US6629893B1 (en) | Game system and information storage medium | |
| WO2002017179A1 (en) | Electronic study method using multimedia | |
| JP2982974B2 (ja) | 乱数発生装置 | |
| JP4337990B2 (ja) | 問題出題装置および記録媒体 | |
| JP2512945B2 (ja) | 画像メモリ装置 | |
| JP2006318092A (ja) | 乱数生成エージェント | |
| JPS636876B2 (ja) | ||
| JPH0323000B2 (ja) | ||
| KR900702462A (ko) | 네트워크 구성 데이타 처리장치의 학습처리 방식 | |
| JP3809939B2 (ja) | Ｂｇｍ自動作成機能を有する多肢選択型ビデオゲーム装置 | |
| JPH0926786A (ja) | 代替音色演奏方法とその実施に使用する装置 | |
| KR20010035037A (ko) | 이벤트 보상 기법을 이용한 컨텐츠 자동 생성 방법 및 그알고리즘 | |
| JP3815928B2 (ja) | ゲーム装置及び情報記憶媒体 | |
| JPH0573060A (ja) | 自動リズム演奏器 |