JPH08316633A - 薄膜多層配線基板の製造方法 - Google Patents
薄膜多層配線基板の製造方法Info
- Publication number
- JPH08316633A JPH08316633A JP11560895A JP11560895A JPH08316633A JP H08316633 A JPH08316633 A JP H08316633A JP 11560895 A JP11560895 A JP 11560895A JP 11560895 A JP11560895 A JP 11560895A JP H08316633 A JPH08316633 A JP H08316633A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- multilayer wiring
- thin
- piq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 エッチングマスクとして金属膜を用いること
により、エッチング方法、エッチング材の選択性を向上
させるとともに、複数層の一括エッチングによって積層
精度と作業効率を向上させる。 【構成】 セラミック基板２に形成された配線引き出し
用パッド３上に薄膜多層配線７を形成する。この配線形
成時に、有機絶縁膜６、８を、気密封止メタライズパタ
ーン４上に残存させる。配線パターンを積層後、基板構
成材料である最上層のＬＳＩ接続パッド用ニッケル膜９
をエッチングマスクとして有機絶縁膜６、８を一括除去
する。
により、エッチング方法、エッチング材の選択性を向上
させるとともに、複数層の一括エッチングによって積層
精度と作業効率を向上させる。 【構成】 セラミック基板２に形成された配線引き出し
用パッド３上に薄膜多層配線７を形成する。この配線形
成時に、有機絶縁膜６、８を、気密封止メタライズパタ
ーン４上に残存させる。配線パターンを積層後、基板構
成材料である最上層のＬＳＩ接続パッド用ニッケル膜９
をエッチングマスクとして有機絶縁膜６、８を一括除去
する。
Description
【０００１】
【産業上の利用分野】本発明は、焼結メタライズを有す
るセラミック基板上に有機絶縁膜と金属配線パターンか
らなる薄膜多層配線を形成する薄膜多層配線基板の製造
方法に関する。
るセラミック基板上に有機絶縁膜と金属配線パターンか
らなる薄膜多層配線を形成する薄膜多層配線基板の製造
方法に関する。
【０００２】
【従来の技術】基板上に有機絶縁膜と金属配線パターン
からなる薄膜多層配線を有する高密度実装用多層配線電
子部品において、薄膜多層配線の形成は、各有機絶縁膜
および金属配線膜をエッチングマスク材で被覆しパター
ニングした後、選択的にエッチングすることによって行
われる。
からなる薄膜多層配線を有する高密度実装用多層配線電
子部品において、薄膜多層配線の形成は、各有機絶縁膜
および金属配線膜をエッチングマスク材で被覆しパター
ニングした後、選択的にエッチングすることによって行
われる。
【０００３】そして、従来、上記したエッチングマスク
材としてはホトレジストなどの有機膜が用いられ、一般
的には各層を順次エッチングする方法が採られている。
なお、この種の関連する従来技術としては、例えば特開
平４−９８８９３号公報に記載された、スルーホール付
きセラミック基板の表面を平坦化した多層配線基板の製
造方法が挙げられる。
材としてはホトレジストなどの有機膜が用いられ、一般
的には各層を順次エッチングする方法が採られている。
なお、この種の関連する従来技術としては、例えば特開
平４−９８８９３号公報に記載された、スルーホール付
きセラミック基板の表面を平坦化した多層配線基板の製
造方法が挙げられる。
【０００４】
【発明が解決しようとする課題】上記した従来技術で
は、薄膜多層配線を構成する有機絶縁膜および金属配線
膜のエッチングに際し、エッチングマスクとして有機膜
であるホトレジストを用いているために、耐ドライエッ
チング性が小さく、またウエットエッチングの際も、耐
エッチング性を得るための材質の選定、膜厚のコントロ
ールなどに制約が生じるという問題がある。
は、薄膜多層配線を構成する有機絶縁膜および金属配線
膜のエッチングに際し、エッチングマスクとして有機膜
であるホトレジストを用いているために、耐ドライエッ
チング性が小さく、またウエットエッチングの際も、耐
エッチング性を得るための材質の選定、膜厚のコントロ
ールなどに制約が生じるという問題がある。
【０００５】また、薄膜多層配線を構成する有機絶縁膜
や金属配線膜の成膜−加工を各層で逐次行うため、エッ
チングマスクの耐エッチング性に加えて、被エッチング
作業による下層膜へのダメージを少なくするとともに、
各層パターンの合わせ精度の厳密な管理が必要となる。
や金属配線膜の成膜−加工を各層で逐次行うため、エッ
チングマスクの耐エッチング性に加えて、被エッチング
作業による下層膜へのダメージを少なくするとともに、
各層パターンの合わせ精度の厳密な管理が必要となる。
【０００６】本発明の目的は、エッチングマスクとして
金属膜を用いることにより、エッチング方法、エッチン
グ材の選択性を向上させるとともに、複数層の一括エッ
チングによって積層精度と作業効率を向上させた薄膜多
層配線基板の製造方法を提供することにある。
金属膜を用いることにより、エッチング方法、エッチン
グ材の選択性を向上させるとともに、複数層の一括エッ
チングによって積層精度と作業効率を向上させた薄膜多
層配線基板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明では、基板上に有機絶縁膜と金属配線パター
ンからなる薄膜多層配線を形成する薄膜多層配線基板の
製造方法において、前記有機絶縁膜をエッチングすると
き、該有機絶縁膜を除く領域を金属膜でマスクすること
を特徴としている。
に、本発明では、基板上に有機絶縁膜と金属配線パター
ンからなる薄膜多層配線を形成する薄膜多層配線基板の
製造方法において、前記有機絶縁膜をエッチングすると
き、該有機絶縁膜を除く領域を金属膜でマスクすること
を特徴としている。
【０００８】また、前記エッチングマスクとして用いる
金属膜は、多層配線の一部を構成する金属膜であること
を特徴としている。
金属膜は、多層配線の一部を構成する金属膜であること
を特徴としている。
【０００９】さらに、前記エッチングは、積層された材
質の異なる有機絶縁膜の一括エッチングであることを特
徴としている。
質の異なる有機絶縁膜の一括エッチングであることを特
徴としている。
【００１０】
【作用】本発明では、エッチングマスクとして、耐エッ
チング性の高い金属膜を用いるこにより、エッチング方
法、エッチング材の選択性を向上させる。また、複数の
種類の材質からなる被エッチング層を同時にエッチング
可能なエッチング条件に対して、耐エッチング性の高い
金属膜をエッチングマスクとするこにより、一括エッチ
ングを可能とし、被エッチング層各層の合わせ精度の向
上と作業効率の向上を可能とする。さらに、薄膜多層配
線を構成する金属配線膜をエッチングマスクとすること
が可能な場合、改めて金属膜を成膜する必要がなくな
る。
チング性の高い金属膜を用いるこにより、エッチング方
法、エッチング材の選択性を向上させる。また、複数の
種類の材質からなる被エッチング層を同時にエッチング
可能なエッチング条件に対して、耐エッチング性の高い
金属膜をエッチングマスクとするこにより、一括エッチ
ングを可能とし、被エッチング層各層の合わせ精度の向
上と作業効率の向上を可能とする。さらに、薄膜多層配
線を構成する金属配線膜をエッチングマスクとすること
が可能な場合、改めて金属膜を成膜する必要がなくな
る。
【００１１】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図１は、本実施例に係る薄膜多層配線基
板の中間工程における断面図である。本実施例の基板
は、焼結メタライズ１を有するセラミック基板２上に、
タングステンペーストの印刷パターンによって配線引き
出し用パッド３と気密封止メタライズパターン４と外部
接続用パッド５を形成した後、薄膜多層配線を形成し、
ＬＳＩ接続パッド用ニッケル膜９をエッチングマスクと
し、気密封止メタライズパターン４上の有機絶縁層６お
よび８を一括除去したものである。そして、このような
一括除去の結果、積層端面１８の積層精度を向上させる
ことができる。
的に説明する。図１は、本実施例に係る薄膜多層配線基
板の中間工程における断面図である。本実施例の基板
は、焼結メタライズ１を有するセラミック基板２上に、
タングステンペーストの印刷パターンによって配線引き
出し用パッド３と気密封止メタライズパターン４と外部
接続用パッド５を形成した後、薄膜多層配線を形成し、
ＬＳＩ接続パッド用ニッケル膜９をエッチングマスクと
し、気密封止メタライズパターン４上の有機絶縁層６お
よび８を一括除去したものである。そして、このような
一括除去の結果、積層端面１８の積層精度を向上させる
ことができる。
【００１２】以下、本発明の実施例について詳述する。
図２は、本実施例の初期材料である焼結メタライズ
（銅、タングステンなど）１を有するセラミック基板２
を示す。この基板は、セラミック基板２上にタングステ
ンペーストの印刷パターンで形成された配線引き出し用
パッド３と気密封止メタライズパターン４と外部接続用
パッド５からなり、これらタングステン印刷パターン上
には、ニッケルメッキ層が形成されている。
図２は、本実施例の初期材料である焼結メタライズ
（銅、タングステンなど）１を有するセラミック基板２
を示す。この基板は、セラミック基板２上にタングステ
ンペーストの印刷パターンで形成された配線引き出し用
パッド３と気密封止メタライズパターン４と外部接続用
パッド５からなり、これらタングステン印刷パターン上
には、ニッケルメッキ層が形成されている。
【００１３】図２のセラミック基板２上に薄膜多層配線
を形成する間、薄膜多層配線を形成しない基板裏面の外
部接続用パッド５を保護する必要がある。すなわち、図
３において、まずセラミック基板２の裏面に有機絶縁膜
を用いた保護膜としてＰＩＱ（日立化成工業株式会社の
登録商標）膜１０を４００度Ｃの熱処理後、約８μｍの
厚さになるように形成する。さらに、感光性有機絶縁膜
であるＰｈｏｔｏ−ＰＩＱ（同社の登録商標）膜１１
を、同じく４００度Ｃの熱処理後、約２４μｍの厚さに
なるように形成する。
を形成する間、薄膜多層配線を形成しない基板裏面の外
部接続用パッド５を保護する必要がある。すなわち、図
３において、まずセラミック基板２の裏面に有機絶縁膜
を用いた保護膜としてＰＩＱ（日立化成工業株式会社の
登録商標）膜１０を４００度Ｃの熱処理後、約８μｍの
厚さになるように形成する。さらに、感光性有機絶縁膜
であるＰｈｏｔｏ−ＰＩＱ（同社の登録商標）膜１１
を、同じく４００度Ｃの熱処理後、約２４μｍの厚さに
なるように形成する。
【００１４】図３において、基板裏面にＰｈｏｔｏ−Ｐ
ＩＱ膜１１を形成する目的は、表面の薄膜多層配線の有
機絶縁膜であるＰＩＱのパターン形成の際のエッチング
液により、裏面の保護膜であるＰＩＱ膜１０がエッチン
グされないようにするためである。
ＩＱ膜１１を形成する目的は、表面の薄膜多層配線の有
機絶縁膜であるＰＩＱのパターン形成の際のエッチング
液により、裏面の保護膜であるＰＩＱ膜１０がエッチン
グされないようにするためである。
【００１５】次いで、図４に示すように、基板表面に薄
膜多層配線中の有機絶縁膜であるＰＩＱ膜を４００度Ｃ
の熱処理後、１３μｍとなるよう形成した後、ネガ型レ
ジスト膜１２をエッチングマスクとしてエッチング処理
を行い、配線引き出し用パッド３とのコンタクトホール
を有するＰＩＱ絶縁層６を形成する。ＰＩＱ絶縁層６の
エッチングには、約３０度Ｃに加熱したヒドラジン溶液
を用いる。このとき、最終的に基板表面に露出すべき気
密封止メタライズパターン４上のＰＩＱ絶縁層６は除去
せず、後述するように一括除去を行うため残存させてお
く。これは各層で逐次除去するより一括除去を行う方
が、より積層端面（図１の１８）の積層精度が向上する
ためである。エッチング後、ネガ型レジスト膜１２は、
レジスト剥離液処理によって除去する。
膜多層配線中の有機絶縁膜であるＰＩＱ膜を４００度Ｃ
の熱処理後、１３μｍとなるよう形成した後、ネガ型レ
ジスト膜１２をエッチングマスクとしてエッチング処理
を行い、配線引き出し用パッド３とのコンタクトホール
を有するＰＩＱ絶縁層６を形成する。ＰＩＱ絶縁層６の
エッチングには、約３０度Ｃに加熱したヒドラジン溶液
を用いる。このとき、最終的に基板表面に露出すべき気
密封止メタライズパターン４上のＰＩＱ絶縁層６は除去
せず、後述するように一括除去を行うため残存させてお
く。これは各層で逐次除去するより一括除去を行う方
が、より積層端面（図１の１８）の積層精度が向上する
ためである。エッチング後、ネガ型レジスト膜１２は、
レジスト剥離液処理によって除去する。
【００１６】次に、図５に示すように、先に形成したＰ
ＩＱ絶縁層６上の全面に、スパッタリング法によってＡ
ｌ膜を４μｍの厚さで膜を形成し、ポジ型レジスト膜１
３をエッチングマスクとしエッチング処理を行い、Ａｌ
配線パターン７を形成する。Ａｌ膜のエッチングには、
７２．３％リン酸：９．５％酢酸：２．０％硝酸：水＝
１５：３：１：１の組成のエッチング液を用いる。この
とき、気密封止メタライズパターン４上のＡｌ膜も完全
に除去し、ＰＩＱ絶縁層６を露出させておく。エッチン
グ後、ポジ型レジスト膜１３は、レジスト剥離液処理に
よって除去する。
ＩＱ絶縁層６上の全面に、スパッタリング法によってＡ
ｌ膜を４μｍの厚さで膜を形成し、ポジ型レジスト膜１
３をエッチングマスクとしエッチング処理を行い、Ａｌ
配線パターン７を形成する。Ａｌ膜のエッチングには、
７２．３％リン酸：９．５％酢酸：２．０％硝酸：水＝
１５：３：１：１の組成のエッチング液を用いる。この
とき、気密封止メタライズパターン４上のＡｌ膜も完全
に除去し、ＰＩＱ絶縁層６を露出させておく。エッチン
グ後、ポジ型レジスト膜１３は、レジスト剥離液処理に
よって除去する。
【００１７】次に、図６において、図５の基板上にＰｈ
ｏｔｏ−ＰＩＱを８５度Ｃの熱処理後、１６μｍ厚とな
るように膜を形成し、露光・現像処理によりコンタクト
ホールを有するＰｈｏｔｏ−ＰＩＱ絶縁層８を形成す
る。この際も、前述したＰＩＱ絶縁層６と同様に、気密
封止メタライズパターン４上のＰＩＱ絶縁層８は除去せ
ず、残存させておく。コンタクトホール形成後、４００
度Ｃの熱処理により約８μｍの絶縁層とする。
ｏｔｏ−ＰＩＱを８５度Ｃの熱処理後、１６μｍ厚とな
るように膜を形成し、露光・現像処理によりコンタクト
ホールを有するＰｈｏｔｏ−ＰＩＱ絶縁層８を形成す
る。この際も、前述したＰＩＱ絶縁層６と同様に、気密
封止メタライズパターン４上のＰＩＱ絶縁層８は除去せ
ず、残存させておく。コンタクトホール形成後、４００
度Ｃの熱処理により約８μｍの絶縁層とする。
【００１８】前述したＡｌ配線パターン７の形成とＰｈ
ｏｔｏ−ＰＩＱ絶縁層８の形成を順次、繰り返すことに
より薄膜多層配線を形成する。そして、図７に示すよう
に、最上層にはＬＳＩ接続パッド用ニッケル膜９を形成
する。ＬＳＩ接続パッド用ニッケル膜９は、厚さ０．０
５μｍのクロム膜と０．５μｍのニッケル膜の積層膜か
らなり、スパッタリング法によりクロム膜、ニッケル膜
の順に連続的に膜を形成してなる。
ｏｔｏ−ＰＩＱ絶縁層８の形成を順次、繰り返すことに
より薄膜多層配線を形成する。そして、図７に示すよう
に、最上層にはＬＳＩ接続パッド用ニッケル膜９を形成
する。ＬＳＩ接続パッド用ニッケル膜９は、厚さ０．０
５μｍのクロム膜と０．５μｍのニッケル膜の積層膜か
らなり、スパッタリング法によりクロム膜、ニッケル膜
の順に連続的に膜を形成してなる。
【００１９】図７において、基板全面にスパッタリング
法によって成膜されたクロム膜とニッケル膜を、ポジ型
レジスト膜１４をエッチングマスクとしてエッチング処
理する。ニッケル膜のエッチングには、Ａｌ配線のエッ
チングに用いた組成のエッチング液を使用する。また、
クロム膜のエッチングには、塩化アルミ六水和物：７２
％リン酸：水＝３５００ｇ：７リットル：６リットルの
組成のエッチング液を使用する。図８は、気密封止メタ
ライズパターン４上のニッケル、クロム膜をエッチング
して除去した図である。
法によって成膜されたクロム膜とニッケル膜を、ポジ型
レジスト膜１４をエッチングマスクとしてエッチング処
理する。ニッケル膜のエッチングには、Ａｌ配線のエッ
チングに用いた組成のエッチング液を使用する。また、
クロム膜のエッチングには、塩化アルミ六水和物：７２
％リン酸：水＝３５００ｇ：７リットル：６リットルの
組成のエッチング液を使用する。図８は、気密封止メタ
ライズパターン４上のニッケル、クロム膜をエッチング
して除去した図である。
【００２０】図８において、薄膜多層配線の構成材料で
あるＬＳＩ接続パッド用ニッケル膜９をエッチングマス
クとして、下地のＰＩＱ絶縁層６およびＰｈｏｔｏ−Ｐ
ＩＱ絶縁層８を酸素プラズマにさらす（ドライエッチン
グ）ことにより一括除去する。このとき、ポジ型レジス
ト膜１４も同時に除去される。このＬＳＩ接続パッド用
ニッケル膜９をエッチングマスクとして、下地のＰＩＱ
絶縁層６、８を一括除去した後の図が、前述した図１で
ある。
あるＬＳＩ接続パッド用ニッケル膜９をエッチングマス
クとして、下地のＰＩＱ絶縁層６およびＰｈｏｔｏ−Ｐ
ＩＱ絶縁層８を酸素プラズマにさらす（ドライエッチン
グ）ことにより一括除去する。このとき、ポジ型レジス
ト膜１４も同時に除去される。このＬＳＩ接続パッド用
ニッケル膜９をエッチングマスクとして、下地のＰＩＱ
絶縁層６、８を一括除去した後の図が、前述した図１で
ある。
【００２１】次に、図１において、ＬＳＩ接続パッドを
形成するため、図９に示すように、ネガ型レジスト膜１
５を形成する。また、気密封止メタライズパターン４が
エッチング液によって腐食しないように、気密封止メタ
ライズパターン４上にもネガ型レジスト膜１６を形成す
る。
形成するため、図９に示すように、ネガ型レジスト膜１
５を形成する。また、気密封止メタライズパターン４が
エッチング液によって腐食しないように、気密封止メタ
ライズパターン４上にもネガ型レジスト膜１６を形成す
る。
【００２２】図９において、ネガ型レジスト膜１５をエ
ッチングマスクとしてＬＳＩ接続パッド用ニッケル膜９
をエッチングして（エッチングには前述したと同様の組
成のエッチング液を用いる）、図１０に示すようにＬＳ
Ｉ接続パッド１７を形成する。
ッチングマスクとしてＬＳＩ接続パッド用ニッケル膜９
をエッチングして（エッチングには前述したと同様の組
成のエッチング液を用いる）、図１０に示すようにＬＳ
Ｉ接続パッド１７を形成する。
【００２３】図１０において、ＬＳＩ接続パッド１７を
形成後、裏面保護膜であるＰＩＱ膜１０およびＰｈｏｔ
ｏ−ＰＩＱ膜１１を酸素プラズマにさらして除去した
後、レジスト剥離液処理によって、ネガ型レジスト膜１
５、１６を除去し、この結果、図１１に示すような薄膜
多層配線基板が完成する。
形成後、裏面保護膜であるＰＩＱ膜１０およびＰｈｏｔ
ｏ−ＰＩＱ膜１１を酸素プラズマにさらして除去した
後、レジスト剥離液処理によって、ネガ型レジスト膜１
５、１６を除去し、この結果、図１１に示すような薄膜
多層配線基板が完成する。
【００２４】図１２は、本発明の基板を用いた電子部品
を示す。すなわち、はんだバンプを介してＬＳＩチップ
を、ＬＳＩ接続パッド１７に搭載し、セラミックパッケ
ージと、気密封止メタライズパターン４とをはんだで接
続することにより、電子部品が完成する。
を示す。すなわち、はんだバンプを介してＬＳＩチップ
を、ＬＳＩ接続パッド１７に搭載し、セラミックパッケ
ージと、気密封止メタライズパターン４とをはんだで接
続することにより、電子部品が完成する。
【００２５】なお、上記したＰＩＱ絶縁層６とＰｈｏｔ
ｏ−ＰＩＱ絶縁層８は何れもヒドラジン溶液に可溶であ
るが、絶縁層６と８のエッチング速度が大きく異なるた
め、レジストをエッチングマスクとしたウエットエッチ
ングでは、端面の積層精度を確保しつつ一括除去するこ
とが困難であることから、本発明では、金属膜を用いた
ドライエッチングを採用している。
ｏ−ＰＩＱ絶縁層８は何れもヒドラジン溶液に可溶であ
るが、絶縁層６と８のエッチング速度が大きく異なるた
め、レジストをエッチングマスクとしたウエットエッチ
ングでは、端面の積層精度を確保しつつ一括除去するこ
とが困難であることから、本発明では、金属膜を用いた
ドライエッチングを採用している。
【００２６】
【発明の効果】以上、説明したように、本発明によれ
ば、金属膜をエッチングマスクとしているので、ドライ
エッチング、ウエットエッチング双方のエッチング耐性
が向上し、よってエッチング条件の制約が大幅に軽減さ
れる。
ば、金属膜をエッチングマスクとしているので、ドライ
エッチング、ウエットエッチング双方のエッチング耐性
が向上し、よってエッチング条件の制約が大幅に軽減さ
れる。
【００２７】また、複数の材質からなる下層膜を同時に
エッチング可能なエッチング条件に対して、エッチング
耐性が高い金属膜を選択しているので、下地へのダメー
ジと合わせ精度とを考慮する必要がない。
エッチング可能なエッチング条件に対して、エッチング
耐性が高い金属膜を選択しているので、下地へのダメー
ジと合わせ精度とを考慮する必要がない。
【００２８】さらに、薄膜多層配線を構成する金属膜を
下層膜のエッチングマスクとして流用可能な場合、金属
膜を改めて形成する必要がない。
下層膜のエッチングマスクとして流用可能な場合、金属
膜を改めて形成する必要がない。
【図１】本実施例に係る薄膜多層配線基板の製造工程に
おける断面図である。
おける断面図である。
【図２】本実施例の初期材料である焼結メタライズを有
するセラミック基板の断面図である。
するセラミック基板の断面図である。
【図３】セラミック基板の裏面にＰＩＱ膜とＰｈｏｔｏ
−ＰＩＱ膜を形成した図である。
−ＰＩＱ膜を形成した図である。
【図４】セラミック基板の表面にＰＩＱ絶縁層とネガ型
レジスト膜を形成した図である。
レジスト膜を形成した図である。
【図５】ＰＩＱ絶縁層上にＡｌ配線パターンを形成した
図である。
図である。
【図６】ＰＩＱ絶縁層上に、コンタクトホールを有する
Ｐｈｏｔｏ−ＰＩＱ絶縁層を形成した図である。
Ｐｈｏｔｏ−ＰＩＱ絶縁層を形成した図である。
【図７】ＬＳＩ接続パッド用ニッケル膜を最上層に形成
した図である。
した図である。
【図８】気密封止メタライズパターン上のニッケル、ク
ロム膜をエッチングして除去した図である。
ロム膜をエッチングして除去した図である。
【図９】ＬＳＩ接続パッドを形成するための図である。
【図１０】ＬＳＩ接続パッドが形成された図である。
【図１１】本発明の製造方法による薄膜多層配線基板の
完成断面図である。
完成断面図である。
【図１２】本発明の薄膜多層配線基板を用いた電子部品
を示す。
を示す。
１ 焼結メタライズ ２ セラミック基板 ３ 配線引き出し用パッド ４ 気密封止メタライズパターン ５ 外部接続用パッド ６ ＰＩＱ絶縁層 ７ Ａｌ配線パターン ８ Ｐｈｏｔｏ−ＰＩＱ絶縁層 ９ ＬＳＩ接続パッド用ニッケル膜 １０ ＰＩＱ膜 １１ Ｐｈｏｔｏ−ＰＩＱ膜 １２、１５、１６ ネガ型レジスト膜 １３、１４ ポジ型レジスト膜 １７ ＬＳＩ接続パッド １８ 端面
Claims (3)
- 【請求項１】 基板上に有機絶縁膜と金属配線パターン
からなる薄膜多層配線を形成する薄膜多層配線基板の製
造方法において、前記有機絶縁膜をエッチングすると
き、該有機絶縁膜を除く領域を金属膜でマスクすること
を特徴とする薄膜多層配線基板の製造方法。 - 【請求項２】 前記エッチングマスクとして用いる金属
膜は、多層配線の一部を構成する金属膜であることを特
徴とする請求項１記載の薄膜多層配線基板の製造方法。 - 【請求項３】 前記エッチングは、積層された材質の異
なる有機絶縁膜の一括エッチングであることを特徴とす
る請求項１記載の薄膜多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11560895A JPH08316633A (ja) | 1995-05-15 | 1995-05-15 | 薄膜多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11560895A JPH08316633A (ja) | 1995-05-15 | 1995-05-15 | 薄膜多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316633A true JPH08316633A (ja) | 1996-11-29 |
Family
ID=14666858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11560895A Pending JPH08316633A (ja) | 1995-05-15 | 1995-05-15 | 薄膜多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010529693A (ja) * | 2007-06-11 | 2010-08-26 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | 高密度相互接続（ｈｄｉ）基材材料上の誘電コーティングを貫く固体ブラインドビアを形成する方法 |
-
1995
- 1995-05-15 JP JP11560895A patent/JPH08316633A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010529693A (ja) * | 2007-06-11 | 2010-08-26 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | 高密度相互接続（ｈｄｉ）基材材料上の誘電コーティングを貫く固体ブラインドビアを形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7659194B2 (en) | High reliability multilayer circuit substrates and methods for their formation | |
| EP0099544B1 (en) | Method for forming conductive lines and via studs on lsi carrier substrates | |
| EP0361752B1 (en) | Selective solder formation on printed circuit boards | |
| JPH053159B2 (ja) | ||
| JPH04283992A (ja) | プリント回路基板の製造方法 | |
| CN117594550A (zh) | 走线基板及走线基板的制作方法 | |
| JPH07120647B2 (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPH08316633A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
| JP2003273510A (ja) | プリント基板の製造方法 | |
| US6800211B2 (en) | Method for removing voids in a ceramic substrate | |
| JPH05198948A (ja) | 厚膜と薄膜の混成多層回路基板 | |
| JP2004103605A (ja) | 微細配線形成方法 | |
| CN119626905B (zh) | 一种封装基板结构及其制备方法 | |
| CN111491456A (zh) | 一种含有隐埋线路的印制电路板的制作方法 | |
| CN1953157B (zh) | 电子互连及其制造方法 | |
| US20260025920A1 (en) | Circuit board structure | |
| TWI700022B (zh) | 用於電路板的金屬回蝕製程及經金屬回蝕處理的電路板 | |
| CN112135429A (zh) | 用于电路板的金属回蚀制程及经金属回蚀处理的电路板 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JPH0846357A (ja) | セラミック薄膜混成基板の製造方法 | |
| JP2004096011A (ja) | 微細配線形成方法 | |
| JPH0685073A (ja) | 薄膜多層回路の製造方法 | |
| JPH06302955A (ja) | 薄膜多層配線基板の製造方法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 |