JPH08317213A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 同じハードウエア構成で階調性が変更できる
画像処理装置を提供する。 【構成】 階調数に応じたビット数のディジタル画デー
タに対して誤差拡散法を用いてハーフトーン処理を行う
ハーフトーン処理部５と、ハーフトーン処理を施された
画素データを階調数に応じたビット数の閾値データを用
いて２値化する２値化部６と、ハーフトーン処理部５で
用いる誤差データや２値化部６で用いる閾値データが格
納されるＲＡＭ７ａと、ハーフトーン処理部５で処理さ
れる画素データと誤差データ及び２値化部６に与えられ
る閾値データのビット数を制御することにより、階調性
を可変制御する階調性制御部８とを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置等に
おいて、誤差拡散法を用いてハーフトーン（中間調）処
理を行う画像処理装置に関するものである。

【０００２】

【従来の技術】従来のこの種の画像処理装置として、例
えば特開平４−１５０５７３号公報には、読み取るべき
画素の周囲に位置する複数画素の誤差を加味して当該読
み取るべき画素の補正濃度レベルを算出し（誤差拡散
法）、この補正濃度レベルに基づいて読み取るべき画素
の白黒を判断するようにした画像処理装置において、各
周囲画素の誤差に割り当てられている重量の重いものの
誤差値が負である場合には重量の変更を行うか、もしく
は誤差の加味そのものを中止するように切り替える切り
替え手段を備えたものが開示されている。

【０００３】

【発明が解決しようとする課題】ところが、このような
従来の画像処理装置においては、１種類の階調性しか有
しておらず、他の階調性にしたい場合にはハードウエア
の異なる別の装置を使用するしかなく、同じ装置を使用
して階調性に幅を持たせ、他の装置との差別化を図ると
いうことができなかった。

【０００４】また、従来技術においては、階調性をそれ
に応じたハードウエアを構成することにより実現し、同
一回路でハーフトーン処理能力を高めるために誤差マト
リックスの重み付けや閾値の改良等を行っているが、画
像の品質は階調によってほぼ決まるので、低階調のまま
での画像品質の向上には限界がある。

【０００５】また、従来技術においては、補正データ
（誤差データ）のメモリ上の保存領域は一定であり、例
えば有効読取り幅がＢ４サイズのもので、Ａ４サイズの
読取り時には使用しないメモリ領域に補正データを保存
するといったことは行っていなかったが、それではメモ
リの有効利用ができない。

【０００６】そこで、本発明はこのような問題点を解決
するためになされたものであり、同じハードウエア構成
で階調性が変更できる画像処理装置を提供することを目
的とするものである。

【０００７】また、階調性に応じたハードウエアよりも
少ないハードウエア構成で高い階調性を引き出すことが
できる画像処理装置を提供することを目的とするもので
ある。

【０００８】さらに、有効読取り幅よりも小さいサイズ
の原稿読取り時に生じる空きメモリを有効に利用するこ
とにより、現状の構成でより高階調の画像処理が行える
画像処理装置を提供することを目的とするものである。

【０００９】

【課題を解決するための手段】請求項１に記載の発明
は、階調数に応じたビット数のディジタル画データに対
して誤差拡散法を用いてハーフトーン処理を行うハーフ
トーン処理部と、ハーフトーン処理を施された画素デー
タを階調数に応じたビット数の閾値データを用いて２値
化する２値化部と、前記ハーフトーン処理部で用いる誤
差データや前記２値化部で用いる閾値データが格納され
るメモリ部と、前記ハーフトーン処理部で処理される画
素データと誤差データ及び前記２値化部に与えられる閾
値データのビット数を制御することにより、階調性を可
変制御する階調性制御部とを備えたものである。

【００１０】請求項２に記載の発明は、前記請求項１記
載の画像処理装置において、前記階調性制御部は、画素
データと誤差データ及び閾値データの下位ビットを削除
することにより、階調数を変更するようにしたものであ
る。

【００１１】請求項３に記載の発明は、前記請求項１記
載の画像処理装置において、画像処理を行う処理クロッ
クを通常の複数倍の周波数の高階調処理クロックに変更
する処理クロック変速部を備え、前記階調性制御部は、
高階調処理クロック時、画素データと誤差データをそれ
ぞれ複数部分に分割して、それぞれを前記高階調処理ク
ロックの１クロックで処理することにより、高階調なハ
ーフトーン処理を行うようにしたものである。

【００１２】請求項４に記載の発明は、前記請求項１記
載の画像処理装置において、有効読取り幅より小さい原
稿を読み取って得られた画データの場合に、前記階調性
制御部は、前記メモリ部に生じる空き領域を利用して誤
差データや閾値データのビット数を増加することによ
り、高階調なハーフトーン処理を行うようにしたもので
ある。

【００１３】

【作用】請求項１記載の構成によれば、階調性制御部に
より、画素データと誤差データ及び閾値データのビット
数を制御することにより、階調性を可変制御することが
できるので、同一のハードウエア構成で階調数の設定を
変更することができ、同じ装置で階調性に幅を持たせる
ことができる。

【００１４】請求項２記載の構成によれば、階調性制御
部により、画素データと誤差データ及び閾値データの下
位ビットを削除することで、階調数を下げることがで
き、例えば、あまり高階調を必要としない画像を扱いよ
うな場合には、ビット数削減による高速化が図れる。

【００１５】請求項３記載の構成によれば、処理クロッ
クを例えば通常の２倍の高階調処理クロックに変更し、
それに伴って画素データと誤差データをそれぞれ上位ビ
ットと下位ビットに分けて、それぞれを高階調処理クロ
ックの１クロックで処理することにより、レジスタや演
算回路のビット数は低階調のままで、かつ処理速度を低
下させることなく、高階調なハーフトーン処理を行うこ
とができる。

【００１６】請求項４記載の構成によれば、例えば、有
効読取り幅がＢ４サイズでＡ４サイズの原稿を読み取る
場合、画像処理用メモリに生じる空きメモリ領域を有効
に利用して、ハーフトーン処理用のメモリ領域を増やす
ことで、誤差データ等のビット数を増やすことができ、
階調性を上げることができる。

【００１７】

【実施例】以下、本発明の一実施例を図に基づいて説明
する。

【００１８】図１は、本発明の一実施例に係る画像処理
装置の全体構成を示すブロック図である。図において、
１はＡ／Ｄコンバータであり、密着センサやＣＣＤ（Ch
argeCoupled Device）等からなる図外のスキャナで読み
取ったアナログ画データを８ビットのディジタル画デー
タに変換する。２はシェーディング・ピークレベル補正
部で、前記Ａ／Ｄコンバータ１からのディジタル画デー
タに対してシェーディング補正およびピークレベル補正
を行う。３はγ補正部で、シェーディング補正およびピ
ークレベル補正を施されたディジタル画データにハーフ
トーン処理時のみγ補正を行う。４はＭＴＦ（Modulati
on Transfer Function：変調伝達関数）補正部で、３×
３のマトリックスを構成することにより、線画モード時
のＭＴＦ補正を行っている。５はハーフトーン処理部
で、誤差拡散法を用いてハーフトーン処理を行ってお
り、その階調性は後述する階調性制御部８により制御さ
れている。６は２値化部で、前記ＭＴＦ補正またはハー
フトーン処理がなされたディジタル画データと閾値デー
タとを比較することにより黒か白かの判定を行い、その
結果をラインバッファメモリに送る。

【００１９】７はシェーディング補正データ，ＭＴＦデ
ータ，誤差データ，閾値データ等をＲＡＭ７ａに対して
リードまたはライトするＲＡＭインタフェース（Ｉ／
Ｆ）部で、ＤＭＡリクエストを発生させてＲＡＭ７ａの
チップセレクト信号を発生させることにより、データの
読み書きを行う。８は階調性制御部で、誤差拡散法の階
調性を誤差データ・閾値・γ補正特性等を制御すること
により変更する。９は処理クロック変速部で、前記シェ
ーディング・ピークレベル補正部２，γ補正部３，ＭＴ
Ｆ補正部４，ハーフトーン処理部５，２値化部６等に供
給される速度の異なる２種のクロックを切り替えること
により、通常時の処理クロックと高階調時の処理クロッ
ク（前記通常時の処理クロックの２倍の周波数）の速度
制御を行う。これにより、前記各部２〜６では、通常時
は１回の処理クロックで１画素の処理を行い、高階調時
は２回の処理クロックで１画素の処理を行う。

【００２０】次に動作について、図２ないし図７を参照
して説明する。まず、スキャナで読み取ったアナログ画
データをＡ／Ｄコンバータ１でディジタル画データに変
換する。スキャナがＡ４サイズを読み取ったときは１７
２８個、Ｂ４サイズのときは２０４８個の画データがＡ
／Ｄコンバータ１に送られ、Ａ／Ｄコンバータ１が８ビ
ットの分解能の時には８ビットのディジタル画データが
出力され、１０ビットの分解能の時には１０ビットのデ
ィジタル画データが出力される。ここでは、８ビットの
分解能で８ビットのディジタル画データが出力されるも
のとする。

【００２１】ディジタル信号に変換された画データはシ
ェーディング・ピークレベル補正部２で、シェーディン
グ補正およびピークレベル補正が施される。シェーディ
ング補正は、スキャン位置の違いにより、ＬＥＤの光の
当たり方、ＣＣＤへの距離等が変わるため、それを補正
している。具体的には、原稿をコンタクトガラスに押圧
する白圧板等の白基準データを読み取ることによって、
各読取り位置で白基準データを求めて補正係数を算出
し、この補正係数を用いて補正を行う。補正係数は、Ｒ
ＡＭインタフェース部７を通してＲＡＭ７ａのシェーデ
ィング補正データ保存用メモリ領域（図２参照）にライ
トまたはリードされる。また、ピークレベル補正は、１
ラインの読取りデータの正規化を行うもので、ピーク値
を検出してそれで各画素データを除算することにより補
正を行っている。

【００２２】ここまでは、線画モード時もハーフトーン
モード時も同じであるが、次のγ補正部３から処理が変
ってくる。γ補正部３では、線画モード時、下位１ビッ
トを単に消去することにより、６４階調時は７ビットか
ら６ビットへの変換を行っている。しかし、ハーフトー
ンモード時は所定の演算式を用いることにより、６４階
調時は７ビットから６ビットへの変換を行っている。こ
の補正を行うことにより、線画モード時は図３のａで示
すような反射リニアな変換が行われ、ハーフトーンモー
ド時は同図のｂで示すような濃度リニアな変換が行われ
る。ここで、階調性を変更するときは、階調性制御部８
より制御信号が送られてきて３２階調に落したいときは
７ビットから６ビットに変換したデータを更に下位１ビ
ット消去することにより５ビットに変換する。１６階調
に落したいときは、更に下位１ビットを消去して４ビッ
トに変換する。

【００２３】γ補正を施された画データは、モード設定
に基づき、線画モードであればＭＴＦ補正部４でＭＴＦ
補正が行われる（図７のフローチャートの判断１０１→
処理１０２）。ＭＴＦ（Modulation Transfer Functio
n：変調伝達関数）補正とは、信号を変換し伝達するこ
とにより発生した画像のボケを、求める画像の前後左右
の画像により補正を行うものである。補正は、図４
（ａ）に示すように３×３のマトリクスを構成し、中心
画素Ｅを３倍ないし５倍にし、中心画素に隣接する画素
を減算することにより、中心画素の画データを求める。
ただし、この補正はハーフトーン処理時は基本的に行わ
ない（線画部と写真部の境であるエッジ画素の場合には
補正がかかる）。

【００２４】線画モード時は、ＭＴＦ補正を施された
後、２値化部６で画データと閾値を比較することによ
り、白／黒の最終判定をして２値化されたデータを８個
単位でラインバッファメモリにＤＭＡ転送を行う。

【００２５】ハーフトーンモード時は、ハーフトーンの
階調数等の各機能の設定が行われた後、設定階調数に基
づき、ハーフトーン処理部５で誤差拡散法を用いてハー
フトーン処理が行われる（判断１０１→処理１０３→判
断１０４）。誤差拡散法は、ある画素を出力した結果と
閾値との差を周りの画素で埋め合わせようとする方法で
あり、図４（ｂ）に例示するように、前ライン用レジス
タが５個、現ライン用レジスタが３個の計８個でマトリ
クスを形成することにより誤差拡散演算が行われる。

【００２６】例えば、図４（ｂ）で注目画素をｈとする
と、ｈに一番近い画素の重み付けを４倍、次に近い重み
付けを２倍、一番遠い画素の重み付けを１倍とすると誤
差データは、（（ａ＋ｅ）＋２＊（ｂ＋ｄ＋ｆ）＋４＊
（ｃ＋ｇ））／１６で求められる。これにｈの画素デー
タを加算することにより誤差拡散処理が行われる。６４
階調時は、この誤差データに使われるａ〜ｇは極性を含
んで７ビット（極性無しで６ビット）であり、画素デー
タも６ビットである（判断１０４→処理１０５）。３２
階調に落とす場合には階調性制御部８より制御信号が出
力され、誤差データａ〜ｇを６ビットに変換する（判断
１０４→処理１０６）。誤差拡散マトリックスのデータ
の動きは、前ラインデータａ〜ｅはまずｅのレジスタに
ＲＡＭインタフェース部７を介してＲＡＭ７ａよりデー
タを読み込んで来る。次の画素の処理に入ると、ｅのレ
ジスタのデータがｄのレジスタに転送され、ｅのレジス
タにはＲＡＭ７ａより次のデータが入って来る。こうや
ってｅにＲＡＭ７ａより入力、ｄ→ｃ→→ｂ→ａと転送
を行う動作を繰り返す。このとき３２階調に階調を変更
する場合はｅレジスタを６ビットに固定し、１６階調に
階調を変更する場合には５ビットに固定する。

【００２７】また、現ラインデータはｈのデータが算出
されると、次の画素の処理時にｇのレジスタに転送さ
れ、前ラインと同様にｈ→ｇ→ｆと転送される。このと
き次ラインの処理用にｈデータがＲＡＭインタフェース
部７を通してＲＡＭ７ａに書き込まれる。ｈレジスタか
らｇレジスタに転送される際に３２階調時はｇレジスタ
を５ビットに固定、１６階調時には４ビットに固定す
る。また、画素データも３２階調時は５ビット、１６階
調時は４ビットに固定する。ハーフトーン処理された画
データは２値化部６で２値化される。このとき閾値デー
タも６４階調時には６ビット、３２階調時は５ビット、
１６階調時は４ビットに固定することにより２値化を行
う。ビットの変更はＬＳＢ（最下位ビット）１ビットを
消去することにより行われる。例えば、３２階調にする
とき、６４階調時の７ビットのデータが０１１１０００
（＋５６）であった時はＬＳＢ１ビットを消去して０１
１１００（＋２８）とする。１１１１０００（−８）で
あった時には１１１１００（−４）とする。

【００２８】このようにすることにより、同一のハード
ウエア構成で階調数の設定を変更することができ、同じ
装置で階調性に幅を持たせることができるとともに、あ
まり高階調を必要としない画像を扱いような場合には、
ビット数削減による高速化を図ることができる。

【００２９】また、有効読取り幅がＢ４サイズでＡ４原
稿を読み取る場合、図２のメモリマップのように設定さ
れているときは、アドレス００００ｈ〜０６３Ｆｈ、０
８００ｈ〜０Ｅ３Ｆｈ、１０００ｈ〜１６３ＦｈはＡ４
サイズでも使用するが、０６４０ｈ〜０７ＦＦｈ、０Ｅ
４０ｈ〜０ＦＦＦｈ、１６３Ｆｈ〜１７ＦＦｈはＡ４時
は使用しない。そこで、この未使用領域を誤差データ保
存用に開放してやることにより階調性をアップさせる。
具体的には、誤差拡散マトリクスのレジスタを８ビット
設けておいてＢ４サイズ読取り時には７ビットしか使用
しない。そして、Ａ４サイズ読取り時には８ビットフル
で使用し、未使用領域のアドレスを階調性制御部８でア
ドレッシングしてやることにより通常６４階調であった
ものが１２８階調のハーフトーン処理が可能となる。ま
た、誤差データ以外にも、ＭＴＦデータ等にも使用する
ことができるので、各補正能力をアップさせることも可
能である。

【００３０】しかし、上記の空きメモリは利用したい
が、レジスタのビット数は増やしたくないという場合に
は、処理クロック変速部９で処理クロックを変速させる
ことにより、レジスタやフルアダー等の演算回路のビッ
ト数を増やさないでも空きメモリを使用して階調性を上
げることができる。なお、外付けＲＡＭを取り付けてメ
モリを増設することにより、Ｂ４サイズ読取り時におい
ても、処理クロックを変速させることにより、レジスタ
等のビット数を増やすことなく、階調性をアップさせる
ことができる。

【００３１】図５は、シェーディング・ピークレベル補
正部２，γ補正部３，ＭＴＦ補正部４，ハーフトーン処
理部５等に備えられた演算回路のブロック図であり、デ
ータ出力マルチプレクサ１０，フルアダー１１，第１の
レジスタ１２，第２のレジスタ１３及び極性選択部１４
よりなる。この同一構成の演算回路を用いて、マルチプ
レクサ１０及び極性選択部１４を予め定められた手順で
制御することにより、それぞれの補正部に応じて所定の
演算が行われるように構成されている。各部の演算処理
を図５にて説明すると、データ出力マルチプレクサ１０
でマトリクスの各画素のデータを１つずつフルアダー１
１に出力する。フルアダー１１では、データ出力マルチ
プレクサ１０の出力データと極性選択部１４を介して入
力される第２のレジスタ１３の出力データを加算する。
フルアダー１１の加算結果は第１のレジスタ１２で保持
される。極性選択部１４では第２のレジスタ１３の出力
データを加算するか減算するかによって極性が選択さ
れ、加算時はそのまま出力され、減算時はデータを反転
して＋１したもの，すなわち補数を出力する。

【００３２】通常時は、図６（ａ）に示すように処理ク
ロックの１クロックで１画素の処理をするようになって
おり、６４階調時には誤差データレジスタは７ビットに
なっておりアダーは８ビットである。しかし、１２８階
調に設定した場合は、まずＲＡＭ７ａから１画素の下位
４ビットのデータが転送され、次にその上位４ビットが
転送され、次に次画素の下位４ビット、上位４ビットと
繰り返し転送される。そして、図６（ｂ）に示すように
処理クロックを２倍の速度にして２クロックで１画素の
処理を行うことにより、まず最初のクロックで下位ビッ
トの演算を行い、その結果を第１のレジスタ１２に保持
する。次に上位４ビットの演算時に第１のレジスタ１２
の下位演算結果を第２のレジスタ１３に転送し、上位演
算結果を第１のレジスタ１２に保持する。次に次画素の
下位４ビットのデータがフルアダー１１に入力され、第
２のレジスタ１３の下位演算結果に加算される。このと
き下位から桁上がりがあればレジスタに桁上がりのフラ
グが保持され、次の上位ビット演算時に１が加算され
る。こうすることにより、低階調用回路でメモリ領域を
増加した場合に、レジスタや演算回路のビット数はその
ままで、かつ処理速度を低下させることなく、高階調な
ハーフトーン処理が可能となる（判断１０４→処理１０
７→判断１０８→処理１０９または処理１１０）。

【００３３】なお、上記画像処理装置は、ファクシミリ
装置以外にも、ディジタル複写機等、画像をディジタル
処理する各種画像処理装置に適用することができる。

【００３４】

【発明の効果】以上のように、請求項１記載の発明によ
れば、階調数に応じたビット数のディジタル画データに
対して誤差拡散法を用いてハーフトーン処理を行うハー
フトーン処理部と、ハーフトーン処理を施された画素デ
ータを階調数に応じたビット数の閾値データを用いて２
値化する２値化部と、前記ハーフトーン処理部で用いる
誤差データや前記２値化部で用いる閾値データが格納さ
れるメモリ部と、前記ハーフトーン処理部で処理される
画素データと誤差データ及び前記２値化部に与えられる
閾値データのビット数を制御することにより、階調性を
可変制御する階調性制御部とを備えたので、階調性制御
部により、画素データと誤差データ及び閾値データのビ
ット数を制御することによって、階調性を可変制御する
ことができるので、同一のハードウエア構成で階調数の
設定を変更することができる。従って、同じ装置で階調
性に幅を持たせることができ、他の装置との差別化を図
ることができる効果がある。

【００３５】請求項２記載の発明によれば、前記請求項
１記載の画像処理装置において、前記階調性制御部は、
画素データと誤差データ及び閾値データの下位ビットを
削除することにより、階調数を変更するようにしたの
で、前記請求項１と同様の効果が得られるとともに、階
調性制御部により、画素データと誤差データ及び閾値デ
ータの下位ビットを削除することで、階調数を下げるこ
とができる。従って、例えば、あまり高階調を必要とし
ない画像を扱いような場合には、ビット数削減による高
速化が図れる効果がある。

【００３６】請求項３記載の発明によれば、前記請求項
１記載の画像処理装置において、画像処理を行う処理ク
ロックを通常の複数倍の周波数の高階調処理クロックに
変更する処理クロック変速部を備え、前記階調性制御部
は、高階調処理クロック時、画素データと誤差データを
それぞれ複数部分に分割して、それぞれを前記高階調処
理クロックの１クロックで処理することにより、高階調
なハーフトーン処理を行うようにしたので、前記請求項
１と同様の効果が得られるとともに、処理クロックを例
えば通常の２倍の高階調処理クロックに変更し、それに
伴って画素データと誤差データをそれぞれ上位ビットと
下位ビットに分けて、それぞれを高階調処理クロックの
１クロックで処理することにより、レジスタや演算回路
のビット数は低階調のままで、かつ処理速度を低下させ
ることなく、高階調なハーフトーン処理を行うことがで
きる効果がある。

【００３７】請求項４記載の発明によれば、前記請求項
１記載の画像処理装置において、有効読取り幅より小さ
い原稿を読み取って得られた画データの場合に、前記階
調性制御部は、前記メモリ部に生じる空き領域を利用し
て誤差データや閾値データのビット数を増加することに
より、高階調なハーフトーン処理を行うようにしたの
で、前記請求項１と同様の効果が得られるとともに、例
えば、有効読取り幅がＢ４サイズでＡ４サイズの原稿を
読み取る場合、画像処理用メモリに生じる空きメモリ領
域を有効に利用して、ハーフトーン処理用のメモリ領域
を増やすことで、誤差データ等のビット数を増やすこと
ができる。従って、画像処理用のメモリを増やすことな
く、階調性を上げることができる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る画像処理装置の全体構
成を示すブロック図。

【図２】上記実施例のメモリマップを示す説明図。

【図３】上記実施例における線画モード時の反斜リニア
な変換とハーフトーンモード時の濃度リニアな変換の説
明図。

【図４】上記実施例のＭＴＦ補正マトリックスと誤差拡
散マトリックスを示す図。

【図５】上記実施例の各部に備えられた演算回路を示す
ブロック図。

【図６】上記実施例の処理クロック変更による処理タイ
ミングを示す図。

【図７】上記実施例の動作を示すフローチャート。

【符号の説明】

１ Ａ／Ｄコンバータ ２ シェーディング・ピークレベル補正部 ３ γ補正部 ４ ＭＴＦ補正部 ５ ハーフトーン処理部 ６ ２値化部 ７ ＲＡＭインタフェース（Ｉ／Ｆ）部 ７ａ ＲＡＭ ８ 階調性制御部 ９ 処理クロック変速部 １０ データ出力マルチプレクサ １１ フルアダー １２ 第１のレジスタ １３ 第２のレジスタ １４ 極性選択部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 階調数に応じたビット数のディジタル画
   データに対して誤差拡散法を用いてハーフトーン処理を
   行うハーフトーン処理部と、 前記ハーフトーン処理を施された画素データを階調数に
   応じたビット数の閾値データを用いて２値化する２値化
   部と、 前記ハーフトーン処理部で用いる誤差データや前記２値
   化部で用いる閾値データが格納されるメモリ部と、 前記ハーフトーン処理部で処理される画素データと誤差
   データ及び前記２値化部に与えられる閾値データのビッ
   ト数を制御することにより、階調性を可変制御する階調
   性制御部とを備えたことを特徴とする画像処理装置。
2. 【請求項２】 請求項１記載の画像処理装置において、 前記階調性制御部は、画素データと誤差データ及び閾値
   データの下位ビットを削除することにより、階調数を変
   更することを特徴とする画像処理装置。
3. 【請求項３】 請求項１記載の画像処理装置において、 画像処理を行う処理クロックを通常の複数倍の周波数の
   高階調処理クロックに変更する処理クロック変速部を備
   え、 前記階調性制御部は、高階調処理クロック時、画素デー
   タと誤差データをそれぞれ複数部分に分割して、それぞ
   れを前記高階調処理クロックの１クロックで処理するこ
   とにより、高階調なハーフトーン処理を行うことを特徴
   とする画像処理装置。
4. 【請求項４】 請求項１記載の画像処理装置において、 有効読取り幅より小さい原稿を読み取って得られた画デ
   ータの場合に、前記階調性制御部は、前記メモリ部に生
   じる空き領域を利用して誤差データや閾値データのビッ
   ト数を増加することにより、高階調なハーフトーン処理
   を行うことを特徴とする画像処理装置。