JPH08317492A

JPH08317492A - Ｃｄ／ｃｄ−ｉ音声信号のｌ，ｒチャンネル間の混合を利用したオーディオ処理装置

Info

Publication number: JPH08317492A
Application number: JP7269830A
Authority: JP
Inventors: Jong-Dae Kim; 鐘大金
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1995-05-17
Filing date: 1995-10-18
Publication date: 1996-11-29
Anticipated expiration: 2015-10-18
Also published as: EP0743640B1; DE69525146D1; EP0743640A2; US5764775A; TW285812B; KR960043974A; JP3539806B2; EP0743640A3; KR0169387B1; DE69525146T2

Abstract

(57)【要約】（修正有）【課題】希望減衰量を得るのに必要なハードウェアの
数を最小化する。【解決手段】減衰希望値を入力として受けて、実際に
減衰させる８ビットの減衰係数(adder-clock）を発生さ
せてクロック信号の形態で直列出力する減衰係数信号発
生手段(100）と、その出力信号と、ＬまたはＲチャンネ
ルの並列音声信号と、シフトクロック信号(shift-cloc
k）と、第１選択信号(load/shift)とを受けて、一定の
減衰量を発生させ、減衰量を選択的に混合して、減衰さ
れた音声信号を出力する減衰器(200）と、減衰された音
声信号とオーバーフロー制御信号(overflow)とを受け
て、オーバーフローの発生を防止し、20ビットの大きさ
の音声信号を16ビットに変換させて出力するオーバーフ
ロー防止手段(300）と、その出力の並列音声信号とロー
ド制御信号(load-output）を受けて、並列音声信号を直
列に変換させて出力段に出力する直／並列変換手段(40
0）とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、CD/CD-I 音声信号
のＬ、Ｒチャンネル間の混合を利用したオーディオ処理
装置に係り、より詳しく説明すると、希望する減衰量を
得るに必要なハードウェアの数を最小化するため時間分
割処理を通じて１個の減衰器のみで４方向のＬ、Ｒチャ
ンネル音声信号(LL、 LR、 RR、 RL）の混合を具現したCD/
CD-I 音声信号のＬ、Ｒチャンネル間の混合を利用した
オーディオ処理装置に関する。

【０００２】

【従来の技術】従来のオーディオ処理装置は、L(Left）
チャンネル、R(Right)チャンネルから出力されるそれぞ
れの音声信号（LL、LR、RR、RL）について減衰器を利用
して所望の減衰を行った後、相互補完的に加える(Mixin
g)ことによって、追加的な音響効果を得る方法を用いて
いる。

【０００３】ここで、前記それぞれの音声信号（LL、L
R、RR、RL）とは、それぞれの入力チャンネルと出力チ
ャンネルとの方向を意味するものであって、‘LR(Left-
to-Right）’とは、左側のチャンネルの入力が右側のチ
ャンネルに出力される音声信号を意味する。

【０００４】以下、添付の図面を参考して従来のオーデ
ィオ処理装置においてＬ、Ｒチャンネル間の音声信号の
混合過程を概念的に説明する。

【０００５】図２は、従来のオーディオ処理装置におい
て、Ｌ、Ｒチャンネル間の音声信号混合過程を図示した
概念図であり、図３は、従来のCD/CD-I 音声信号のＬ、
Ｒチャンネル間の混合を利用したオーディオ処理装置と
その周辺関連装置を示したブロック図である。

【０００６】図２に図示されているとおり、Ｌチャンネ
ルを通じて入力されたＬ信号は減衰器を通じてＬチャン
ネルに出力される(G(LL)）。同時にＲチャンネルを通じ
て入力されたＲ信号も減衰器を通じてＬチャンネルに出
力されるが(G(RL)）、この２つの信号は互いに混合され
て最終的にＬチャンネルは｛L*G(LL）＋R*G(RL) ｝の大
きさＬ' で出力される。

【０００７】このように、Ｌチャンネルの出力段に出力
される音声信号は単に入力されたＬチャンネルの入力信
号(L）のみならず、Ｒチャンネル入力信号(R）の成分も
減衰器を通じて混合されることによって音響効果（例え
ば、エコーまたはサラウンド音響効果）が得られる。

【０００８】そして、Ｒチャンネルの出力もこれと類似
にＲチャンネルの入力信号とＬチャンネルの入力信号に
ついてそれぞれの定められた減衰係数を乗じた｛R*G(R
R）＋L*G(LR）｝の大きさＲ' で出力される。

【０００９】次に、従来のオーディオ処理装置とその周
辺関連装置について説明する。図３に図示されていると
おり、従来のオーディオ処理装置とその周辺関連装置の
構成は、ADPCM エンコーダーを通じて圧縮されたCD-I圧
縮音声データをそれぞれシリアルフォーマットで受け
て、オーディオ処理装置(700）の各チャンネルに送るた
め圧縮された音声データを解除して出力するADPCMデコ
ーダー(600）と、前記ADPCMデコーダー(600）から出力
される音声データまたはCDプレーヤーから出力される音
声データ(CD-DA）を入力として受けて、入力されたL、R
チャンネルの音声信号を減衰器を利用して所望の希望値
までの減衰を行った後、相互補完的に混合することによ
って追加的な音響効果を得るオーディオ処理装置(700）
と、前記オーディオ処理装置(700）のＬチャンネルとＲ
チャンネルとから出力されるそれぞれのデジタル音声信
号を独自的なシリアルフォーマットで受けて、それぞれ
のアナログ音声信号に変換させて人間が直接聞ける音声
信号に復元して出力するデジタル／アナログ変換器(80
0）と、前記全体のシステムを管轄及び制御するマイク
ロプロセッサ(500）と、からなる。

【００１０】前記オーディオ処理装置(700）に入力され
る音声信号は最下位ビット(LSB）が先に入力される20ビ
ットの解像度を有する信号であって、20ビットとなった
理由は、入力されるデータが前記ADPCM デコーダー(60
0）の出力で実際の大きさは16ビットであるが、オーデ
ィオ処理装置(700）においてオーバーフロー及び小数点
以下の値を含む20ビットを入力として受けることによっ
て、本発明において追加的な演算におけるラウンドエラ
ー(round error）を減らすことができるようにするため
である。

【００１１】

【発明が解決しようとする課題】しかしながら、かかる
従来のオーディオ処理装置においては、所望の減衰を行
うため前記音声信号(LL, LR, RR, RL)についてそれぞれ
の減衰器を用いるため全部で４つの減衰器が必要とな
り、これによってハードウェアが占める面積が大きくな
り、かつ処理が複雑となる問題点がある。

【００１２】

【課題を解決するための手段】従って、本発明の目的
は、前記のような従来の問題点を解決するためのもので
あって、所望の減衰量を得るのに必要なハードウェアの
数を最小化するため時間分割処理を通じて１つの減衰器
のみで４方向のＬ、Ｒチャンネル音声信号(LL, LR, RR,
RL)の混合を具現したCD/CD-I 音声信号のＬ、Ｒチャン
ネル間の混合を利用したオーディオ処理装置を提供する
にある。

【００１３】前記目的を達成するための本発明の構成
は、減衰希望値を入力として受けて、実際に減衰させる
８ビットの減衰係数を発生させてクロック信号の形態で
直列出力する減衰係数信号発生手段と、前記減衰係数信
号発生手段から出力される減衰係数信号と、ＬまたはＲ
チャンネルの並列音声信号、シフトクロック信号、第１
選択信号を入力として受けて、一定の減衰量を順次的に
発生させ、発生した減衰量を選択的に混合することによ
って、所望の希望値まで減衰された音声信号を発生させ
て出力する減衰手段と、前記減衰手段から出力される減
衰された音声信号とオーバーフロー制御信号とを受け
て、オーバーフローの発生を防止し、20ビットの大きさ
の音声信号を16ビットの大きさに変換して出力するオー
バーフロー防止手段と、前記オーバーフロー防止手段か
ら出力される並列音声信号とロード制御信号とを入力と
して受けて、並列音声信号を直列に変換させて出力段に
出力する直／並列変換手段と、からなる。

【００１４】前記減衰手段の構成は、ＬまたはＲチャン
ネルの並列音声信号とシフトクロック信号、第１選択信
号、そして第１リセット信号を入力として受けて、第１
選択信号に従って入力された音声信号をロードするか、
若しくはシフトして減衰希望量を順次的に発生させて出
力するシフトレジスタブロックと、前記シフトレジスタ
ブロックから出力される信号と第１貯蔵手段、第２貯蔵
手段からの出力信号とを入力として受け、第２選択信号
に従って前記３つの入力のうち、一つの入力を選択して
出力する選択手段と、前記選択手段から出力される信号
と第３貯蔵手段の出力信号とを入力として受けて、両信
号の加算を行うことによって結果的に所望の希望値まで
減衰された音声信号を発生させて出力する加算手段と、
前記加算手段から出力される信号と、前記減衰係数信号
発生手段から出力されたクロック信号、第２リセット信
号とを入力として受けて、入力されたクロック信号とリ
セット信号とに従って前記加算手段の出力を前記第１、
第２貯蔵手段に伝達するか、前記加算手段にさらに伝達
するか、前記オーバーフロー防止手段に伝達するか、ま
たはリセットさせるかを実行する前記第３貯蔵手段と、
前記第３貯蔵手段に貯蔵されている信号をそれぞれ入力
として受け、第１、第２貯蔵制御信号をそれぞれ入力と
して受けて、前記第１、２貯蔵制御信号によって選択さ
れた貯蔵手段に前記第３貯蔵手段に貯蔵された信号を一
時貯蔵し、希望する減衰量が得られる時まで前記第３貯
蔵手段の信号を前記選択手段の入力として伝達する前記
第１、第２貯蔵手段とからなる。

【００１５】前記シフトレジスタブロックの構成は、前
記第１選択信号とシフトクロック信号とを入力として受
けて、ロードまたはシフト制御信号とドライブ能力が増
加されたシフトクロック信号とを出力する制御回路と、
４ビットのＬまたはＲチャンネルの音声信号をそれぞれ
入力として受けて、前記制御回路から出力されたシフト
クロック信号、ロード制御信号、シフト制御信号及び第
１リセット信号を共通入力として受けて、選択及び貯蔵
機能を行うように同一に構成された第１〜第５シフトレ
ジスタとからなる。

【００１６】前記制御回路の構成は、前記第１選択信号
を入力として受けて、反転させてロード制御信号を発生
させて出力する第１インバータと、前記第１インバータ
の出力を入力として受けて、反転させてシフト制御信号
を発生させて出力する第２インバータと、前記シフトク
ロック信号を入力として受けて、ドライブ能力が増加さ
れたシフトクロック信号を出力する第３、第４インバー
タとからなる。

【００１７】前記第１シフトレジスタの構成は、第３音
声信号、前記制御回路のロード制御信号、シフト制御信
号、そしてすぐ次の段のシフトレジスタにある第１フリ
ップフロップの反転出力、同シフトレジスタにある第４
フリップフロップの出力と反転出力とを入力として受け
て、選択機能を行う第４選択手段と、第０〜第２音声信
号をそれぞれ一つの入力端子に入力として受けて、第２
〜第４フリップフロップの反転出力を他の入力端子にそ
れぞれ入力として受けて、前記ロード制御信号を選択端
子にそれぞれ入力として受けて、選択機能を行う第１〜
第３選択手段と、前記第１〜第４選択手段の最終出力を
それぞれ入力端子に入力として受けて、前記シフトクロ
ック信号をクロック端子に入力として受けて、前記第１
リセット信号をリセット端子に入力として受けて、一時
貯蔵機能を行う第１〜第４フリップフロップとからな
る。

【００１８】前記第４選択手段の構成は、第３音声信号
と前記ロード制御信号とを入力として受けて、論理積を
行って出力する２入力ＡＮＤゲートと、前記シフト制御
信号をそれぞれ一つの入力として受けて、すぐ次の段の
シフトレジスタにある第１フリップフロップの反転出力
をそれぞれ他の入力として受けて、同シフトレジスタに
ある第４フリップフロップの出力と反転出力とをそれぞ
れまた他の入力として受けて、論理積を行って出力する
２個の３入力ＡＮＤゲートと、前記３入力ＡＮＤゲート
の出力を入力として受けて、否定論理和を行って出力す
る第１ＮＯＲゲートと、前記第１ＮＯＲゲートの出力を
入力として受けて、反転させて出力するインバータと、
前記インバータの出力と前記２入力ＡＮＤゲートの出力
を入力として受けて、否定論理和を行って出力する第２
ＮＯＲゲートとからなり、最後の段に位置した第５シフ
トレジスタにある第４選択手段は、２個の３入力ＡＮＤ
ゲートのそれぞれの一つの入力が第19音声信号を直接共
通入力として受けるように構成されている。

【００１９】

【発明の実施の形態】以下、本発明の属する技術分野に
おける通常の知識を有する者が本発明を容易に実施でき
る程度に詳細に説明するため、本発明の最も好ましい実
施の形態を添付の図面を参照して説明する。

【００２０】図１は、本発明の実施の形態に基づいたCD
/CD-I 音声信号のＬ、Ｒチャンネル間の混合を利用した
オーディオ処理装置の全体のブロック図である。

【００２１】図１に図示されているとおり、本発明の実
施の形態に基づいたCD/CD-I 音声信号のＬ、Ｒチャンネ
ル間の混合を利用したオーディオ処理装置の構成は、減
衰希望値を入力として受けて、実際に減衰させる８ビッ
トの減衰係数(adder-clock）を発生させて、クロック信
号の形態で直列出力する減衰係数信号発生器(100）と、
前記減衰係数信号発生器(100）から出力される信号(add
er-clock）と、ＬまたはＲチャンネルの並列音声信号
と、シフトクロック信号(shift-clock）と、第１選択信
号(load/shift)とを入力として受けて、一定の減衰量を
順次的に発生させ、発生された減衰量を選択的に混合す
ることによって所望の希望値まで減衰された音声信号を
発生させて出力する減衰器(200）と、前記減衰器(200）
から出力される減衰された音声信号とオーバーフロー制
御信号（overflow) とを入力として受けて、オーバーフ
ローの発生を防止し、20ビットの大きさの音声信号を16
ビットに変換させて出力するオーバーフロー防止回路(3
00）と、前記オーバーフロー防止回路(300）から出力さ
れる並列音声信号と、ロード制御信号(load-output）と
を入力として受けて、並列音声信号を直列に変換させて
出力段に出力する直／並列変換回路(400）とからなる。

【００２２】前記減衰器(200）の構成は、ＬまたはＲチ
ャンネルの並列音声信号と、シフトクロック信号（shif
t-clock)、第１選択信号（load／shift)、そして第１リ
セット信号（reset1）を入力として受けて、第１選択信
号に従って入力された音声信号をロードするか、若しく
はシフトして減衰希望量を順次的に発生させて出力する
シフトレジスタブロック(210）と、前記シフトレジスタ
ブロック(210）から出力される信号と、第１、第２フリ
ップフロップ(250、 260)からの出力信号とを入力として
受け、第２選択信号(mux-sel）に従って前記３つの入力
のうち、一つの入力を選択して出力するマルチプレキサ
ー(220）と、前記マルチプレキサー(220）から出力され
る信号と第３フリップフロップ(240）の出力信号とを入
力として受けて、両信号の加算を行うことによって結果
的に所望の希望値まで減衰された音声信号を発生させて
出力する全加算器(230）と、前記全加算器(230）から出
力される信号と、前記減衰係数信号発生器(100）から出
力されたクロック信号（adder-clock)と、第２リセット
信号（reset2）とを入力として受けて、入力されたクロ
ック信号（adder-clock)とリセット信号(reset2)とに従
って前記全加算器(230）の出力を前記第１、第２フリッ
プフロップ(250、 260)に伝達するか、前記全加算器(23
0）にさらに伝達するか、前記オーバーフロー防止回路
(300）に伝達するか、またはリセットさせるかを実行す
る前記第３フリップフロップ(240）と、前記第３フリッ
プフロップ(240）に貯蔵されている信号をそれぞれ入力
として受けて、第１第２貯蔵制御信号(store1-clock, s
tore2-clock)をそれぞれ入力として受けて、前記第１、
２貯蔵制御信号によって選択されたフリップフロップに
前記第３フリップフロップ(240）に貯蔵された信号を一
時貯蔵し、希望する減衰量が得られる時まで第３フリッ
プフロップ(240）の信号を前記マルチプレキサー(220）
の入力に伝達する第１、第２フリップフロップ(250、 26
0)とからなる。

【００２３】図８〜１０に図示されているとおり、前記
シフトレジスタブロック(210）の構成は、前記第１選択
信号(load/shift)とシフトクロック信号(shift-clock）
とを入力として受けて、ロード（load）またはシフト
（shift)制御信号とドライブ能力が増加されたシフトク
ロック信号とを出力する制御回路(211）と、４ビットの
ＬまたはＲチャンネルの音声信号をそれぞれ入力として
受けて、前記制御回路(211）から出力されたシフトクロ
ック信号、ロード制御信号、シフト制御信号及び第１リ
セット信号を共通入力として受けて、選択及び貯蔵機能
を行うように同一に構成された第１〜第５シフトレジス
タ(212〜216)とからなる。

【００２４】前記制御回路(211）の構成は、前記第１選
択信号(load/shift)を入力として受けて、反転させてロ
ード制御信号(load)を発生させて出力する第１インバー
タ(INV1)と、前記第１インバータ(INV1)の出力を入力と
して受けて、反転させてシフト制御信号(shift）を発生
させて出力する第２インバータ(INV2)と、前記シフトク
ロック信号(shift-clock）を入力として受けて、ドライ
ブ能力が増加されたシフトクロック信号を出力する第
３、第４インバータ(INV3, INV4)からなる。

【００２５】前記第１シフトレジスタ(212）の構成は、
第３音声信号(IN3）、前記制御回路(211）のロード制御
信号(load)及びシフト制御信号(shift）、そしてすぐ次
の段のシフトレジスタ(213）にある第１フリップフロッ
プ(FF11)の反転出力(QN)、同シフトレジスタ(212）にあ
る第４フリップフロップ(FF14)の出力(Q）と反転出力(Q
N)を入力として受けて、選択機能を行う第４マルチフレ
キサー(MUX14）と、第０〜第２音声信号(IN0〜IN2)をそ
れぞれ一つの入力端子(D1)に入力として受けて、第２〜
第４フリップフロップ(FF12 〜FF14）の反転出力(QN)を
他の入力端子(D0)にそれぞれ入力として受け、前記ロー
ド制御信号を選択端子(S）にそれぞれ入力として受けて
選択機能を行う第１〜第３マルチプレキサー(MUX11〜MU
X13)と、前記第１〜第４マルチプレキサ−(MUX11〜MUX1
4)の最終出力をそれぞれ入力端子(D）に入力として受け
て、前記シフトクロック信号(shift-clock）をクロック
端子(CK)に入力として受けて、前記第１リセット信号(r
est1）をリセット端子(SN)に入力として受けて、一時貯
蔵機能を行う第１〜第４フリップフロップ(FF11〜FF1
4）とからなる。

【００２６】前記第４マルチフレキサー(MUX14）の構成
は、第３音声信号(IN3）と前記ロード制御信号(load)と
を入力として受けて、論理積を行って出力する２入力AN
Dゲート(AND1)と、前記シフト制御信号(shift）をそれ
ぞれ一つの入力(C, D)として受けて、すぐ次の段のシフ
トレジスタ(213）にある第１フリップフロップ(FF11)の
反転出力(QN)をそれぞれ他の入力(B, E)として受け、同
シフトレジスタ(212）にある第４フリップフロップ(FF1
4)の出力(Q）と反転出力(QN)とをそれぞれまた他の入力
(A,F)として受けて、論理積を行って出力する２個の３
入力AND ゲート(AND2, AND3)と、前記３入力AND ゲート
(AND2, AND3)の出力を入力として受けて、否定論理和を
行って出力する第１NOR ゲート(NOR1)と、前記第１NOR
ゲート(NOR1)の出力を入力として受けて、反転させて出
力するインバータ(INV5)と、前記インバータ(INV5)の出
力と前記２入力AND ゲート(AND1)の出力を入力として受
けて、否定論理和を行って出力する第２NOR ゲート(NOR
2)とからなり、最後の段に位置した第５シフトレジスタ
(216）にある第４マルチプレキサー(MUX54）の２個の３
入力ANDゲート(AND1, AND2)のそれぞれの一つの入力(B,
E)が第19音声信号(IN19)を直接共通入力として受ける
ように構成されている。

【００２７】前記のとおり構成されている本発明の実施
の形態に基づいた電位−電流変換器の動作は次のとおり
である。本発明はCDプレーヤーまたはCD-Iのレフト
(L）、ライト(R）チャンネルから出力されるそれぞれの
音声信号に減衰器を利用して所望の希望値まで減衰を行
った後、相互補完的に混合することによって、追加的な
音響効果が得られるステレオオーディオミキサー(Stere
o Audio Mixer)の一種に適用される。

【００２８】特に、本発明の実施の形態は、CD-Iシステ
ムに適用するためのものであって、CD-I(CD-Interactiv
e)とは、音声、映像、コンピュータデータなどの多様な
情報が取り扱えるように製造した家庭用機器であって、
この中で音声信号の処理に係るものである。

【００２９】従って、多様な情報を収録すべきかかるCD
-Iシステムにおいてはディスクに記録するデータ量を減
らすため音声信号をADPCM エンコーダー(Adaptive Diff
erential Pulse Code Modulation Encoder）を通じて最
大16倍まで圧縮している。

【００３０】このように圧縮された音声信号を解除した
後、追加的に音響効果を有し得るようにするためオーデ
ィオミキサーを用いるが、これに対する規定は最初のCD
-Iシステムのフォーマットを決定したSONY/PHILIPS社に
よってグリーンブック(GreenBook)に定義されている。

【００３１】前記グリーンブックに定義された基本仕様
は次のとおりである。基本的に４方向性(left-to-ligh
t, left-to-left, right-to-right, right-to-left)を
有してそれぞれの方向について減衰係数を定義している
が、各減衰係数は８ビットの大きさを有している。

【００３２】そして、最上位ビット（ビット７）は音声
信号の出力を中断させる制御ビットであり、０〜６ビッ
トは０〜127 の範囲を有しながら０dB〜-127dBでそれぞ
れ１dBの段階別に制御するために用いられる。

【００３３】しかしながら、音声信号は人間の感覚に依
存するものであるので、人間が認識できる程度に-20dB
までは+/-1dB以内の誤差を許容し、その以下の減衰につ
いては＋方向には１dB、−方向には任意の値を許容して
いる。

【００３４】前記内容を式で表現すれば次のとおりであ
る。０dB〜-20dB ……………→ +/-1dB …………… (1) -21dB〜-127dB ……………→ +1dB -xdB(x＞0)…………(2）

【００３５】前記グリーンブックに定義されている基本
仕様に基づいてオーディオミキサーにおいて音声信号の
減衰を行う時、要求される減衰量と10進数で定規化され
た値、そして本発明の実施の形態に基づいたオーディオ
処理装置において実際に減衰しようとする減衰量に対す
る２進コード値とデシベルの利得が図４および図５の減
衰係数表に示されている。前記図３および図４の減衰係
数表に示された減衰係数値は製造会社毎に異なって定義
しており、その誤差の程度も異なる。

【００３６】次に、図１に図示された本発明の実施の形
態に基づいたCD/CD-I 音声信号のＬ、Ｒチャンネル間の
混合を利用したオーディオ処理装置の動作を入力サンプ
ルに対する減衰タイミング図と、入力と出力との間の図
式的な全体のタイミング図とを通じて考察する。

【００３７】図６は、図１に図示されたオーディオ処理
装置において入力サンプルに対する減衰タイミング図で
あり、図７は、図１に図示されたオーディオ処理装置に
おいて入力と出力との間の図式的な全体のタイミング図
である。

【００３８】最初に、デコーディングされた任意の20ビ
ットの音声データが前記減衰器(200）の任意のチャンネ
ルに入力されたと仮定する。図１に図示されているとお
り、入力された音声データは前記減衰器(200）内にある
シフトレジスタブロック(210）の選択信号(load/shift)
が‘ロー’である時、シフトクロック信号(shift-cloc
k）によって前記シフトレジスタブロック(210）に入力
され、ラッチされる。

【００３９】これと共に、前記減衰器(200）内にある第
３フリップフロップ(240）の第２リセット信号(reset2)
が‘ロー’となることによって、第３フリップフロップ
(240）はリセットされて演算結果を貯蔵するための準備
を行う。

【００４０】このように入力されたデータに減衰常数を
乗じなければならないが、この減衰係数はCD-Iの規定を
満たしながら最小限の演算ができるように図４、図５に
求められる減衰値及び減衰係数、そして本設計において
適用した実際に演算された減衰値及び減衰係数を定義し
た。かかる係数の定義はCD-Iの規定を満たされればよい
ので、設計者は人間が音声を認識する程度を満たしなが
ら最小限の回路となるようにすればよい。

【００４１】一つの音声データについて減衰係数を乗じ
る方式は、前記シフトレジスタブロック(210）の選択信
号(load/shift)が‘ハイ’である時、シフトクロック信
号(shift-clock）に従ってラッチされた音声データが１
ビットづつ下にシフトされるようにすることによって、
音声データの大きさが1/2 づつ減少する。

【００４２】すなわち、相対的な大きさで最初に入力さ
れた信号の大きさを１と定規化した場合、１の大きさが
シフトクロック信号(shift-clock）毎に1/2, 1/4, 1/8,
1/16, 1/32, 1/64, 1/128, 1/256 と減少していく。

【００４３】従って、ここでは希望する減衰量を得るた
めには希望する位置にある値のみを選んで混合すればよ
い。これによっては、前述したとおり正確に希望減衰値
を得ることは出来ないが、許容される誤差よりはるかに
小さい程度の誤差を有するので全く問題とはならない。

【００４４】例えば、減衰をさせない場合には図６に図
示されたとおり、単に最初のデータをそのまま出力すれ
ばよい。これは大きさでは０dBの大きさで入力が行われ
た後、まだ前記シフトレジスタブロック(210）において
シフトクロック(shift-clock）によって1/2 に減少され
ない状態の値のみを取って他の値は無視すればよい。

【００４５】そして、-2dBの減衰を得るためには図６に
図示されたとおり、1/2, 1/4, 1/32,1/128, 1/256 を全
部混合することによって0.79297 の大きさの-2dB（実際
には-2.015dB）の減衰が得られる。一方、-47dB 以上の
減衰は人間の耳では感知することが非常に難しいので−
∞の減衰（無限大減衰）、すなわち、出力値を‘０’と
与え、これは図６に図示されたとおり何も混合しないで
初期にリセットした状態の‘０’を出力として送る。

【００４６】このように、任意の減衰を得るためには単
に相対的な大きさ１から1/2 〜1/256 の間の値のうち、
適当な値の組み合わせを混合して希望の大きさで減衰さ
せられる。

【００４７】かかる過程をより詳しく説明すると次のと
おりである。前述したとおり、-2dBの減衰を行うために
は1/2, 1/4, 1/32, 1/128, 1/256の大きさを全部混合し
なければならないと説明したが、回路的には先ず初期値
で前記減衰器(200）内にある第３フリップフロップ(24
0）の第２リセット信号(reset2)を用いて第３フリップ
フロップ(240）を‘０’で初期化し、それぞれ混合すべ
き大きさに該当する位置において前記減衰係数信号発生
器(100）から出力される減衰係数信号(adder-clock）を
用いて混合された結果を貯蔵することができる。

【００４８】前記減衰係数信号発生器(100）は、入力に
減衰希望値が入り、出力には実際に減衰させる直列に出
力される８ビットの減衰係数(adder-clock）が出力され
る。かかる減衰係数を利用して反復的に演算が完了され
る時まで引き続き前記全加算器(230）を通じて混合し、
一時的な結果を前記第３フリップフロップ(240）と第１
フリップフロップ(250）または第２フリップフロップ(2
60）を通じて貯蔵することができる。

【００４９】かかる反復的な演算は単に一つの入力サン
プルについて減衰係数を乗じた効果を有する。そして、
最終的には前述したとおり混合効果を得るためにはＬ、
Ｒチャンネルから入力されたそれぞれの信号についてそ
れぞれに該当する減衰係数による減衰を行った後、相互
補完的に加えることにより最終的には次のような結果が
得られる。 L(output)＝L(input)*G(LL)＋R(input)*G(RL) ………… (3) R(output)＝R(input)*G(RR)＋L(input)*G(LR) ………… (4)

【００５０】前記のような結果を得るためにはそれぞれ
の演算の結果を混合しなければならない。それには、一
つの減衰回路を利用して４種類の減衰演算を処理するた
め、それぞれの処理時間を図７に図示されているとおり
それぞれの演算を時間的に衝突の生じない、かつ回路が
最小化されるようにタイミングを設定した。

【００５１】参考までに、ADPCM デコーディングにおい
てはＲチャンネルの出力は実際にすぐ前のＬチャンネル
の間圧縮されたADPCM 信号をデコーディングした後出力
され、Ｌチャンネルの出力はＲチャンネルの間にデコー
ディングした後Ｌチャンネル時間に出力される。

【００５２】そして、前記ADPCM デコーディングは３段
階に分けて処理されるが、一つのＲまたはＬ区間は48個
の基本クロックに構成され、それぞれ12クロックずつ４
等分してこのうち最初の12クロックの区間の間にはレン
ジ(Range）演算、２番目、３番目の区間においてはフィ
ルター常数を乗じる演算を行う。そして、４番目の区間
は使用しないが式(3）、(4 ）の演算過程はこの区間を利
用する。

【００５３】一つの入力についてこの区間の間希望する
減衰を行う方法は前述したので、ここでは最終出力を得
るためにそれぞれのチャンネル値を減衰した後、混合し
て出力される過程について説明する。先ず、最終出力Ｌ
(output)を得るためにはＬ、Ｒチャンネルの入力が全部
入力された後に可能であるので、最終出力は元々入力さ
れた値より一つのＬまたはＲ区間が遅延されるはずであ
る。

【００５４】図７に図示されているとおり、先ずＬチャ
ンネルの入力区間(L(input))において入力されたＬチャ
ンネルの信号は、前記使用されていない４番目の区間
(a）の間に減衰常数G(LL）によって減衰されたG(LL）＊
L(input)を得る。この値は前記減衰器(200）内にある第
１フリップフロップ(250）の第１貯蔵制御信号(store１
-clock）によって第１フリップフロップ(250）に臨時に
貯蔵される。

【００５５】また、Ｒ区間(R(input))において入力され
たＲチャンネルの信号は前記使用されていない４番目の
区間(c）の間に減衰常数G(RL）を用いてG(RL)*R(input)
を得る。前記２つの演算はそれぞれ使用されていない
時間を利用するので問題とならない。

【００５６】前記第１フリップフロップ(250）に貯蔵さ
れた値と混合するが、これは前記Ｒチャンネル入力区間
の使用されていない区間(c）においてG(RL)*R(input)を
計算した後、前記マルチプレキサー(220）を利用して前
記第１フリップフロップ(250）に貯蔵された値を現在計
算された値と混合することによってなされる。この結果
はさらにオーバーフローをチェックした後Ｌチャンネル
の次の入力区間(L(input+1))において直列形式で出力が
なされる。

【００５７】一方、Ｒチャンネルの出力区間(R(outpu
t)）においてはそれぞれG(LR)*L(input)、G(RR)*R(inpu
t)を求めるべきであるが、図７に図示されているとお
り、この演算をするための時間が別に存在していないの
で、ここでは前記ADPCM デコーダーのレンジ演算区間
(b, d)の間に演算をするように定義した。

【００５８】先ず、前記Ｒチャンネル入力のレンジ演算
区間(b）には前のＬチャンネル入力信号を受けてG(LR）
の減衰常数を利用して減衰を行った後、前記第２フリッ
プフロップ(260）の第２貯蔵制御信号(store2-clock)に
よって第２フリップフロップ(260）に臨時に貯蔵され
る。

【００５９】そして、Ｌチャンネルの次の入力のレンジ
演算区間(d）の間にすぐ前のＲチャンネルの入力を受け
た後、G(RR)*R(input)を計算し、以前に第２フリップフ
ロップ(260）に貯蔵されたG(LR)*L(input)を前記マルチ
プレキサー(220）を通じて選択した後混合することによ
って、最終出力Ｒ(output)を得る。

【００６０】

【発明の効果】従って、前記のとおり動作する本発明の
実施の形態に基づいたCD/CD-I 音声信号のＬ、Ｒチャン
ネル間の混合を利用したオーディオ処理装置は、希望す
る減衰量を得るのに必要なハードウェアの数を最小化す
るため時間分割処理を通じて１個の減衰器のみで４方向
のＬ、Ｒチャンネルの音声信号(LL, LR, RR, RL)の混合
を具現することが出来るという効果がある。

【図面の簡単な説明】

【図１】図１は、本発明の実施の形態に基づいたCD/CD-
I 音声信号のＬ、Ｒチャンネル間の混合を利用したオー
ディオ処理装置の全体のブロック図である。

【図２】図２は、従来のオーディオ処理装置において
Ｌ、Ｒチャンネル間の音声信号の混合過程を図示した概
念図である。

【図３】図３は、従来のオーディオ処理装置とその周辺
関連装置を示したブロック図である。

【図４】図４は、本発明の実施の形態に基づいたCD/CD-
I 音声信号のＬ、Ｒチャンネル間の混合を利用したオー
ディオ処理装置において信号減衰を行う時、求められる
減衰量（定規化された値）に対する実際の減衰量を示し
た減衰係数表である。

【図５】図５は、本発明の実施の形態に基づいたCD/CD-
I 音声信号のＬ、Ｒチャンネル間の混合を利用したオー
ディオ処理装置において信号減衰を行う時、求められる
減衰量（定規化された値）に対する実際の減衰量を示し
た減衰係数表である。

【図６】図６は、図１に図示されたオーディオ処理装置
において入力サンプルに対する減衰タイミング図であ
る。

【図７】図７は、図１に図示されたオーディオ処理装置
において入力と出力との間の図式的な全体のタイミング
図である。

【図８】図８は、図１に図示されたオーディオ処理装置
においてシフトレジスタの詳細回路図である。

【図９】図９は、図１に図示されたオーディオ処理装置
においてシフトレジスタの詳細回路図である。

【図１０】図１０は、図１に図示されたオーディオ処理
装置においてシフトレジスタの詳細回路図である。

【符号の説明】

１００：減衰係数信号発生器２００：減衰器２１０：シフトレジスタブロック２１１：制御回路２１２〜２１６：第１〜第５シフトレジスタ２２０：マルチプレキサ２３０：全加算器２４０：第３フリップフロップ２５０、２６０：第１、第２フリップフロップ３００：オーバーフロー防止回路４００：直／並列変換回路

Claims

【特許請求の範囲】

【請求項１】減衰希望値（attd）を入力として受け
て、実際に減衰させる８ビットの減衰係数(adder-cloc
k）を発生させて、クロック信号の形態で直列出力する
減衰係数信号発生手段(100）と、前記減衰係数信号発生手段(100）から出力される信号(a
dder-clock）と、ＬまたはＲチャンネルの並列音声信号
と、シフトクロック信号(shift-clock）と、第１選択信
号(load/shift)とを入力として受けて、一定の減衰量を
順次的に発生させ、発生した減衰量を選択的に加えるこ
とによって、所望の希望値まで減衰された音声信号を発
生させて出力する減衰手段(200）と、前記減衰手段(200）から出力される減衰された音声信号
とオーバーフロー制御信号(overflow)とを入力として受
けて、オーバーフローの発生を防止し、20ビットの大き
さの音声信号を16ビットに変換させて出力するオーバー
フロー防止手段(300）と、前記オーバーフロー防止手段(300）から出力される並列
音声信号と、ロード制御信号(load-output）とを入力と
して受けて、並列音声信号を直列に変換させて出力段に
出力する直／並列変換手段(400）と、からなることを特
徴とするCD/CD-I 音声信号のＬ、Ｒチャンネル間の混合
を利用したオーディオ処理装置。
【請求項２】前記減衰手段(200）は、ＬまたはＲチャンネルの並列音声信号と、シフトクロッ
ク信号（shift-clock)、第１選択信号(load/shift)、そ
して第１リセット信号(reset1)を入力として受けて、第
１選択信号に従って入力された音声信号をロードする
か、若しくはシフトして減衰希望量を順次的に発生させ
て出力するシフトレジスターブロック(210）と、前記シフトレジスタブロック(210）から出力される信号
と、第１、第２貯蔵手段(250、 260)からの出力信号とを
入力として受け、第２選択信号（mux-sel)に従って前記
３つの入力のうち、一つの入力を選択して出力する選択
手段(220）と、前記選択手段(220）から出力される信号と第３貯蔵手段
(240）の出力信号とを入力として受けて、両信号の加算
を行うことによって、結果的に所望の希望値まで減衰さ
れた音声信号を発生させて出力する加算手段(230）と、前記加算手段(230）から出力される信号と、前記減衰係
数信号発生手段(100）から出力されたクロック信号(add
er-clock）と第２リセット信号(reset2)とを入力として
受けて、入力されたクロック信号(adder-clock）とリセ
ット信号(reset2)とに従って前記加算手段(230）の出力
を前記第１、第２貯蔵手段(250、 260)に伝達するか、前
記加算手段(230）にさらに伝達するか、前記オーバーフ
ロー防止手段(300）に伝達するか、またはリセットさせ
るかを実行する前記第３貯蔵手段(240）と、前記第３貯蔵手段(240）に貯蔵されている信号をそれぞ
れ入力として受けて、第１、２貯蔵制御信号(store1-cl
ock, store2-clock)をそれぞれ入力として受けて、前記
第１、２貯蔵制御信号(store1-clock, store2-clock)に
よって選択された貯蔵手段に前記第３貯蔵手段(240）に
貯蔵された信号を一時貯蔵し、希望する減衰量が得られ
る時まで前記第３貯蔵手段(240）の信号を前記選択手段
(220）の入力として伝達する前記第１、第２貯蔵手段(2
50、 260)と、からなることを特徴とする請求項１記載の
CD/CD-I 音声信号のＬ、Ｒチャンネル間の混合を利用し
たオーディオ処理装置。
【請求項３】前記シフトレジスタブロック(210）は、前記第１選択信号(load/shift)とシフトクロック信号(s
hift-clock）とを入力として受けて、ロード(load)また
はシフト（shift)制御信号とドライブ能力が増加された
シフトクロック信号とを出力する制御回路(211）と、４ビットのＬまたはＲチャンネルの音声信号をそれぞれ
入力として受けて、前記制御回路(211）から出力された
シフトクロック信号、ロード制御信号、シフト制御信号
及び第１リセット信号を共通入力として受けて、選択及
び貯蔵機能を行うように同一に構成された第１〜第５シ
フトレジスタ(212〜216)と、からなることを特徴とする
請求項２記載のCD/CD-I 音声信号のＬ、Ｒチャンネル間
の混合を利用したオーディオ処理装置。
【請求項４】前記選択手段(220）は、３つの入力のうち、一つの入力を選択して出力するマル
チプレキサーからなることを特徴とする請求項２記載の
CD/CD-I 音声信号のＬ、Ｒチャンネル間の混合を利用し
たオーディオ処理装置。
【請求項５】前記加算手段(230）は、全加算器(full adder)からなることを特徴とする請求項
２記載のCD/CD-I 音声信号のＬ、Ｒチャンネル間の混合
を利用したオーディオ処理装置。
【請求項６】前記制御回路(211）は、前記第１選択信号(load/shift)を入力として受けて、反
転させてロード制御信号(load)を発生させて出力する第
１インバータ(INV1)と、前記第１インバータ(INV1)の出力を入力として受けて、
反転させてシフト制御信号(shift）を発生させて出力す
る第２インバータ(INV2)と、前記シフトクロック信号を入力として受けて、ドライブ
能力が増加されたシフトクロック信号を出力する第３、
第４インバータ(INV3、 INV4）と、からなることを特徴
とする請求項３記載のCD/CD-I音声信号のＬ、Ｒチャン
ネル間の混合を利用したオーディオ処理装置。
【請求項７】前記第１シフトレジスタ(212）は、第３音声信号(IN3）、前記制御回路(211）のロード制御
信号及びシフト制御信号、そしてすぐ次の段のシフトレ
ジスタ(213）にある第１フリップフロップ(FF11)の反転
出力(QN)、同シフトレジスタ(212）にある第４フリップ
フロップ(FF14)の出力(Q）と反転出力(QN)とを入力とし
て受けて、選択機能を行う第４選択手段(MUX14）と、０〜第２音声信号(IN0〜IN2)をそれぞれ一つの入力端子
(D1)に入力として受けて、第２〜第４フリップフロップ
(FF12〜FF14）の反転出力(QN)を他の入力端子(D0)にそ
れぞれ入力として受け、前記ロード制御信号を選択端子
(S）にそれぞれ入力として受けて、選択機能を行う第１
〜第３選択手段(MUX11〜MUX13)と、前記第１〜第４選択手段(MUX11〜MUX14)の最終出力をそ
れぞれ入力端子(D）に入力として受けて、前記シフトク
ロック信号をクロック端子(CK)に入力として受けて、前
記第１リセット信号をリセット端子(SN)に入力として受
けて、一時貯蔵機能を行う第１〜第４フリップフロップ
(FF11〜FF14）と、からなることを特徴とする請求項３
記載のCD/CD-I音声信号のＬ、Ｒチャンネル間の混合を
利用したオーディオ処理装置。
【請求項８】前記第４選択手段(MUX14）は、第３音声信号(IN3）と前記ロード制御信号(load)とを入
力として受けて、論理積を行って出力する２入力ANDゲ
ート(AND1)と、前記シフト制御信号(shift）をそれぞれ一つの入力(C,
D)として受け、すぐ次の段のシフトレジスタ(213）にあ
る第１フリップフロップ(FF11)の反転出力(QN)をそれぞ
れ他の入力(B, E)として受け、同シフトレジスタ(212）
にある第４フリップフロップ(FF14)の出力(Q）と反転出
力(QN)とをそれぞれまた他の入力(A, F)として受けて、
論理積を行って出力する２個の３入力ANDゲート(AND2,
AND3)と、前記３入力AND ゲート(AND2, AND3)の出力を入力として
受けて、否定論理和を行って出力する第１NORゲート(NO
R1)と、前記第１NOR ゲート(NOR1)の出力を入力として受けて、
反転させて出力するインバータ(INV5)と、前記インバータ(INV5)の出力と前記２入力AND ゲート(A
ND1)の出力とを入力として受けて、否定論理和を行って
出力する第２NOR ゲート(NOR2)とからなり、第５シフトレジスタ(216）にある第４選択手段(MUX54）
は、２個の３入力ANDゲート(AND1, AND2)のそれぞれの
一つの入力(B, E)が第19音声信号(IN19)を直接共通入力
として受けるように構成されることを特徴とする請求項
７記載のCD/CD-I 音声信号のＬ、Ｒチャンネル間の混合
を利用したオーディオ処理装置。