JPH0831889A - Ｉｃウェハおよびそれを用いたバーンイン方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＩＣチップ全体に対して十分な電源供給を行
い、複数のＩＣチップの同時バーンインを確実に行う。 【構成】 表面に保護膜が形成された複数のＩＣチップ
４のそれぞれの保護膜を含む領域上に、電源入力端子
２、グランド端子３とそれぞれ接続される電源線２ａ、
グランド線３ａが形成される。そして、電源入力端子
２、グランド端子３より電源線２ａ、グランド線３ａを
介した電源供給にて各ＩＣチップ４が同時にバーンイン
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ウェハー状態でバーン
インするためのＩＣウェハおよびそれを用いたバーンイ
ン方法に関する。

【０００２】

【従来の技術】従来、ＩＣチップに対するバーンイン
（ウェハ状態のＩＣチップに対して温度と電圧によるス
トレスを意図的に与えて初期故障を除くようにするこ
と）のスクリーニング試験は、同一ウエハ上に形成され
た多数のＩＣチップ毎にプローブピンを立てて電力を供
給して試験をする方法、あるいは各ＩＣチップ毎にスク
ライビングを施した後にパッケージングを施して、その
後にリードピンから電力を供給してスクリーニング試験
をする方法がとられている。

【０００３】しかしながら、このようにＩＣチップ毎に
行う方法は、手数が複雑であり、しかも試験工数を多く
取る。これに対し、ウェハー状態の複数のＩＣチップに
同時にバーンインするようにしたものが、特開平６ー６
９２９８号公報等に記載されている。このものにおいて
は、各ＩＣチップに電源線、接地線等の配線を行い、全
ＩＣチップに並列に電源を供給して、同時にバーンイン
するようにしたものである。

【０００４】

【発明が解決しようとする課題】しかしながら、そのよ
うに全ＩＣチップに並列に電源を供給する場合、配線抵
抗が高いかまたは個々のＩＣチップの消費電流が多い
と、場合によってはＩＣウェハのコネクタとの接触部分
から見て１番近いＩＣチップと１番遠いＩＣチップで数
ボルトの電圧降下が発生し、全ＩＣチップに同一条件で
バーンインを行うことができなくなるという問題があ
る。

【０００５】例えば、１番近いＩＣチップと１番遠いＩ
Ｃチップ間に配線の抵抗およびそれに流れる電流から２
〜３Ｖの電圧降下が生じたとすると、その配線には他に
十数チップから数十チップが接続されるため、その電圧
降下はかなり大きくなり、遠い部分のＩＣチップに対し
てはバーンインができなくなる。本発明は上記問題に鑑
みてなされたもので、ＩＣチップ全体に対して十分な電
源供給を行い、複数のＩＣチップの同時バーンインを確
実に行えるようにすることを目的とする。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するため、請求項１に記載の発明においては、ウェハ基
板（１０）上に形成され、表面に保護膜（１２）が形成
された複数のＩＣチップ（４）と、前記複数のＩＣチッ
プ（４）のそれぞれの保護膜（１２）を含む領域上に形
成され、前記複数のＩＣチップ（４）のそれぞれにバー
ンイン用の電圧を同時に印加するための配線パターン
（２ａ、３ａ）とを備えることを特徴としている。

【０００７】請求項２に記載の発明では、請求項１に記
載の発明において、前記配線パターン（２ａ、３ａ）は
電源線（２ａ）とグランド線（３ａ）として形成されて
おり、前記ウェハ基板（１０）上の所定領域に形成され
た電源入力端子（２）とグランド端子（３）にそれぞれ
が接続されていることを特徴としている。請求項３に記
載の発明では、請求項２に記載の発明において、前記複
数のＩＣチップ（４）のそれぞれは、内部に形成された
回路素子（１００）に電源供給を行うための電源パッド
（５）およびグランドパッド（５ａ）を有するものであ
り、前記保護膜（１２）に形成されたコンタクト穴
（９）を介し、前記電源パッド（５）は前記電源線（２
ａ）に電気的に接続され、前記グランドパッド（５ａ）
は前記グランド線（３ａ）に電気的に接続されているこ
とを特徴としている。

【０００８】請求項４に記載の発明では、請求項３に記
載の発明において、前記電源パッド（５）と前記電源線
（２ａ）、前記グランドパッド（５ａ）と前記グランド
線（３ａ）のそれぞれの電気的な接続は、前記ウェハ基
板（１０）上に形成されたバーンイン専用パッド（６、
６ａ）を介して行われることを特徴としている。請求項
５に記載の発明では、請求項１乃至４のいずれか１つに
記載の発明において、前記複数のＩＣチップ（４）のそ
れぞれは、前記配線パターン（２ａ、３ａ）からのバー
ンイン用の電圧を受けてバーンインを行うバーンイン回
路（２００）を有することを特徴としている。

【０００９】請求項６に記載の発明においては、ウェハ
基板（１０）上に形成され、表面に保護膜（１２）が形
成された複数のＩＣチップ（４）を用意する工程と、前
記複数のＩＣチップ（４）のそれぞれの保護膜（１２）
を含む領域上に、前記複数のＩＣチップ（４）のそれぞ
れにバーンイン用の電圧を同時に印加するための配線パ
ターン（２ａ、３ａ）を形成する工程と、前記配線パタ
ーン（２ａ、３ａ）に電圧を印加して前記複数のＩＣチ
ップ（４）のバーンインを同時に行う工程とを有するこ
とを特徴としている。

【００１０】請求項７に記載の発明では、請求項６に記
載の発明において、前記配線パターン（２ａ、３ａ）を
形成する工程は、前記複数のＩＣチップ（４）のそれぞ
れの保護膜（１２）にコンタクト穴（９）を形成する工
程を含み、前記保護膜（１２）上に形成された配線パタ
ーン（２ａ、３ａ）が、前記それぞれのコンタクト穴
（９）を介して前記ＩＣチップ（４）に電気的に接続さ
れることを特徴としている。

【００１１】請求項８に記載の発明では、請求項６又は
７に記載の発明において、前記バーンインを行った後、
前記配線パターン（２ａ、３ａ）を除去する工程を有す
ることを特徴としている。なお、上記各手段のカッコ内
の符号は、後述する実施例記載の具体的手段との対応関
係を示すものである。

【００１２】

【発明の作用効果】請求項１乃至５に記載の発明におい
ては、表面に保護膜が形成された複数のＩＣチップのそ
れぞれの保護膜を含む領域上に、複数のＩＣチップのそ
れぞれにバーンイン用の電圧を同時に印加するための配
線パターンが形成されている。従って、複数のＩＣチッ
プの表面に形成される保護膜の領域を利用してバーンイ
ン用の配線パターンを形成するようにしているから、太
い配線パターンを形成でき、電源配線の抵抗を極めて低
く設定できる。その結果、１番近いＩＣチップと１番遠
いＩＣチップ間の電圧降下を低く抑えることができ、複
数のＩＣチップ全体に対して十分な電源供給を行い、そ
れらの同時バーンインを確実に行うことができる。

【００１３】また、請求項６乃至８に記載の発明におい
ては、上記したようなＩＣウェハを用いてバーンインを
行うことができる。

【００１４】

【実施例】以下、本発明を図に示す実施例について説明
する。図１はバーンイン専用加工を施したＩＣウェハを
パターン面から見た図、図２は図１中のＡ部の拡大図で
ある。ＩＣウェハ１には、同一の半導体基板（ウェハ基
板）上にＩＣ素子が形成された多数のＩＣチップ４が形
成されており、このＩＣウェハ１上に電力入力端子を構
成する電源パッド２およびグランド端子を構成するグラ
ンドパッド３が形成されている。各ＩＣチップ４上に
は、電源パッド２、グランドパッド３と接続される電源
線２ａ、グランド線３ａが形成されている。これらの電
源パッド２、グランドパッド３、電源線２ａ、グランド
線３ａはＡｌパターンとして形成されている。

【００１５】図３は図２中のＢ部の拡大図、図４は図３
のＣ−Ｃ’部の断面図である。ウェハ基板１０にはＭＯ
Ｓトランジスタ等の回路素子が形成されており、この回
路素子はＩＣチップ用電源パッド５からＡｌ配線８を介
して電源供給を受けるように構成されている。また、ウ
ェハ基板１０上には、バーンイン専用パッド６およびヒ
ューズ７が形成されており、バーンイン専用パッド６は
ＩＣチップ用電源パッド５とヒューズ７を介して電気的
に接続されている。

【００１６】また、それらの上には、第１の保護膜とし
ての窒化膜１１、第２の保護膜としてのポリイミド膜
（以下、ＰＩＱという）１２が形成されている。ＰＩＱ
１２にはバーンイン用のコンタクト穴９が形成されてお
り、このコンタクト穴９のバーンイン専用パッド６上に
電源線２ａが形成されている。この電源線２ａ、および
バーンイン専用パッド６のうちのＰＩＱ１２にて覆われ
ていない部分は、バーンイン後エッチング除去される。
この後、ＩＣチップ用電源パッド５上のＰＩＱ１２にコ
ンタクト穴が形成され、これにＩＣチップ４の通常動作
用の電極が形成される。

【００１７】なお、図３、図４はＩＣチップ４の電源側
を示すものであるが、グランド側においても同様の構成
であり、この場合にはバーンイン専用パッド上にグラン
ド線３ａが形成されている。上記構成によれば、同一の
半導体基板上に形成された多数のＩＣチップ４に、少な
くとも並列に電力を供給する電源線２ａおよびグランド
線３ａの配線パターンがＩＣウェハ４の保護膜上に形成
されている。従って、チップサイズのほぼ２分の１の幅
といった太い配線パターンを形成でき、また膜厚もＩＣ
ウェハの配線パターンの膜厚に制限されず自由に設定で
きるため、電源配線の抵抗を極めて低く設定できる。こ
のため、１番近いＩＣチップと１番遠いＩＣチップ間の
電圧降下を低く抑えることができ、複数のＩＣチップ全
体に対して十分な電源供給を行い、それらの同時バーン
インを確実に行うことができる。

【００１８】上記のＩＣウェハ１を用いてバーンインを
行う場合には、図５に示す装置により行う。この図５に
おいて、上記バーンイン専用加工を施したＩＣウエハ１
は、ハウジング１３に複数枚セッティングされる。ハウ
ジング１３の各ＩＣウェハ収納部分の上下には、電源コ
ネクタ１７とグランドコネクタ１８が設けられており、
ハウジング１３にＩＣウェハ１がセッティングされるこ
とにより、各ＩＣウェハ１上の電源パッド２、グランド
パッド３が、電源コネクタ１７とグランドコネクタ１８
と接触するように構成されている。

【００１９】従って、給電装置１４からの電源が、電源
配線１５、グランド配線１６、ハウジング１３の電源コ
ネクタ１７、グランドコネクタ１８を介し、複数枚のＩ
Ｃウェハに同時に供給され、バーンインが行われる。ま
た、それぞれのＩＣチップ４内には、図６に示すよう
に、ＭＯＳトランジスタ等の回路素子１００とともに、
バーンインを行うためのバーンイン専用回路２００が形
成されている。このバーンイン専用回路２００は、ＩＣ
チップ４上に形成された電源線２ａ、グランド線３ａに
より、それぞれのバーンイン専用パッド６、６ａを介し
て電源供給を受けて作動状態になり、バーンインを行う
ものである。また、回路素子１００へは、バーンイン専
用パッド６、ヒューズ７、ＩＣチップ用電源パッド５を
介して電源供給される。なお、回路素子１００のグラン
ド側は、ＩＣチップ用グランドパッド５ａ、バーンイン
専用パッド６ａを介し、グランド線３ａと接続されてい
る。

【００２０】従って、このバーンイン専用回路２００に
は、バーンイン時には電源線２ａ、グランド線３ａより
バーンイン専用パッド６、６ａを介して電源供給を受
け、また通常の作動時には、ＩＣチップ用電源パッド
５、ＩＣチップ用グランドパッド５ａから電源供給を受
けるようになっている。また、バーンイン専用回路２０
０には、ＩＣチップ４の所定の箇所に設けられたコンタ
クトホールを介しバーンイン専用パッド６ｂが形成され
ており、電源線２ａよりバーンイン専用パッド６ｂを介
して電気的に接続されている。この電気接続は、後述す
るようにバーンイン後に電源線２ａがエッチング除去さ
れるため、その時点でオープン状態となる。

【００２１】このバーンイン専用回路２００の具体的な
構成を図７に示す。バーンイン専用回路２００は、発振
回路２０、分周回路２１、プログラマブルロジックアレ
イ回路（ＰＬＡ）２２等から構成されている。バーンイ
ン時に、電源線２ａ、グランド線３ａより電源供給を受
けると、このバーンイン専用回路２００が動作を開始
し、パワーオンリセット回路（ＰＯＲ）２３からリセッ
ト信号（一定時間ローレベルの信号）が出力される。こ
のリセット信号出力後のハイレベル信号および電源線２
ａからバーンイン専用パッド６ｂを介した信号のアンド
論理により、ＡＮＤゲート２４よりハイレベル信号が出
力され、発振回路２０が発振作動する。

【００２２】この発振回路２０からの発振出力を分周回
路２１にて分周し、この分周出力がＰＬＡ２２に入力さ
れる。ＰＬＡ２２は、分周回路２１からの分周出力によ
りクロック信号（ＣＬＫ）とテスト信号（ＴＥＳＴ）
を、トライステートバッファ（バーンイン時にはＡＮＤ
ゲート２４からのハイレベル信号により信号通過状態と
なっている）２５を介し出力する。

【００２３】これらの信号はＩＣチップ４内の各素子に
至る信号線（図に示す保護回路３０ａ、３０ｂとＮＯＴ
ゲート３０ｃ、３０ｄのそれぞれの間）より信号入力さ
れる。ＩＣチップ４内の各素子は、テスト信号を受けて
テストモードに入り、クロック信号を受けてテスト動作
を行う。この種のテスト動作については従来周知のこと
であるので、その説明を省略する。なお、テストのため
の信号としては、上記に加えて他のテスト用信号を用い
るようにしてもよい。

【００２４】また、バーンイン終了後は、後述するよう
に電源線２ａが除去されるため、バーンイン専用パッド
６ｂを介した電気接続がなくなる。従って、通常のＩＣ
チップ４の動作時に電源供給されても、ＡＮＤゲート２
４の出力がローレベルになるため、発振回路２０は発振
動作を行わない。また、またトライステートバッファ２
５はハイインピーダンス状態になるため、通常動作時に
はバーンイン専用回路２００はＩＣチップ４内の回路素
子１００と分離される。

【００２５】次に、バーンインを行う手順について説明
する。図８にその手順を示す。まず、ウェハ基板１０に
素子を形成し、ＩＣチップ用電源パッド５、バーンイン
専用パッド６、ヒューズ７および第１の窒化膜１１等を
形成した状態のＩＣウェハ１を用意する。そして、この
ＩＣウェハ１に対してウェハ検査を行う。このウェハ検
査は、通常行われるものであり、この検査にて不良チッ
プとされたものについては、ヒューズ７をレーザカッタ
ー、レーザートリミング等で切断しておく。従って、こ
のウェハ検査にて良品とされたチップに対してのみバー
インが行われることになる。なお、保護膜が１層のみの
ＩＣチップの場合には、保護膜なしの状態にて上記ウェ
ハ検査が行われる。

【００２６】次に、第２の保護膜としてのＰＩＱ１２を
形成し、バーンイン専用パッド６に対するコンタクト９
の孔開けを行う。この孔開けは、マスキング、露光、エ
ッチングの工程により行う。そして、Ａｌを全面に蒸着
し、マスキング、露光、エッチングの工程を行い、電源
パッド２、グランドパッド３、電源線２ａ、グランド線
３ａのＡｌ配線パターンを形成する。

【００２７】この状態のＩＣウェハを図５に示すハウジ
ング１３にセッティングして上述したバーンインを行
う。すなわち、ハウジング１３にＩＣウェハ１をセッテ
ィングすることにより、給電装置１４から、電源配線１
５、グランド配線１６、電源コネクタ１７、グランドコ
ネクタ１８を介し、各ＩＣウェハに電源供給される。こ
の状態で恒温槽（１２０°Ｃ〜１５０°Ｃ）にハウジン
グ１３を入れバーンインを行う。また、このバーンイン
において、各ＩＣチップ４に印加する電圧は、５Ｖ作動
のＩＣチップに対し、例えば６〜９Ｖの電圧である。

【００２８】このバーンインにおいて、消費電流が多い
不良チップが含まれているとその不良チップに電流が集
中し、過大電流によってその不良チップのヒューズ７が
溶断される。バーンイン終了後に、上記Ａｌのパターン
である電源パッド２、グランドパッド３、電源線２ａ、
グランド線３ａをエッチングで除去する。その際バーン
イン専用パッド６、６ａ、６ｂはＡｌにて形成されてい
るため、ＰＩＱ１２にて覆われていない部分も同時に除
去される。

【００２９】次に、ＩＣチップ用電源パッド５、５ａに
対するコンタクト穴を開け、このコンタクト穴からテス
タ検査を行い不良チップを選別する。不良チップに対し
てはインキング等を行い除去する。その後、ダイシング
を施し、良品チップのみを組み付ける。なお、バーンイ
ン専用パッド６、６ａは、ＩＣチップ用電源パッド５、
グランドパッド５ａのそれぞれに対して設けられてい
る。これは、バーンイン専用パッド６、６ａを設けずに
ＩＣチップ用電源パッド５、グランドパッド５ａに対し
て孔開けを行い配線パターン２ａ、３ａを形成すると、
バーンイン後にエッチング等で配線パターン２ａ、３ａ
を除去する際に、一緒にＩＣチップ用電源パッド５、グ
ランドパッド５ａが除去されてしまい、製品へのボンデ
ィングが不可になるのを防ぐためである。従って、配線
パターン２ａ、３ａのみを選択的に除去できる場合に
は、バーンイン専用パッド６、６ａを設ける必要はな
い。

【００３０】また、電源パッド２、グランドパッド３、
電源線２ａ、グランド線３ａのＡｌ配線パターンおよび
バーンイン専用パッド６、６ａ、６ｂは、製品としてじ
ゃまにならなければエッチング除去せずにそのまま残し
ておいてもよい。但し、バーンイン後に、バーンイン専
用回路２００の動作を行わせないようにするため、電源
線２ａからバーンイン専用パッド６ａに至る線について
は除去もしくは切断しておく必要がある。

【００３１】また、配線パターン２ａ、３ａの形成は、
金属導体の蒸着、マスキング、露光、エッチングの各工
程を順次行うホトエッチングが用いられる。しかし、該
方法に限らず陽極酸化法、リフトオフ法、プラズマエッ
チング法等を用いて形成するようにしてもよい。また、
金属導体としてはＡｌ−Ｓｉ、Ａｕその他ＩＣチップを
作成する場合の配線パターンと同一材料を用いるとがで
きる。さらに、配線パターン材料として金属箔パターン
を貼り付けて形成する方法や、導電性ペーストで形成す
る方法も使用しうる。この場合は、配線パターンの除去
を有機溶剤等で除去できるため、マスキング、露光、エ
ッチングの各工程は必要なくなる。

【図面の簡単な説明】

【図１】本発明の実施例を示す、バーンイン専用加工を
施したＩＣウェハをパターン面から見た図である。

【図２】図１中のＡ部の拡大図である。

【図３】図２中のＢ部の拡大図である。

【図４】図３のＣ−Ｃ’断面図である。

【図５】バーンインを行う装置の構成図である。

【図６】ＩＣチップ内の電気的な構成を示す構成図であ
る。

【図７】バーンイン専用回路の具体的構成を示す回路図
である。

【図８】バーンインを行う手順を示す工程図である。

【符号の説明】

１ ＩＣウェハ ２ 電源パッド ２ａ 電源線 ３ グランドパッド ３ａ グランド線 ４ ＩＣチップ ５ ＩＣチップ用電源パッド ５ａ グランド用パッド ６、６ａ、６ｂ バーンイン専用パッド ７ ヒューズ ９ コンタクト穴 １０ ウェハ基板 １２ 保護膜としてのポリイミド膜 １００ 回路素子 ２００ バーンイン専用回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ウェハ基板上に形成され、表面に保護膜
   が形成された複数のＩＣチップと、 前記複数のＩＣチップのそれぞれの保護膜を含む領域上
   に形成され、前記複数のＩＣチップのそれぞれにバーン
   イン用の電圧を同時に印加するための配線パターンとを
   備えることを特徴とするＩＣウェハ。
2. 【請求項２】 前記配線パターンは電源線とグランド線
   として形成されており、前記ウェハ基板上の所定領域に
   形成された電源入力端子とグランド端子にそれぞれが接
   続されていることを特徴とする請求項１に記載のＩＣウ
   ェハ。
3. 【請求項３】 前記複数のＩＣチップのそれぞれは、内
   部に形成された回路素子に電源供給を行うための電源パ
   ッドおよびグランドパッドを有するものであり、前記保
   護膜に形成されたコンタクト穴を介し、前記電源パッド
   は前記電源線に電気的に接続され、前記グランドパッド
   は前記グランド線に電気的に接続されていることを特徴
   とする請求項２に記載のＩＣウェハ。
4. 【請求項４】 前記電源パッドと前記電源線、前記グラ
   ンドパッドと前記グランド線のそれぞれの電気的な接続
   は、前記ウェハ基板上に形成されたバーンイン専用パッ
   ドを介して行われることを特徴とする請求項３に記載の
   ＩＣウェハ。
5. 【請求項５】 前記複数のＩＣチップのそれぞれは、前
   記配線パターンからのバーンイン用の電圧を受けてバー
   ンインを行うバーンイン回路を有することを特徴とする
   請求項１乃至４に記載のＩＣウェハ。
6. 【請求項６】 ウェハ基板上に形成され、表面に保護膜
   が形成された複数のＩＣチップを用意する工程と、 前記複数のＩＣチップのそれぞれの保護膜を含む領域上
   に、前記複数のＩＣチップのそれぞれにバーンイン用の
   電圧を同時に印加するための配線パターンを形成する工
   程と、 前記配線パターンに電圧を印加して前記複数のＩＣチッ
   プのバーンインを同時に行う工程とを有することを特徴
   とするＩＣウェハのバーンイン方法。
7. 【請求項７】 前記配線パターンを形成する工程は、前
   記複数のＩＣチップのそれぞれの保護膜にコンタクト穴
   を形成する工程を含み、前記保護膜上に形成された配線
   パターンが、前記それぞれのコンタクト穴を介して前記
   ＩＣチップに電気的に接続されることを特徴とする請求
   項６に記載のＩＣウェハのバーンイン方法。
8. 【請求項８】 前記バーンインを行った後、前記配線パ
   ターンを除去する工程を有することを特徴とする請求項
   ６又は７に記載のＩＣウェハのバーンイン方法。