JPH0831979A - 配線基板の電極部形成方法 - Google Patents
配線基板の電極部形成方法Info
- Publication number
- JPH0831979A JPH0831979A JP6166810A JP16681094A JPH0831979A JP H0831979 A JPH0831979 A JP H0831979A JP 6166810 A JP6166810 A JP 6166810A JP 16681094 A JP16681094 A JP 16681094A JP H0831979 A JPH0831979 A JP H0831979A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- metal layer
- forming
- solder
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】ボール・グリッド・アレイ型（Ball Grid Arra
y ＝ＢＧＡ）の配線基板の球状はんだパッドに要求され
ている、形状や大きさの均一化を実現する。 【構成】配線基板の下面に形成した樹脂層の電極端子部
分に、はんだボール形成部となる凹部を、レーザー加工
によって設け、前記凹部にはんだペーストを滴下する。
y ＝ＢＧＡ）の配線基板の球状はんだパッドに要求され
ている、形状や大きさの均一化を実現する。 【構成】配線基板の下面に形成した樹脂層の電極端子部
分に、はんだボール形成部となる凹部を、レーザー加工
によって設け、前記凹部にはんだペーストを滴下する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路素子
（以下、チップと称する）を搭載し、外部回路に接続す
るために用いる配線基板に関する。詳しくは、ボール・
グリッド・アレイ型（Ball Grid Array …以下、ＢＧＡ
と称する）の半導体パッケージ向けの配線基板に関す
る。
（以下、チップと称する）を搭載し、外部回路に接続す
るために用いる配線基板に関する。詳しくは、ボール・
グリッド・アレイ型（Ball Grid Array …以下、ＢＧＡ
と称する）の半導体パッケージ向けの配線基板に関す
る。
【０００２】
【従来の技術】従来、チップをプリント配線板などの外
部回路に接続するための代表的な装置として、クワッド
・フラット・パッケージ（Quad Flat Package …以下、
ＱＦＰと称する）がある。
部回路に接続するための代表的な装置として、クワッド
・フラット・パッケージ（Quad Flat Package …以下、
ＱＦＰと称する）がある。
【０００３】ＱＦＰは、パッケージの内部でチップとリ
ードフレームのインナー・リードとをワイヤボンディン
グ等により接続し、チップを含む領域を樹脂にてモール
ドしてパッケージとし、その四辺からリードフレームの
アウター・リードを引き出し、前記リードをガルウィン
グ状に形成し、外部回路と接続する方式の半導体パッケ
ージであり、最も広く普及している。（図３参照）
ードフレームのインナー・リードとをワイヤボンディン
グ等により接続し、チップを含む領域を樹脂にてモール
ドしてパッケージとし、その四辺からリードフレームの
アウター・リードを引き出し、前記リードをガルウィン
グ状に形成し、外部回路と接続する方式の半導体パッケ
ージであり、最も広く普及している。（図３参照）
【０００４】昨今、新規な上記の接続用装置として、Ｂ
ＧＡ型の半導体パッケージが普及しつつある。
ＧＡ型の半導体パッケージが普及しつつある。
【０００５】前記パッケージは、特開昭59−172758号公
報に例示されるような、外部回路に直接的表面取付けが
できるリードレス・チップキャリヤに関するものであ
り、 複数のワイヤボンドパッド51によって取り囲まれたダ
イボンディング部位を有する上方のボンディング面。
（図５(a) 参照） 前記上方のボンディング面に対向し、内側のはんだパ
ッド52配列を含む下方のはんだ付け面。（図５(b) 参
照） 前記はんだパッド52の一部を前記ワイヤボンドパッド
51の一部に電気的に結合する手段53。（図５(c) 参照） 前記内側のはんだパッド52を取り囲んでいる前記下方
のはんだ付け面の絶縁性周辺部位54。（図５(c) 参照） を具えることを特徴とする。（図５参照）
報に例示されるような、外部回路に直接的表面取付けが
できるリードレス・チップキャリヤに関するものであ
り、 複数のワイヤボンドパッド51によって取り囲まれたダ
イボンディング部位を有する上方のボンディング面。
（図５(a) 参照） 前記上方のボンディング面に対向し、内側のはんだパ
ッド52配列を含む下方のはんだ付け面。（図５(b) 参
照） 前記はんだパッド52の一部を前記ワイヤボンドパッド
51の一部に電気的に結合する手段53。（図５(c) 参照） 前記内側のはんだパッド52を取り囲んでいる前記下方
のはんだ付け面の絶縁性周辺部位54。（図５(c) 参照） を具えることを特徴とする。（図５参照）
【０００６】また、これに似た形態の半導体パッケージ
として、上記はんだパッドの代わりに金属ピンを立てた
構造で、プリント配線板に予め形成したスルーホールに
挿入してはんだ付けすることで固定する、いわゆるピン
・グリッド・アレイ型（PinGrid Array…以下、ＰＧＡ
と称する）の半導体パッケージがある。（図４参照）
として、上記はんだパッドの代わりに金属ピンを立てた
構造で、プリント配線板に予め形成したスルーホールに
挿入してはんだ付けすることで固定する、いわゆるピン
・グリッド・アレイ型（PinGrid Array…以下、ＰＧＡ
と称する）の半導体パッケージがある。（図４参照）
【０００７】なお、上記参照図面では、チップの端子の
数およびリードの本数が９個についての場合で説明を簡
略化している。
数およびリードの本数が９個についての場合で説明を簡
略化している。
【０００８】ＱＦＰに対してのＢＧＡの利点は、特に実
装密度の向上にあり、ＱＦＰを取り付けるのに必要な外
部回路基板の実質的面積よりも、ＢＧＡを取り付けるの
に必要な前記面積が大幅に小さくなる点にある。また、
リードフレームと異なり、配線基板では配線パターンの
設計が自在であり、１つのモジュールにチップを複数個
搭載することが容易となる。このタイプの半導体装置
は、マルチ・チップ・モジュール（Multi-Chip-Module
＝ＭＣＭ）として昨今普及しつつある。
装密度の向上にあり、ＱＦＰを取り付けるのに必要な外
部回路基板の実質的面積よりも、ＢＧＡを取り付けるの
に必要な前記面積が大幅に小さくなる点にある。また、
リードフレームと異なり、配線基板では配線パターンの
設計が自在であり、１つのモジュールにチップを複数個
搭載することが容易となる。このタイプの半導体装置
は、マルチ・チップ・モジュール（Multi-Chip-Module
＝ＭＣＭ）として昨今普及しつつある。
【０００９】一般的なＢＧＡ型の半導体パッケージは、
プリント配線板用の銅張積層板（エポキシ樹脂等からな
る絶縁性基材の両面または片面に、銅箔を貼り合わせた
もの）をベース材料（上記）とし、これをフォトエッ
チング法等の方法で加工して、チップ搭載部と配線部
（上記と）を形成している。
プリント配線板用の銅張積層板（エポキシ樹脂等からな
る絶縁性基材の両面または片面に、銅箔を貼り合わせた
もの）をベース材料（上記）とし、これをフォトエッ
チング法等の方法で加工して、チップ搭載部と配線部
（上記と）を形成している。
【００１０】配線基板を外部回路（プリント配線板）に
直接接続するために、球状のはんだパッド（以下、本明
細書においては、「球状のはんだパッド」も「はんだボ
ール」も同義語であり、混在して用いる）を前記基板の
下面に設ける際、はんだボールの形状や大きさ（高さ）
は、電極端子の表面に滴下するはんだペーストの量や滴
下のさせ方に依存する。
直接接続するために、球状のはんだパッド（以下、本明
細書においては、「球状のはんだパッド」も「はんだボ
ール」も同義語であり、混在して用いる）を前記基板の
下面に設ける際、はんだボールの形状や大きさ（高さ）
は、電極端子の表面に滴下するはんだペーストの量や滴
下のさせ方に依存する。
【００１１】そのため、各ボールにバラツキが生じ、配
線基板と外部回路（プリント配線板）との接続にあたっ
ては、接続不良が発生する原因となる。
線基板と外部回路（プリント配線板）との接続にあたっ
ては、接続不良が発生する原因となる。
【００１２】
【発明が解決しようとする課題】本発明は、ＢＧＡのは
んだボールに要求されている、形状や大きさの均一化を
実現することを目的とする。
んだボールに要求されている、形状や大きさの均一化を
実現することを目的とする。
【００１３】
【課題を解決するための手段】本発明では、配線基板の
下面に形成した樹脂層の電極端子部分に、はんだボール
形成部となる凹部を設け、前記凹部にはんだペーストを
滴下する。
下面に形成した樹脂層の電極端子部分に、はんだボール
形成部となる凹部を設け、前記凹部にはんだペーストを
滴下する。
【００１４】請求項１に記載の本発明は、以下の工程を
備えることを特徴とする配線基板の電極部形成方法であ
る。 （ａ）外部回路への表面取付け用端子となる終端が、下
面に略マトリクス状に配置されて導電層がパターニング
された配線基板の前記下面に、金属層を全面に形成する
工程。 （ｂ）前記金属層を、前記終端に対応して略マトリクス
状に配置されるようにパターニングする工程。 （ｃ）前記下面に、エポキシ樹脂やポリイミド樹脂等の
樹脂層を全面に塗布形成する工程。 （ｄ）前記樹脂層表面に、金属層を全面に形成する工
程。 （ｅ）前記金属層を、工程（ｂ）における略マトリクス
状に配置された金属層に対応する箇所が開口するよう
に、パターニングする工程。 （ｆ）前記開口部にレーザー光線を照射し、その部分の
樹脂層を除去し、凹部を形成する工程。 （ｇ）工程（ｅ）でパターニングされた金属層を除去し
た後、前記凹部にはんだペーストを滴下し、球状パッド
を形成する工程。
備えることを特徴とする配線基板の電極部形成方法であ
る。 （ａ）外部回路への表面取付け用端子となる終端が、下
面に略マトリクス状に配置されて導電層がパターニング
された配線基板の前記下面に、金属層を全面に形成する
工程。 （ｂ）前記金属層を、前記終端に対応して略マトリクス
状に配置されるようにパターニングする工程。 （ｃ）前記下面に、エポキシ樹脂やポリイミド樹脂等の
樹脂層を全面に塗布形成する工程。 （ｄ）前記樹脂層表面に、金属層を全面に形成する工
程。 （ｅ）前記金属層を、工程（ｂ）における略マトリクス
状に配置された金属層に対応する箇所が開口するよう
に、パターニングする工程。 （ｆ）前記開口部にレーザー光線を照射し、その部分の
樹脂層を除去し、凹部を形成する工程。 （ｇ）工程（ｅ）でパターニングされた金属層を除去し
た後、前記凹部にはんだペーストを滴下し、球状パッド
を形成する工程。
【００１５】請求項２に記載の発明は、前記工程（ａ）
および工程（ｄ）において形成する金属層が銅からなる
ことを特徴とする。
および工程（ｄ）において形成する金属層が銅からなる
ことを特徴とする。
【００１６】請求項３に記載の発明は、前記工程（ｂ）
においてパターニングした金属層表面に、Ａｕ−Ｎｉメ
ッキを施す工程を付加することを特徴とする。
においてパターニングした金属層表面に、Ａｕ−Ｎｉメ
ッキを施す工程を付加することを特徴とする。
【００１７】請求項４に記載の発明は、工程（ｃ）に次
いで、前記略マトリクスに対応した開口を有するマスク
を介して、集光したレーザービームにより、前記マスク
の開口部を走査露光することを特徴とする。
いで、前記略マトリクスに対応した開口を有するマスク
を介して、集光したレーザービームにより、前記マスク
の開口部を走査露光することを特徴とする。
【００１８】
【作用】レーザー光線の選択的な照射によって形成され
た凹部にはんだペーストを滴下することによるため、は
んだボールの形状は前記凹部の形状に依存することにな
る。前記凹部の形成は、フォトエッチングで形成された
レーザー照射部へのレーザー照射によるため、形状等の
均一化は容易であり、はんだボールの形状も均一化させ
易い。
た凹部にはんだペーストを滴下することによるため、は
んだボールの形状は前記凹部の形状に依存することにな
る。前記凹部の形成は、フォトエッチングで形成された
レーザー照射部へのレーザー照射によるため、形状等の
均一化は容易であり、はんだボールの形状も均一化させ
易い。
【００１９】前記凹部は、絶縁性材料（エポキシ樹脂や
ポリイミド樹脂等の樹脂層）に形成されるため、隣り合
うはんだボール同士の電気的短絡の惧れがない。
ポリイミド樹脂等の樹脂層）に形成されるため、隣り合
うはんだボール同士の電気的短絡の惧れがない。
【００２０】電極端子である金属層表面に、Ａｕ−Ｎｉ
メッキを施すことにより、その後のレーザー加工（工程
(f) ）やフォトエッチング加工（工程(e) ）において、
前記メッキ層がストッパの役割を果たすことになる。
メッキを施すことにより、その後のレーザー加工（工程
(f) ）やフォトエッチング加工（工程(e) ）において、
前記メッキ層がストッパの役割を果たすことになる。
【００２１】
【実施例】以下、本発明の実施例を製造工程順に示す図
面を用いて説明する。
面を用いて説明する。
【００２２】＜実施例１＞周知のプリント配線板と同様
の構成であるが、導体パターン11の終端部12が下面にお
いて略マトリクス状に配置された配線基板10を用いる。
（図１参照）
の構成であるが、導体パターン11の終端部12が下面にお
いて略マトリクス状に配置された配線基板10を用いる。
（図１参照）
【００２３】前記配線基板10の下面に、スパッタリング
またはメッキによりＣｕ層（金属層13）を全面に形成す
る。（図２(a) 参照）
またはメッキによりＣｕ層（金属層13）を全面に形成す
る。（図２(a) 参照）
【００２４】前記金属層13を、フォトエッチング加工に
よって、前記終端部12に対応して略マトリクス状に配置
されるようにパターニングし、電極端子とする。（図２
(b)参照）
よって、前記終端部12に対応して略マトリクス状に配置
されるようにパターニングし、電極端子とする。（図２
(b)参照）
【００２５】前記電極端子13に、電解メッキまたは無電
解メッキにより、Ａｕ−Ｎｉメッキ14を施す。（図２
(b')参照） 前記メッキ層14は、後でレーザー照射に対するストッパ
として機能することになるので、レーザー光の反射が大
きい材質であることが望ましい。また、後ではんだパッ
ドを形成する電極端子の表面であるので、はんだとの密
着性（濡れ性）の良好な材質であることが望ましい。
解メッキにより、Ａｕ−Ｎｉメッキ14を施す。（図２
(b')参照） 前記メッキ層14は、後でレーザー照射に対するストッパ
として機能することになるので、レーザー光の反射が大
きい材質であることが望ましい。また、後ではんだパッ
ドを形成する電極端子の表面であるので、はんだとの密
着性（濡れ性）の良好な材質であることが望ましい。
【００２６】さらにその表面に、エポキシ樹脂やポリイ
ミド樹脂等の樹脂層15を全面に塗布形成する。（図２
(c) 参照） 前記樹脂層15は、後ではんだボール形成部となり、溶融
したはんだが滴下されることもあるため、はんだの融点
での耐熱性の高い材質であることが望ましい。また、は
んだが表面張力によりボール状になりやすいように、は
んだ濡れ性が悪い材質であることが望ましい。
ミド樹脂等の樹脂層15を全面に塗布形成する。（図２
(c) 参照） 前記樹脂層15は、後ではんだボール形成部となり、溶融
したはんだが滴下されることもあるため、はんだの融点
での耐熱性の高い材質であることが望ましい。また、は
んだが表面張力によりボール状になりやすいように、は
んだ濡れ性が悪い材質であることが望ましい。
【００２７】前記樹脂層15の表面に、Ｃｕ層（金属層1
6）を全面に形成する。（図２(d) 参照）
6）を全面に形成する。（図２(d) 参照）
【００２８】前記金属層16を、電極端子13に対応する箇
所が開口するように、フォトエッチング加工によってパ
ターニングし、開口部17を設ける。（図２(e) 参照） 前記開口部17以外の金属層16は、後のレーザー照射に対
するマスクとして機能することになる。
所が開口するように、フォトエッチング加工によってパ
ターニングし、開口部17を設ける。（図２(e) 参照） 前記開口部17以外の金属層16は、後のレーザー照射に対
するマスクとして機能することになる。
【００２９】前記開口部17にレーザー光線を照射し、そ
の部分の樹脂層15を除去し、凹部18を形成する。（図２
(f) 参照） レーザー光線の照射にあたっては、ＹＡＧレーザーやＣ
Ｏ2 レーザーを用い、前記レーザーを集光して、開口部
17を走査露光する。
の部分の樹脂層15を除去し、凹部18を形成する。（図２
(f) 参照） レーザー光線の照射にあたっては、ＹＡＧレーザーやＣ
Ｏ2 レーザーを用い、前記レーザーを集光して、開口部
17を走査露光する。
【００３０】凹部18の形成後、表面に残った金属層16
（マスク）をエッチングによって除去する。（図２(g)
参照）
（マスク）をエッチングによって除去する。（図２(g)
参照）
【００３１】次いで、前記凹部18にはんだペーストを滴
下し、球状のはんだパッド20を形成する。（図２(g')参
照） はんだパッドの形成にあたっては、固形のはんだボール
を凹部に配置した後、リフロー加熱を行なうことによる
か、ディスペンサではんだペーストを塗布した後、ＩＲ
リフロー装置で加熱してはんだペーストを溶融させるこ
とによっても良い。
下し、球状のはんだパッド20を形成する。（図２(g')参
照） はんだパッドの形成にあたっては、固形のはんだボール
を凹部に配置した後、リフロー加熱を行なうことによる
か、ディスペンサではんだペーストを塗布した後、ＩＲ
リフロー装置で加熱してはんだペーストを溶融させるこ
とによっても良い。
【００３２】＜実施例２＞図２(c) に示す工程に次い
で、電極端子13に対応したパターンで開口を有するマス
クをレーザーマスクとして用いて、同様の走査露光を行
なう。図示はしないが、前記走査露光の方法として、レ
ーザーマスクを配線基板に密着させて開口部を走査露光
する方法と、各開口部に集光用凸レンズが配置され、開
口部を通ったレーザー光がビーム径を絞られて加工部
（開口部17の樹脂層15）に入射させる方法とがある。本
実施例によれば、図(d) 〜(e) に示す金属層16の形成〜
パターニングの工程が省略されることになる。
で、電極端子13に対応したパターンで開口を有するマス
クをレーザーマスクとして用いて、同様の走査露光を行
なう。図示はしないが、前記走査露光の方法として、レ
ーザーマスクを配線基板に密着させて開口部を走査露光
する方法と、各開口部に集光用凸レンズが配置され、開
口部を通ったレーザー光がビーム径を絞られて加工部
（開口部17の樹脂層15）に入射させる方法とがある。本
実施例によれば、図(d) 〜(e) に示す金属層16の形成〜
パターニングの工程が省略されることになる。
【００３３】
【発明の効果】形状や大きさが均一化されたＢＧＡ用の
はんだボールを形成する方法が提供された。
はんだボールを形成する方法が提供された。
【００３４】
【図１】配線基板の説明図。
【図２】本発明を、製造工程順に示す断面説明図。
【図３】従来のチップキャリア（ＱＦＰ）の説明図。
【図４】従来のチップキャリア（ＰＧＡ）の説明図。
【図５】従来のＢＧＡ方式のチップキャリアのの説明
図。
図。
10…配線基板 11…導体パターン 12…終端部 13…金属層（電極端子） 14…Ａｕ−Ｎｉメッキ 15…樹脂層 16…金属層 17…開口部 18…凹部 20…はんだパッド
Claims (4)
- 【請求項１】配線基板の下面に、外部回路との直接的表
面取付けができるように略マトリクス状に球状パッドを
配置するにあたって、以下の工程を備えることを特徴と
する配線基板の電極部形成方法。 （ａ）外部回路への表面取付け用端子となる終端が、下
面に略マトリクス状に配置されて導電層がパターニング
された配線基板の前記下面に、金属層を全面に形成する
工程。 （ｂ）前記金属層を、前記終端に対応して略マトリクス
状に配置されるようにパターニングする工程。 （ｃ）前記下面に、エポキシ樹脂やポリイミド樹脂等の
樹脂層を全面に塗布形成する工程。 （ｄ）前記樹脂層表面に、金属層を全面に形成する工
程。 （ｅ）前記金属層を、工程（ｂ）における略マトリクス
状に配置された金属層に対応する箇所が開口するよう
に、パターニングする工程。 （ｆ）前記開口部にレーザー光線を照射し、その部分の
樹脂層を除去し、凹部を形成する工程。 （ｇ）工程（ｅ）でパターニングされた金属層を除去し
た後、前記凹部にはんだペーストを滴下し、球状パッド
を形成する工程。 - 【請求項２】工程（ａ）および工程（ｄ）において形成
する金属層が銅からなる請求項１に記載の配線基板の電
極部形成方法。 - 【請求項３】工程（ｂ）においてパターニングした金属
層表面に、Ａｕ−Ｎｉメッキを施す工程を付加すること
を特徴とする請求項１または請求項２に記載の配線基板
の電極部形成方法。 - 【請求項４】工程（ｃ）に次いで、前記略マトリクスに
対応した開口を有するマスクを介して、集光したレーザ
ービームにより、前記マスクの開口部を走査露光するこ
とを特徴とする請求項１または請求項３に記載の配線基
板の電極部形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6166810A JP3003510B2 (ja) | 1994-07-19 | 1994-07-19 | 配線基板の電極部形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6166810A JP3003510B2 (ja) | 1994-07-19 | 1994-07-19 | 配線基板の電極部形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831979A true JPH0831979A (ja) | 1996-02-02 |
| JP3003510B2 JP3003510B2 (ja) | 2000-01-31 |
Family
ID=15838095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6166810A Expired - Fee Related JP3003510B2 (ja) | 1994-07-19 | 1994-07-19 | 配線基板の電極部形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003510B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0841840A1 (en) * | 1996-11-12 | 1998-05-13 | Hewlett-Packard Company | Method for the manufacture of micro solder bumps on copper pads |
| WO1998040914A1 (fr) * | 1997-03-13 | 1998-09-17 | Ibiden Co., Ltd. | Carte imprimee et son procede de fabrication |
| JP2003188314A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 素子内蔵基板の製造方法および素子内蔵基板 |
-
1994
- 1994-07-19 JP JP6166810A patent/JP3003510B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0841840A1 (en) * | 1996-11-12 | 1998-05-13 | Hewlett-Packard Company | Method for the manufacture of micro solder bumps on copper pads |
| WO1998040914A1 (fr) * | 1997-03-13 | 1998-09-17 | Ibiden Co., Ltd. | Carte imprimee et son procede de fabrication |
| US7339118B1 (en) | 1997-03-13 | 2008-03-04 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| US7612295B2 (en) | 1997-03-13 | 2009-11-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| JP2003188314A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 素子内蔵基板の製造方法および素子内蔵基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3003510B2 (ja) | 2000-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5908317A (en) | Method of forming chip bumps of bump chip scale semiconductor package | |
| KR100231276B1 (ko) | 반도체패키지의 구조 및 제조방법 | |
| US7662672B2 (en) | Manufacturing process of leadframe-based BGA packages | |
| US6414849B1 (en) | Low stress and low profile cavity down flip chip and wire bond BGA package | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| US20020079592A1 (en) | Flip chip type quad flat non-leaded package | |
| TW200824060A (en) | Semiconductor package and fabrication method thereof | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| JPH07283336A (ja) | チップキャリア | |
| US6455355B1 (en) | Method of mounting an exposed-pad type of semiconductor device over a printed circuit board | |
| JP3217046B2 (ja) | Ｂｇａ型ｉｃパッケージ | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3003510B2 (ja) | 配線基板の電極部形成方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP3838530B2 (ja) | 半導体装置の製造方法 | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2004343122A (ja) | 金属チップスケール半導体パッケージ及びその製造方法（Ｍｅｔａｌｃｈｉｐｓｃａｌｅｓｅｍｉｃｏｎｄｕｃｔｏｒｐａｃｋａｇｅａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ） | |
| JP3600138B2 (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2004014568A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |