JPH0832007A - Semiconductor device and semiconductor device assembly - Google Patents
Semiconductor device and semiconductor device assemblyInfo
- Publication number
- JPH0832007A JPH0832007A JP6157663A JP15766394A JPH0832007A JP H0832007 A JPH0832007 A JP H0832007A JP 6157663 A JP6157663 A JP 6157663A JP 15766394 A JP15766394 A JP 15766394A JP H0832007 A JPH0832007 A JP H0832007A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead pins
- semiconductor device
- heat
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ICパッケージの放熱性を高める。
【構成】 放熱用リードピン(12a〜12d)は半導
体チップ(20)がマウントされるダイパッド(11)
と一体であるため、チップ(20)で生じた熱は放熱用
リードピン(12a〜12d)のアウターリード部へ効
率よく伝わる。したがって、放熱用リードピン(12a
〜12d)をヒートシンク(61,62)に接続してお
けば、半導体チップが温度上昇してしまうのを防止でき
る。また、放熱用リードピン(12a〜12d)と電極
用リードピン(13a〜13b)を反対方向に屈曲させ
ると、一方の側の配線基板(7)で信号の入出力や電源
供給を行ないながら他方の側のヒートシンク(61,6
2)で放熱ができる。さらに、ヒートシンク(61,6
2)を導電性の材料で形成すると、放熱用リードピン
(12a〜12d)を介して半導体チップ(20)のグ
ランド強化をなし得る。
(57) [Summary] [Purpose] To improve the heat dissipation of IC packages. [Structure] The heat dissipation lead pins (12a to 12d) are die pads (11) on which a semiconductor chip (20) is mounted.
The heat generated in the chip (20) is efficiently transferred to the outer lead portions of the heat radiation lead pins (12a to 12d) because it is integrated with the chip. Therefore, the heat dissipation lead pin (12a
It is possible to prevent the temperature of the semiconductor chip from rising by connecting (~ 12d) to the heat sink (61, 62). When the heat dissipation lead pins (12a to 12d) and the electrode lead pins (13a to 13b) are bent in opposite directions, the wiring board (7) on one side performs signal input / output and power supply while the other side is performed. Heat sink (61,6
Heat can be dissipated in 2). In addition, the heat sink (61, 6
When 2) is formed of a conductive material, the ground of the semiconductor chip (20) can be strengthened through the heat radiation lead pins (12a to 12d).
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置および半導体
装置組立体に係り、特に詳細には、リードフレームを利
用したSmall Outline Package (SOP)実装法による
ICパッケージに適用される。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a semiconductor device assembly, and more particularly, it is applied to an IC package by a Small Outline Package (SOP) mounting method using a lead frame.
【0002】[0002]
【従来の技術及び発明が解決しようとする課題】ICチ
ップのプラスチック・パッケージングには種々の手法が
あり、例えばSOPは日経BP社による「マイクロエレ
クトロニクス・パッケージング・ハンドブック」(P.
419〜428)に紹介されている。電子機器の高性能
化、高密度化はICの高集積化をもたらし、したがって
発熱による温度上昇を放熱により阻止することが重要で
ある。特に、SOPは熱抵抗の高いパッケージ形態であ
るため、何らかの工夫をしないと、発熱密度の高いIC
チップのパッケージングには使えない。2. Description of the Related Art There are various methods for plastic packaging of IC chips. For example, the SOP is the "Microelectronics Packaging Handbook" by Nikkei BP (P.
419-428). Higher performance and higher density of electronic devices lead to higher integration of ICs, so it is important to prevent temperature rise due to heat generation by heat dissipation. In particular, the SOP is a package with high thermal resistance, so unless some measures are taken, an IC with high heat generation density
It cannot be used for chip packaging.
【0003】また、SOPなどのプラスチック・パッケ
ージでは、例えば1GHZ を越える高周波用ICチップ
は、電源のグランド強化のための工夫をしないと出力の
一部が電源と結合したり、雑音が高レベルとなる問題が
あった。[0003] In the plastic package such as SOP, for example high frequency IC chip exceeds 1GH Z is or partially attached to the power supply of the device was not output for ground reinforcement of power supply, the noise is high There was a problem that became.
【0004】本発明は、このような従来技術に鑑みてな
されたもので、半導体装置における放熱性を向上させる
ことを目的とし、あわせて、グランドの強化とノイズの
低減を図ることを目的とする。The present invention has been made in view of the above-mentioned conventional technique, and an object thereof is to improve heat dissipation in a semiconductor device, and also to strengthen the ground and reduce noise. .
【0005】[0005]
【課題を解決するための手段】本発明は、リードフレー
ムのダイパッドに半導体チップをマウントし、複数のリ
ードピンのアウターリード部を外方に突出させてモール
ド成型されることによって矩形の樹脂部材により一体化
した半導体装置において、上記複数のリードピンは、イ
ンナーリード部がボンディングワイヤを介して半導体チ
ップと接続された複数の電極用リードピンと、インナー
リード部がダイパッドと一体に成型された複数の放熱用
リードピンとを含み、複数の放熱用リードピンは、複数
の電極用リードピンが突出する矩形の樹脂部材の側面と
直交する側面から外方に突出していることを特徴とす
る。SUMMARY OF THE INVENTION According to the present invention, a semiconductor chip is mounted on a die pad of a lead frame, and outer lead portions of a plurality of lead pins are projected outward to be molded, whereby a rectangular resin member is integrated. In the integrated semiconductor device, the lead pins include a plurality of electrode lead pins whose inner lead portions are connected to the semiconductor chip via bonding wires, and a plurality of heat dissipation leads whose inner lead portions are integrally formed with the die pad. And a plurality of heat-radiating lead pins project outward from a side surface orthogonal to a side surface of the rectangular resin member from which the plurality of electrode lead pins project.
【0006】ここで、複数の放熱用リードピンと複数の
電極用リードピンはそれぞれのアウターリード部が互い
に反対方向に屈曲され、複数の放熱用リードピンの先端
はヒートシンクに接続されていてもよく、放熱用リード
ピンのインナーリード部は半導体チップのグランド用電
極パッドと接続され、ヒートシンクは導電性材料で形成
されていてもよい。The outer lead portions of the plurality of heat radiation lead pins and the plurality of electrode lead pins may be bent in mutually opposite directions, and the tips of the plurality of heat radiation lead pins may be connected to a heat sink. The inner lead portion of the lead pin may be connected to the ground electrode pad of the semiconductor chip, and the heat sink may be made of a conductive material.
【0007】また、本発明の半導体装置組立体は、上記
の如き半導体装置と、表面に配線パターンが形成され、
アウターリード部で屈曲された複数の電極用リードピン
の先端が当該配線パターンに接続される配線基板と、ア
ウターリード部が複数の電極用リードピンとは反対方向
に屈曲された複数の放熱用リードピンの先端に接続され
るヒートシンクと、ヒートシンクを配線基板に固定する
固定部材とを備えることを特徴とする。ここで、放熱用
リードピンのインナーリード部は半導体チップのグラン
ド用電極パッドに接続され、ヒートシンクおよび固定部
材は導電性材料で形成され、固定部材は配線基板のグラ
ンド用配線パターンに接続されていてもよい。Further, the semiconductor device assembly of the present invention has the above-mentioned semiconductor device and a wiring pattern formed on the surface thereof.
A wiring board in which the tips of a plurality of electrode lead pins bent in the outer lead portion are connected to the wiring pattern, and the tips of a plurality of heat dissipation lead pins in which the outer lead portion is bent in the opposite direction to the electrode lead pins. And a fixing member for fixing the heat sink to the wiring board. Here, even if the inner lead portion of the heat dissipation lead pin is connected to the ground electrode pad of the semiconductor chip, the heat sink and the fixing member are made of a conductive material, and the fixing member is connected to the ground wiring pattern of the wiring board. Good.
【0008】[0008]
【作用】本発明の構成によれば、放熱用リードピンは半
導体チップがマウントされるダイパッドと一体であるた
め、チップで生じた熱は放熱用リードピンのアウターリ
ード部へ効率よく伝わる。したがって、放熱用リードピ
ンをヒートシンクに接続しておけば、半導体チップが温
度上昇してしまうのを防止できる。また、放熱用リード
ピンと電極用リードピンを反対方向に屈曲させると、一
方の側の配線基板で信号の入出力や電源供給を行ないな
がら他方の側のヒートシンクで放熱ができる。さらに、
ヒートシンクを導電性の材料で形成すると、放熱用リー
ドピンを介して半導体チップのグランド強化をなし得
る。According to the structure of the present invention, since the heat radiation lead pin is integrated with the die pad on which the semiconductor chip is mounted, the heat generated in the chip is efficiently transmitted to the outer lead portion of the heat radiation lead pin. Therefore, if the heat dissipation lead pins are connected to the heat sink, it is possible to prevent the temperature of the semiconductor chip from rising. In addition, when the heat radiation lead pin and the electrode lead pin are bent in opposite directions, heat can be radiated by the heat sink on the other side while inputting and outputting signals and supplying power on the wiring substrate on one side. further,
When the heat sink is made of a conductive material, the ground of the semiconductor chip can be strengthened via the heat radiation lead pins.
【0009】本発明の半導体装置組立体によれば、上記
の半導体装置は電極用リートピンによって配線基板に接
続され、放熱用リードピンにはヒートシンクが接続され
る。そして、ヒートシンクは固定部材により配線基板に
固定されるので、放熱用の構造を安定に保持し得る。ま
た、ヒートシンクと固定部材を導電性材料で形成し、こ
れをグランドパターンに接続すれば、放熱構造とグラン
ド強化および電磁シールド構造を同時に達成できる。According to the semiconductor device assembly of the present invention, the above semiconductor device is connected to the wiring board by the lead pins for electrodes, and the heat sink is connected to the lead pins for heat dissipation. Since the heat sink is fixed to the wiring board by the fixing member, the structure for heat dissipation can be stably held. Further, if the heat sink and the fixing member are made of a conductive material and are connected to the ground pattern, the heat dissipation structure, the ground reinforcement and the electromagnetic shield structure can be achieved at the same time.
【0010】[0010]
【実施例】以下、添付図面により実施例を説明するが、
同一の要素には同一の符号を付し、重複する説明を省略
する。EXAMPLES Examples will be described below with reference to the accompanying drawings.
The same elements will be denoted by the same reference symbols, without redundant description.
【0011】図1は、実施例に係る半導体装置(ICパ
ッケージ)に用いられるリードフレームと、半導体チッ
プおよびモールド樹脂の相互関係を平面図で示してい
る。図1の通り、矩形のダイパッド11からは上下方向
に2本づつの放熱用リードピン12a〜12dが延び、
先端は上下のフレーム本体10a,10bで支持されて
いる。ダイパッド11の左右には4本づつの電極用リー
ドピン13a〜13hが延びて放熱用リードピン12a
〜12dと直交する方向に配列され、タイバー14a,
14bによって4本づつフレーム本体10a,10bに
支持されている。なお、上記のリードフレームの各要素
は1枚の金属板を型抜き加工することで作製される。FIG. 1 is a plan view showing a mutual relationship between a lead frame used in a semiconductor device (IC package) according to an embodiment, a semiconductor chip and a molding resin. As shown in FIG. 1, two heat radiation lead pins 12a to 12d extend vertically from the rectangular die pad 11.
The tips are supported by the upper and lower frame bodies 10a and 10b. Four electrode lead pins 13a to 13h extend to the left and right of the die pad 11 to dissipate heat.
Are arranged in a direction orthogonal to ~ 12d, and the tie bars 14a,
Four frames 14b are supported by the frame main bodies 10a and 10b. Each element of the lead frame is manufactured by stamping a single metal plate.
【0012】半導体チップに回路素子を集積化させたI
Cチップ20はダイパッド11にダイボンディングさ
れ、このダイパッド11の電極パッドと電極用リードピ
ン13a〜13hのインナーリード部は、ボンディング
ワイヤ5a〜5hにより電気的に接続される。そしてダ
イパッド11およびICチップ20の全部と、放熱用リ
ードピン12a〜12dおよび電極用リードピン13a
〜13hのインナーリード部は、矩形のモールド樹脂3
0により一体化される。I in which circuit elements are integrated on a semiconductor chip
The C chip 20 is die-bonded to the die pad 11, and the electrode pads of the die pad 11 and the inner lead portions of the electrode lead pins 13a to 13h are electrically connected by the bonding wires 5a to 5h. Then, all of the die pad 11 and the IC chip 20, the heat dissipation lead pins 12a to 12d, and the electrode lead pin 13a.
The inner lead part of ~ 13h is a rectangular mold resin 3
It is integrated by 0.
【0013】図2は、樹脂モールド成型の後に、リード
フレームの不要部分(フレーム本体10a,10bおよ
びタイバー14a,14b)を切断して除去した後の平
面図である。なお、モールド樹脂30の内部は点線にて
示してある。図示の通り、モールド樹脂30は矩形状を
なし、縦方向の両側面からは電極用リードピン13a〜
13hが4本づつ、左右の方向に突出している。また、
横方向の両側面からは放熱用リードピン12a〜12d
が2本づつ、上下の方向に突出している。放熱用リード
ピン12a〜12dはダイパッド11と一体に成形さ
れ、ICチップ20はダイパッド11にダイボンディン
グされているので、ICチップ20の熱は放熱用リード
ピン12a〜12dに良好に伝達することがわかる。ま
た、電極用リードピン13a〜13hはそのインナーリ
ード部がICチップ20にワイヤボンディングされてい
るので、電源の供給や信号の入出力を好適に行なえるこ
とがわかる。FIG. 2 is a plan view after the unnecessary portions (frame bodies 10a, 10b and tie bars 14a, 14b) of the lead frame are cut and removed after resin molding. The inside of the mold resin 30 is shown by a dotted line. As shown in the figure, the mold resin 30 has a rectangular shape, and electrode lead pins 13a to
Four 13h protrude in the left and right directions. Also,
Heat dissipation lead pins 12a to 12d from both lateral sides
Two are projected in the vertical direction. Since the heat dissipation lead pins 12a to 12d are integrally formed with the die pad 11 and the IC chip 20 is die-bonded to the die pad 11, it is understood that the heat of the IC chip 20 is satisfactorily transferred to the heat dissipation lead pins 12a to 12d. Further, since the inner lead portions of the electrode lead pins 13a to 13h are wire-bonded to the IC chip 20, it can be seen that power supply and signal input / output can be suitably performed.
【0014】そこで、図3に示すように、放熱用リード
ピン12a〜12dと電極用リードピン13a〜13h
を、アウターリード部の基部でそれぞれ反対方向に屈曲
させる。同図は平面図、正面図および右側面図である。
図示のように、放熱用リードピン12a〜12dはアウ
ターリードの基部で上方に屈曲され、その先端は反対方
向に屈曲されて外方に突出される。電極用リードピン1
3a〜13hはアウターリードの基部で下方に屈曲さ
れ、その先端は反対方向に屈曲されて外方に突出され
る。そして、放熱用リードピン12a〜12dと電極用
リードピン13a〜13hの先端部は、それぞれ同一の
平面上において、全てリードフレームの面方向と平行に
なっている。Therefore, as shown in FIG. 3, heat radiation lead pins 12a to 12d and electrode lead pins 13a to 13h.
Are bent in opposite directions at the base of the outer lead portion. The figure is a plan view, a front view, and a right side view.
As shown in the figure, the heat dissipation lead pins 12a to 12d are bent upward at the base of the outer lead, and their tips are bent in the opposite direction and protrude outward. Lead pin for electrode 1
3a to 13h are bent downward at the base of the outer lead, and their tips are bent in the opposite direction and protrude outward. The tips of the heat radiation lead pins 12a to 12d and the electrode lead pins 13a to 13h are all parallel to the surface direction of the lead frame on the same plane.
【0015】図4は、図3のICパッケージを用いた半
導体装置組立体の構造を示す。4本の放熱用リードピン
12a〜12dの先端部には、放熱板61が半田などで
固定されている。放熱板61の上面には3本の放熱フィ
ン62a〜62cを有し、これらによってヒートシンク
が構成される。8本の電極用リードピン13a〜13h
の先端部には、配線パターン(図示せず)を有する配線
基板7が半田などで固定されている。そして、配線基板
7と放熱板61の間には、図中で二点鎖線により説明す
るように、樹脂8が封入されて固化されている。この封
入樹脂8は熱伝導性の良好なものが望ましく、これによ
り、放熱フィン62は配線基板7に緊密に固定される。FIG. 4 shows the structure of a semiconductor device assembly using the IC package of FIG. A heat radiating plate 61 is fixed to the tips of the four heat radiating lead pins 12a to 12d with solder or the like. The upper surface of the heat dissipation plate 61 has three heat dissipation fins 62a to 62c, which constitute a heat sink. Eight electrode lead pins 13a to 13h
A wiring board 7 having a wiring pattern (not shown) is fixed to the tip of the substrate by soldering or the like. A resin 8 is sealed and solidified between the wiring board 7 and the heat dissipation plate 61, as will be described with a chain double-dashed line in the drawing. It is desirable that the encapsulating resin 8 has a good thermal conductivity, so that the radiating fins 62 are tightly fixed to the wiring board 7.
【0016】図5は、放熱板61が4本の支持棒9a〜
9dで配線基板7に固定されている点で、図4と異なっ
ている。なお、図中では支持棒9a〜9dは「ボルト」
として描いてあるが、固定のための部材であれば、ピ
ン、棒体等の種々の態様が可能である。この例では、放
熱板61が支持棒9a〜9dで強固に固定できる効果が
あるが、更に、図4と同様に樹脂8を注入して固化させ
てもよい。図中では、樹脂8は二点鎖線で示してある。In FIG. 5, the heat dissipation plate 61 has four support rods 9a to 9a.
It differs from FIG. 4 in that it is fixed to the wiring board 7 at 9d. In the figure, the support rods 9a to 9d are "bolts".
However, various forms such as pins and rods are possible as long as they are members for fixing. In this example, there is an effect that the heat dissipation plate 61 can be firmly fixed by the support rods 9a to 9d, but the resin 8 may be injected and solidified as in FIG. In the figure, the resin 8 is shown by a chain double-dashed line.
【0017】図6は、本発明の別の実施例のICパッケ
ージを示している。そして、図3と異なる点は、ICチ
ップ20のグランド用電極パッドとダイパッド11と
が、2本のボンディングワイヤ4i,4jにより電気的
に接続されていることである。この場合には、放熱用リ
ードピン12a〜12dはグランド端子としての役割を
持つ。したがって、放熱板61と支持棒9a〜9dを導
電性の金属などで形成し、支持棒9a〜9dのいずれか
を配線基板7上の図示しない配線パターン(メタライズ
されたパターン)と接続すれば、グランド強化と電磁シ
ールドのための構造が、放熱のための構造と共に達成さ
れる。FIG. 6 shows an IC package according to another embodiment of the present invention. The difference from FIG. 3 is that the ground electrode pad of the IC chip 20 and the die pad 11 are electrically connected by the two bonding wires 4i and 4j. In this case, the heat dissipation lead pins 12a to 12d serve as a ground terminal. Therefore, if the heat dissipation plate 61 and the supporting rods 9a to 9d are formed of a conductive metal or the like and any one of the supporting rods 9a to 9d is connected to a wiring pattern (metallized pattern) (not shown) on the wiring board 7, Structures for ground enhancement and electromagnetic shielding are achieved along with structures for heat dissipation.
【0018】上記の実施例については、種々の態様での
具体化が可能である。例えば、ICチップ20はSiチ
ップでもGaAsチップでもよく、搭載される電子回路
の種類も問題にならない。リードフレームはCu(銅)
あるいは4.2アロイ製など、熱伝導製の良好な材料製
であれば、各種のものを用い得る。またボンディングワ
イヤもAu(金)、Al(アルミニウム)などを用いる
ことができ、放熱板61および放熱フィン62からなる
ヒートシンクについては、Alなどの他、下面にNi/
Cr/Auメッキを施した真ちゅう製のものが利用でき
る。The above embodiment can be embodied in various modes. For example, the IC chip 20 may be a Si chip or a GaAs chip, and the type of electronic circuit mounted does not matter. Lead frame is Cu (copper)
Alternatively, various materials may be used as long as they are made of a material having good heat conduction such as 4.2 alloy. Further, Au (gold), Al (aluminum), or the like can be used as the bonding wire. For the heat sink including the heat radiating plate 61 and the heat radiating fins 62, Ni /
A brass product plated with Cr / Au can be used.
【0019】配線基板7にICパッケージとヒートシン
クを実装する際には、例えば次のようにすればよい。す
なわち、まず、配線基板7の表面のパッド部(13a〜
13hの接続部)以外を、ポリイミドなどの絶縁性樹脂
でコーティングしておく。次に、半田などを用いてIC
パッケージを配線基板7に実装し、更に半田などで放熱
板61を実装する。その後、例えばAg(銀)フィラー
入りのエポキシ樹脂の如き熱伝導性の高い樹脂を導入
し、硬化させる。これにより、放熱が良好で電磁シール
ドにも優れ、しかも機械的にも強固な構造を実現でき
る。When mounting the IC package and the heat sink on the wiring board 7, for example, the following may be carried out. That is, first, the pad portion (13a-
Parts other than 13h) are coated with an insulating resin such as polyimide. Then, using solder etc., IC
The package is mounted on the wiring board 7, and then the heat dissipation plate 61 is mounted by soldering or the like. Then, a resin having a high thermal conductivity such as an epoxy resin containing Ag (silver) filler is introduced and cured. As a result, it is possible to realize a structure that is good in heat dissipation, excellent in electromagnetic shielding, and mechanically strong.
【0020】[0020]
【発明の効果】以上、詳細に説明した通り本発明では、
電極用リードピンの他に、ダイパッドに一体の放熱用リ
ードピンを設け、これらを互いに直交する方向に突出さ
せたので、一方の面で配線基板に接続されながら、他方
の面にヒートシンクを付設できる。そして、このヒート
シンクを介してICチップのグランドをとることもでき
るので、放熱性に優れ、かつグランドも強化された構造
が実現できる。また、本発明によれば、ワイヤリング設
計の自由度を高め得る効果がある。As described in detail above, according to the present invention,
In addition to the electrode lead pins, the die pad is provided with integrated heat radiation lead pins, and these are projected in directions orthogonal to each other. Therefore, it is possible to attach a heat sink to the other surface while being connected to the wiring substrate on one surface. Since the IC chip can be grounded via this heat sink, a structure having excellent heat dissipation and a strengthened ground can be realized. Further, according to the present invention, there is an effect that the degree of freedom in wiring design can be increased.
【図1】実施例に係るリードフレームを示す図。FIG. 1 is a diagram showing a lead frame according to an embodiment.
【図2】実施例に係るICパッケージの平面図。FIG. 2 is a plan view of an IC package according to an embodiment.
【図3】実施例に係るICパッケージの平面図、正面図
および側面図。FIG. 3 is a plan view, a front view, and a side view of an IC package according to an embodiment.
【図4】図3のICパッケージを用いた組立体の平面
図、正面図および側面図。FIG. 4 is a plan view, a front view and a side view of an assembly using the IC package of FIG.
【図5】図3のICパッケージを用いた組立体の平面
図、正面図および側面図5 is a plan view, a front view and a side view of an assembly using the IC package of FIG.
【図6】別のICパッケージの平面図。FIG. 6 is a plan view of another IC package.
10a,10b…フレーム本体、11…ダイパッド、1
2a〜12h…放熱用リードピン、13a〜13d…電
極用リードピン、20…ICチップ、30…モールド樹
脂、5a〜5j…ボンディングワイヤ、61…放熱板、
62a〜62c…放熱フィン、7…配線基板、8…封入
樹脂、9a〜9d…支持棒。10a, 10b ... Frame body, 11 ... Die pad, 1
2a to 12h ... Heat dissipation lead pins, 13a to 13d ... Electrode lead pins, 20 ... IC chip, 30 ... Mold resin, 5a-5j ... Bonding wires, 61 ... Heat sink,
62a-62c ... Radiating fins, 7 ... Wiring board, 8 ... Encapsulating resin, 9a-9d ... Support rods.
Claims (5)
ップをマウントし、複数のリードピンのアウターリード
部を外方に突出させてモールド成型されることによって
矩形の樹脂部材により一体化された半導体装置におい
て、 前記複数のリードピンは、インナーリード部がボンディ
ングワイヤを介して前記半導体チップと接続された複数
の電極用リードピンと、インナーリード部が前記ダイパ
ッドと一体に成型された複数の放熱用リードピンとを含
み、 前記複数の放熱用リードピンは、前記複数の電極用リー
ドピンが突出する前記矩形の樹脂部材の側面と直交する
側面から外方に突出していることを特徴とする半導体装
置。1. A semiconductor device integrated with a rectangular resin member by mounting a semiconductor chip on a die pad of a lead frame and molding the outer lead portions of a plurality of lead pins outwardly by projection molding. The plurality of lead pins includes a plurality of electrode lead pins whose inner lead portions are connected to the semiconductor chip via bonding wires, and a plurality of heat dissipation lead pins whose inner lead portions are integrally molded with the die pad, The semiconductor device, wherein the plurality of heat dissipation lead pins protrude outward from a side surface orthogonal to a side surface of the rectangular resin member from which the plurality of electrode lead pins protrude.
の電極用リードピンはそれぞれのアウターリード部が互
いに反対方向に屈曲され、前記複数の放熱用リードピン
の先端はヒートシンクに接続されている請求項1記載の
半導体装置。2. The plurality of heat radiation lead pins and the plurality of electrode lead pins have outer lead portions bent in mutually opposite directions, and tips of the plurality of heat radiation lead pins are connected to a heat sink. The semiconductor device described.
部は前記半導体チップのグランド用電極パッドと接続さ
れ、前記ヒートシンクは導電性材料で形成されている請
求項2記載の半導体装置。3. The semiconductor device according to claim 2, wherein an inner lead portion of the heat dissipation lead pin is connected to a ground electrode pad of the semiconductor chip, and the heat sink is made of a conductive material.
曲された前記複数の電極用リードピンの先端が当該配線
パターンに接続される配線基板と、 アウターリード部が前記複数の電極用リードピンとは反
対方向に屈曲された前記複数の放熱用リードピンの先端
に接続されるヒートシンクと、 前記ヒートシンクを前記配線基板に固定する固定部材と
を備えることを特徴とする半導体装置組立体。4. The semiconductor device according to claim 1, a wiring board having a wiring pattern formed on a surface thereof, wherein the tip ends of the plurality of electrode lead pins bent at the outer lead portion are connected to the wiring pattern. A lead portion is provided with a heat sink connected to the tips of the plurality of heat dissipation lead pins bent in a direction opposite to the electrode lead pins; and a fixing member for fixing the heat sink to the wiring board. Semiconductor device assembly.
部は前記半導体チップのグランド用電極パッドに接続さ
れ、前記ヒートシンクおよび前記固定部材は導電性材料
で形成され、前記固定部材は前記配線基板のグランド用
配線パターンに接続されている請求項4記載の半導体装
置組立体。5. The inner lead portion of the heat dissipation lead pin is connected to a ground electrode pad of the semiconductor chip, the heat sink and the fixing member are made of a conductive material, and the fixing member is for the ground of the wiring board. The semiconductor device assembly according to claim 4, wherein the semiconductor device assembly is connected to a wiring pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6157663A JPH0832007A (en) | 1994-07-08 | 1994-07-08 | Semiconductor device and semiconductor device assembly |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6157663A JPH0832007A (en) | 1994-07-08 | 1994-07-08 | Semiconductor device and semiconductor device assembly |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832007A true JPH0832007A (en) | 1996-02-02 |
Family
ID=15654666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6157663A Pending JPH0832007A (en) | 1994-07-08 | 1994-07-08 | Semiconductor device and semiconductor device assembly |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832007A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6021670A (en) * | 1997-04-15 | 2000-02-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor acceleration detecting device with shock absorbing structure |
| JP2013210375A (en) * | 2006-08-09 | 2013-10-10 | Seiko Epson Corp | Inertial sensor device |
| CN107131561A (en) * | 2017-06-12 | 2017-09-05 | 广东美的暖通设备有限公司 | Air conditioner and its electric-controlled plate, in air conditioner electric-controlled plate process for protecting |
-
1994
- 1994-07-08 JP JP6157663A patent/JPH0832007A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6021670A (en) * | 1997-04-15 | 2000-02-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor acceleration detecting device with shock absorbing structure |
| DE19745387B4 (en) * | 1997-04-15 | 2005-02-17 | Mitsubishi Denki K.K. | Semiconductor acceleration detecting device |
| JP2013210375A (en) * | 2006-08-09 | 2013-10-10 | Seiko Epson Corp | Inertial sensor device |
| CN107131561A (en) * | 2017-06-12 | 2017-09-05 | 广东美的暖通设备有限公司 | Air conditioner and its electric-controlled plate, in air conditioner electric-controlled plate process for protecting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5442368B2 (en) | IC chip package with direct lead wire | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
| US6737755B1 (en) | Ball grid array package with improved thermal characteristics | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| US7859101B2 (en) | Die-up ball grid array package with die-attached heat spreader | |
| KR100328746B1 (en) | Semiconductor device having pellet mounted on radiating plate thereof and method for manufacturing the same | |
| CN102412211A (en) | Electronic device | |
| US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
| JP2000077575A (en) | Thermally and electrically enhanced semiconductor package | |
| US8120169B2 (en) | Thermally enhanced molded leadless package | |
| JPH0832007A (en) | Semiconductor device and semiconductor device assembly | |
| US20060145312A1 (en) | Dual flat non-leaded semiconductor package | |
| JP2690248B2 (en) | Surface mount type semiconductor device | |
| US7951651B2 (en) | Dual flat non-leaded semiconductor package | |
| JPH11354706A (en) | Lead frame, semiconductor device using the same, and method of manufacturing the same | |
| JP2000349221A (en) | Lead frame and semiconductor device using the same | |
| US20220199477A1 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
| JP3221072B2 (en) | Resin-sealed semiconductor device | |
| CN114649221A (en) | Method of manufacturing a semiconductor device and corresponding semiconductor device | |
| KR19980023180A (en) | Heatsink with printed circuit pattern and multichip package using the same | |
| JPH11186436A (en) | Plastic circuit board | |
| KR19980046822A (en) | Semiconductor package | |
| JPH07307421A (en) | LSI chip and its packaging structure |