JPH0832052A - Compound semiconductor epitaxial wafer - Google Patents
Compound semiconductor epitaxial waferInfo
- Publication number
- JPH0832052A JPH0832052A JP16802794A JP16802794A JPH0832052A JP H0832052 A JPH0832052 A JP H0832052A JP 16802794 A JP16802794 A JP 16802794A JP 16802794 A JP16802794 A JP 16802794A JP H0832052 A JPH0832052 A JP H0832052A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- gaas
- doping
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 HEMTのチャネル層の移動度の低下を防
ぎ、増幅率gm の低下を防ぐことができる化合物半導体
エピタキシャルウェハを提供する。
【構成】 化合物半導体基板11上に、ノンドープGa
As層12、必要に応じてノンドープInGaAs層、
ノンドープAlGaAs層13あるいはノンドープGa
As層を順次積層し、該ノンドープAlGaAs層13
上にSiドープのAlGaAs層14あるいはGaAs
層をこの順に積層し、前記SiドープのAlGaAs層
14あるいはGaAs層の前記ノンドープAlGaAs
層13近傍部分にSiのδドーピング層14aを形成し
た化合物半導体エピタキシャルウェハにおいて、前記δ
ドーピング層14aの少なくとも片側の近傍あるいは隣
接した部分に、前記SiドープあるいはノンドープのA
lGaAs層14あるいはGaAs層中にInを添加し
たAlGaAs層14bあるいはGaAs層を形成した
ことを特徴とする化合物半導体エピタキシャルウェハ。
(57) prevents a decrease in the mobility of Abstract: OBJECTIVE HEMT of the channel layer, to provide a compound semiconductor epitaxial wafer that can prevent a decrease in amplification factor g m. [Structure] Non-doped Ga is formed on the compound semiconductor substrate 11.
As layer 12, non-doped InGaAs layer as necessary,
Non-doped AlGaAs layer 13 or non-doped Ga
As layers are sequentially laminated to form the non-doped AlGaAs layer 13
Si-doped AlGaAs layer 14 or GaAs
The layers are laminated in this order, and the Si-doped AlGaAs layer 14 or the non-doped AlGaAs of the GaAs layer is laminated.
In a compound semiconductor epitaxial wafer in which a δ-doping layer 14a of Si is formed in the vicinity of the layer 13, the δ
The Si-doped or non-doped A is formed in the vicinity of or adjacent to at least one side of the doping layer 14a.
A compound semiconductor epitaxial wafer characterized in that an AlGaAs layer 14b or a GaAs layer in which In is added is formed in a 1GaAs layer 14 or a GaAs layer.
Description
【0001】[0001]
【産業上の利用分野】本発明は、高電子移動度トランジ
スタ用の化合物半導体エピタキシャルウェハに関する。FIELD OF THE INVENTION This invention relates to compound semiconductor epitaxial wafers for high electron mobility transistors.
【0002】[0002]
【従来の技術】高電子移動度トランジスタ(High Elect
ron Mobility Transistor:HEMT)は、低雑音特性を
有する増幅素子として衛星放送受信機などに用いられて
いる。このHEMTは、例えば図3に示すような構造を
しており、GaAs基板1上にチャネル層2、スペーサ
層3、キャリア供給層4、コンタクト層5を積層して形
成されている。符号6、7、8は、それぞれソース電
極、ドレイン電極およびゲート電極である。図4はこの
素子の形成に用いられるエピタキシャルウェハの断面図
であり、11はGaAs基板、12はチャネル層2とな
るノンドープGaAs層(厚さ1μm)、13はスペー
サ層3となるノンドープAlX Ga1-X As(X:0.
2〜0.3)層(厚さ3nm)、14はキャリア供給層
4となるSiドープn−AlX Ga1-X As(X:0.
2〜0.3)層(厚さ30nm、ドープ濃度3×1018
cm-3)、15はコンタクト層となるSiドープGaA
s層(厚さ50nm、ドープ濃度3×1018cm-3)で
ある。2. Description of the Related Art High electron mobility transistors (High Elect
The RON Mobility Transistor (HEMT) is used in satellite broadcasting receivers and the like as an amplifying element having a low noise characteristic. The HEMT has a structure as shown in FIG. 3, for example, and is formed by stacking a channel layer 2, a spacer layer 3, a carrier supply layer 4, and a contact layer 5 on a GaAs substrate 1. Reference numerals 6, 7, and 8 are a source electrode, a drain electrode, and a gate electrode, respectively. FIG. 4 is a cross-sectional view of an epitaxial wafer used for forming this element. 11 is a GaAs substrate, 12 is a non-doped GaAs layer (thickness: 1 μm) to be the channel layer 2, and 13 is non-doped Al X Ga to be the spacer layer 3. 1-X As (X: 0.
2 to 0.3) layers (thickness: 3 nm), and 14 are Si-doped n-Al x Ga 1 -x As (X: 0.
2 to 0.3) layer (thickness 30 nm, doping concentration 3 × 10 18
cm −3 ), 15 is Si-doped GaA to be a contact layer
It is an s layer (thickness 50 nm, doping concentration 3 × 10 18 cm −3 ).
【0003】近年、このHEMTデバイスを高性能化す
るために、キャリア供給層の不純物Siを平面状に高密
度に添加する方法として、δドープ法あるいはプレーナ
ドープ法と呼ばれる方法を用いて、キャリア供給層のス
ペーサ層近傍部分にSiのδドーピング層を形成して、
キャリア供給層の厚さを薄くし、ゲート電極とチャネル
層の距離を短くする構造が開発されている。この素子に
用いられるエピタキシャルウェハの構造例を図5に示
す。図5において、14aはSiのδドーピング層であ
る。なお、δドーピング層は、不純物原子を平面状に数
原子層以下の厚さで高密度に添加し、厚さ方向に局在化
させた層を称している。この構造は、平面状にSiを高
密度に添加してδドーピング層14aを形成することに
より、δドーピング層14aから充分な電子を発生させ
てチャネル層2に送り込めるようにしたものである。δ
ドーピング層14aのSiの添加面密度は、通常、1〜
8×1012cm-2となっている。なお、GaAsおよび
AlX Ga1-X Asの原子の面密度は6.258×10
14cm-2(Zincblend 構造で、格子定数5.6533
Å)なので、δドーピング層14aのSi原子の量は、
Ga原子の量に対して1%程度の値となる。In recent years, in order to improve the performance of this HEMT device, a method referred to as a δ-doping method or a planar-doping method is used as a method for adding impurities Si of a carrier supply layer in a planar high density. A δ-doping layer of Si is formed in the vicinity of the spacer layer of the layer,
A structure has been developed in which the thickness of the carrier supply layer is reduced and the distance between the gate electrode and the channel layer is shortened. An example of the structure of the epitaxial wafer used for this element is shown in FIG. In FIG. 5, 14a is a δ-doping layer of Si. The δ-doping layer is a layer in which impurity atoms are planarly added with a thickness of several atomic layers or less at a high density and localized in the thickness direction. In this structure, Si is added to the plane at a high density to form the δ-doping layer 14a so that sufficient electrons can be generated from the δ-doping layer 14a and sent to the channel layer 2. δ
The doping area density of Si of the doping layer 14a is usually 1 to
It is 8 × 10 12 cm -2 . The areal density of the atoms of GaAs and Al X Ga 1-X As is 6.258 × 10.
14 cm -2 (Zincblend structure, lattice constant 5.6533
Å) Therefore, the amount of Si atoms in the δ doping layer 14a is
The value is about 1% with respect to the amount of Ga atoms.
【0004】また、HEMTデバイスをさらに高性能化
することを狙って、チャネル層にGaAsよりも電子移
動度が高く、より電子親力の高いInY Ga1-Y As
(Y:0.1〜0.3)を用いたHEMTも開発されて
おり、この素子はP−HEMT(Pseudo-Morphic High
Electron Mobility Transistor)と呼ばれている。δド
ープ法を用いて形成したP−HEMT用のエピタキシャ
ルウェハの断面の例を図6に示す。符号22はチャネル
層となるノンドープInZ Ga1-Z As(Z:0.2〜
0.3)層(厚さ10nm)である。このような構造の
P−HEMTは、電子を高移動度、高飽和速度で走行さ
せ、ゲート電極でその電子の走行する量、つまり電流を
制御することができるために、高い周波数(>1GH
z)で高い増幅率かつ低い雑音で動作させることのでき
る増幅素子として広く用いられている。Further, in order to further improve the performance of the HEMT device, In Y Ga 1 -Y As having a higher electron mobility and higher electron affinity in the channel layer than GaAs is used.
A HEMT using (Y: 0.1 to 0.3) has also been developed, and this element has a P-HEMT (Pseudo-Morphic High
Electron Mobility Transistor). FIG. 6 shows an example of a cross section of an epitaxial wafer for P-HEMT formed by using the δ-doping method. Reference numeral 22 serves as a channel layer undoped In Z Ga 1-Z As ( Z: 0.2~
0.3) layer (thickness 10 nm). The P-HEMT having such a structure allows electrons to travel at a high mobility and a high saturation speed, and can control the amount of travel of the electrons at the gate electrode, that is, the electric current, and thus has a high frequency (> 1 GHz).
z), it is widely used as an amplification element that can be operated with a high amplification factor and low noise.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上述の
HEMT用のエピタキシャルウェハには、次のような問
題があった。即ち、 1)チャネル層に充分な量の電子を送り込むために、か
つ、通常のユニフォームドープ構造よりキャリア供給層
の厚さを薄くするためには、Siのδドープの密度を前
述のように1〜8×1012cm-2という高密度にするこ
とが必要である。しかしながら、この様な高密度のドー
ピングを行うと、積層する際の成長条件(成長温度な
ど)によっては、通常のユニフォームドープのものに比
べて、同一電子密度でチャネル層の電子移動度が低くな
り、その結果、HEMTデバイスの性能の指標の一つで
ある増幅率gm が低下するという問題が生じた。 2)この電子移動度の低下を防ぐために、キャリア供給
層とチャネル層の間にある不純物を添加しないスペーサ
層の厚さと、キャリア供給層へのδドープの密度を適切
に制御して、従来のHEMTデバイスと同等の電子密度
で、同等以上の電子移動度が得られるようにすることが
必要になるが、そのための積層条件を適切に設定するこ
とが困難であり、また、安定した特性が得られないとい
う問題があった。However, the above-mentioned HEMT epitaxial wafer has the following problems. That is, 1) In order to send a sufficient amount of electrons to the channel layer and to make the thickness of the carrier supply layer smaller than that of a normal uniform-doped structure, the density of δ-doping of Si is set to 1 as described above. It is necessary to make the density as high as ~ 8 x 10 12 cm -2 . However, when such high-density doping is performed, the electron mobility of the channel layer becomes lower at the same electron density than that of normal uniform doping, depending on the growth conditions (such as growth temperature) at the time of stacking. As a result, there arises a problem that the amplification factor g m, which is one of the indexes of the performance of the HEMT device, decreases. 2) In order to prevent this decrease in electron mobility, the thickness of the spacer layer between the carrier supply layer and the channel layer in which no impurity is added and the density of δ-doping into the carrier supply layer are appropriately controlled, and It is necessary to obtain an electron mobility equal to or higher than that of a HEMT device, but it is difficult to properly set the stacking conditions for that, and stable characteristics can be obtained. There was a problem that I could not.
【0006】このように、Siのδドーピング層を形成
するとチャネル層の移動度が低下する原因は、平面状に
高密度でドーピングされたSiが拡散してチャネル層に
至り、チャネル層における電子の走行を妨げることによ
ると推察される。この推察を検証するために、以下の試
みを行った。即ち、Siが拡散する原因として熱拡散が
考えられるので、MOCVD法あるいはMBE法にて積
層した結晶を、積層後に積層の際の温度(600〜70
0℃の成長温度)で長時間保持(通常は、積層後に速や
かに降温する)して、その際の結晶の移動度を測定し
た。一例として、成長温度650℃にて積層した結晶
を、積層終了後に30分間さらに同温度で保持したとこ
ろ、積層後に速やかに降温した通常の工程ものに比較し
て、チャネル層の移動度が30%減少した。一方、δド
ーピングを行わない、ユニフォームドープの結晶につい
ても同様の条件で移動度を測定したところ、移動度は1
0%減少した。以上のことから、δドーピングした結晶
の方がSiの拡散がより大きいことが考えられる。従っ
て、成長後の成長温度での保持をしなくても、同様の原
因で、δドーピングをした結晶の移動度がユニフォーム
ドープの結晶よりも低下すると考えられる。このような
現象が起きる原因は、以下のように考察することができ
る。即ち、SiとAlGaAsの格子定数の違いから、
Siのδドープ層の近傍が歪みを受け、この歪みがSi
の拡散を促進することが考えられる。なお、Siの格子
定数は約5.43Å、AlAsおよびGaAsの格子定
数は約5.65Åである。因みに、Siのδドープの面
密度を前述のように〜5×1012cm-2とすると、その
Si原子の量はGa原子の量に対して1%程度になる。
一方、Siをユニフォームドープする場合、例えばSi
のユニフォームドープ密度を3×1018cm-3とする
と、GaAs結晶中のGa原子の密度は2.2×1022
cm-3であるから、Si原子の量はGa原子の量に対し
て0.014%程度になる。従って、Siをδドープす
ると、ユニフォームドープする場合に比較して、Si原
子のGa原子に対する割合が70倍になり、それにとも
ない、Siのδドーピングに伴う歪みも極めて大きくな
る。この大きな歪みがSiの拡散を増大させると考えら
れる。As described above, the reason why the mobility of the channel layer is lowered when the δ-doping layer of Si is formed is that the Si doped at a high density in a plane diffuses to reach the channel layer and the electrons in the channel layer are diffused. It is presumed that this is due to obstruction of running. The following attempts were made to verify this guess. That is, since thermal diffusion is considered to be the cause of Si diffusion, the temperature (600 to 70) at the time of lamination of the crystal laminated by MOCVD method or MBE method.
It was kept at a growth temperature of 0 ° C.) for a long time (usually, the temperature was rapidly lowered after the lamination), and the mobility of the crystal at that time was measured. As an example, when a crystal stacked at a growth temperature of 650 ° C. was held at the same temperature for 30 minutes after the completion of stacking, the mobility of the channel layer was 30% as compared with the normal process in which the temperature was rapidly lowered after stacking. Diminished. On the other hand, the mobility of uniform-doped crystals without δ-doping was measured under the same conditions.
It decreased by 0%. From the above, it is considered that the δ-doped crystal has a larger Si diffusion amount. Therefore, it is considered that the mobility of the δ-doped crystal is lower than that of the uniform-doped crystal for the same reason, even if the crystal is not kept at the growth temperature after the growth. The cause of such a phenomenon can be considered as follows. That is, due to the difference in lattice constant between Si and AlGaAs,
The vicinity of the δ-doped layer of Si is strained, and this strain is
It is thought to promote the diffusion of The lattice constant of Si is about 5.43Å, and the lattice constant of AlAs and GaAs is about 5.65Å. Incidentally, if the surface density of δ-doping of Si is set to ˜5 × 10 12 cm −2 as described above, the amount of Si atoms becomes about 1% with respect to the amount of Ga atoms.
On the other hand, when Si is uniformly doped, for example, Si
And the uniform doping density is 3 × 10 18 cm −3 , the density of Ga atoms in the GaAs crystal is 2.2 × 10 22.
Since it is cm −3 , the amount of Si atoms is about 0.014% with respect to the amount of Ga atoms. Therefore, when Si is δ-doped, the ratio of Si atoms to Ga atoms is 70 times as large as that in the case of uniform doping, and accordingly, the strain accompanying δ-doping of Si becomes extremely large. It is considered that this large strain increases the diffusion of Si.
【0007】[0007]
【課題を解決するための手段】本発明は上記問題点を解
決した化合物半導体エピタキシャルウェハを提供するも
ので、化合物半導体基板上に、ノンドープGaAs層、
必要に応じてノンドープInGaAs層、ノンドープA
lGaAs層あるいはノンドープGaAs層を順次積層
し、該ノンドープAlGaAs層上にSiドープのAl
GaAs層あるいはGaAs層をこの順に積層し、前記
SiドープのAlGaAs層あるいはGaAs層の前記
ノンドープAlGaAs層近傍部分にSiのδドーピン
グ層を形成した化合物半導体エピタキシャルウェハにお
いて、前記δドーピング層の少なくとも片側の近傍ある
いは隣接した部分に、前記Siドープあるいはノンドー
プのAlGaAs層あるいはGaAs層中にInを添加
したAlGaAs層あるいはGaAs層を形成したこと
を第1発明とする。The present invention provides a compound semiconductor epitaxial wafer which solves the above-mentioned problems. A compound semiconductor substrate is provided with a non-doped GaAs layer,
Non-doped InGaAs layer, non-doped A as required
1 GaAs layers or non-doped GaAs layers are sequentially stacked, and Si-doped Al is deposited on the non-doped AlGaAs layers.
In a compound semiconductor epitaxial wafer in which a GaAs layer or a GaAs layer is laminated in this order, and a δ-doping layer of Si is formed in the vicinity of the non-doped AlGaAs layer of the Si-doped AlGaAs layer or GaAs layer, at least one side of the δ-doping layer is formed. The first invention is to form an AlGaAs layer or a GaAs layer in which In is added to the Si-doped or non-doped AlGaAs layer or the GaAs layer in the vicinity or the adjacent portion.
【0008】また、前記発明において、Inを添加した
AlGaAs層あるいはGaAs層の組成は、InY A
lX Ga1-X-Y AsあるいはInY Ga1-Y Asとし
て、Inの組成Yは次式で示される範囲にあることを第
2発明とするものである。即ち、 Y0 =(aGaAs−asi)・(aInAs−aGaAs)-1・δa
GaAs 2 /2・1/n 0.7Y0 ≦Y≦Y0 1.3 ただし、GaAs、InAs、Siの格子定数を、それ
ぞれaGaAs、aInAs、a siとする。また、δドーピング
層のドーピング面密度をδ、Inを添加した層の厚さを
n原子層とする。さらに、上記第2発明において、n≦
6とすることを第3発明とするものである。In addition, in the above invention, In is added.
The composition of the AlGaAs layer or GaAs layer is InYA
lXGa1-XYAs or InYGa1-YAs
And the composition Y of In is in the range shown by the following equation.
2 It is an invention. That is, Y0= (AGaAs-Asi) ・ (AInAs-AGaAs)-1・ Δa
GaAs 2/ 2/1 / n 0.7Y0≦ Y ≦ Y01.3 However, the lattice constants of GaAs, InAs and Si are
Each aGaAs, AInAs, A siAnd Also, δ doping
The doping area density of the layer is δ, the thickness of the layer with In added is
An n-atomic layer Furthermore, in the second invention, n ≦
Setting 6 is the third invention.
【0009】[0009]
【作用】上述のように、Siのδドーピング層の少なく
とも片側の近傍(隣接することも含む)にInを添加し
たAlGaAs層あるいはGaAs層を数原子層の厚さ
で形成すると、InAsの格子定数は約6.06であ
り、AlAsおよびGaAsの格子定数よりも大きいの
で、Inを添加したAlGaAs層はSiのδドーピン
グ層とは逆の歪みを生ずる。従って、δドーピング層近
傍の歪みは緩和され、Siの熱拡散は抑制されるので、
チャネル層の移動度が低下するのを防ぐことができる。
なお、InはGaと同じ3族元素であり、添加しても価
電子を生じないので、電子を供給する不純物として働か
ず、チャネル層に悪影響を与えることがない。As described above, when an In-added AlGaAs layer or a GaAs layer having a thickness of several atomic layers is formed in the vicinity of (including adjacent to) at least one side of the Si δ-doped layer, the InAs lattice constant is Is about 6.06, which is larger than the lattice constants of AlAs and GaAs, so that the AlGaAs layer added with In causes strain opposite to that of the δ-doped layer of Si. Therefore, the strain in the vicinity of the δ-doped layer is relaxed and the thermal diffusion of Si is suppressed,
It is possible to prevent the mobility of the channel layer from decreasing.
Note that In is a Group 3 element like Ga and does not generate valence electrons even when added, so it does not act as an impurity for supplying electrons and does not adversely affect the channel layer.
【0010】[0010]
【実施例】以下、実施例に基づいて本発明を詳細に説明
する。 (実施例1)図1は、本発明にかかるHEMT用の化合
物半導体エピタキシャルウェハの一実施例の断面図であ
る。図中の符号は、従来技術の説明に用いた図5と同一
の符号を用いている。本実施例は、GaAs基板11上
にチャネル層となるノンドープGaAs層(厚さ1μ
m)12、スペーサ層となるノンドープAlX Ga1-X
As層(X:0.2〜0.3)(厚さ3nm)層13、
キャリア供給層となるSiドープn−AlX Ga1-X A
s(X:0.2〜0.3)層(厚さ30nm、ドープ濃
度3×1018cm-3)14、コンタクト層となるSiド
ープGaAs層(厚さ50nm、ドープ濃度3×1018
cm-3)15を順次積層して形成されている。Siドー
プn−AlX Ga1-X As層14のノンドープAlX G
a1-X As層13近傍には、Siの添加面密度が5×1
012cm-2のδドーピング層14aを設ける。また、δ
ドーピング層14aの近傍、ノンドープAlX Ga1-X
As層13側にInを添加したInY AlX Ga1-X-Y
As(X:0.2〜0.3)層14bを設ける。EXAMPLES The present invention will be described in detail below based on examples. (Embodiment 1) FIG. 1 is a sectional view of an embodiment of a compound semiconductor epitaxial wafer for HEMT according to the present invention. The reference numerals in the figure are the same as those in FIG. 5 used in the description of the conventional technique. In this embodiment, a non-doped GaAs layer (having a thickness of 1 μm) serving as a channel layer is formed on the GaAs substrate 11.
m) 12, non-doped Al X Ga 1-X to be the spacer layer
As layer (X: 0.2 to 0.3) (thickness 3 nm) layer 13,
Si-doped n-Al x Ga 1 -x A serving as a carrier supply layer
s (X: 0.2 to 0.3) layer (thickness 30 nm, doping concentration 3 × 10 18 cm −3 ) 14, Si-doped GaAs layer (thickness 50 nm, doping concentration 3 × 10 18 ) serving as a contact layer
cm −3 ) 15 are sequentially laminated. Si-doped n-Al X Ga 1-X undoped As layer 14 Al X G
In the vicinity of the a 1-x As layer 13, the Si-added surface density is 5 × 1.
A δ-doping layer 14a of 0 12 cm -2 is provided. Also, δ
In the vicinity of the doping layer 14a, non-doped Al X Ga 1-X
In Y Al X Ga 1-XY with In added to the As layer 13 side
An As (X: 0.2-0.3) layer 14b is provided.
【0011】InY AlX Ga1-X-Y As層14bのI
n添加量および厚さは、δドーピング層14aによる歪
みを相殺するように設定する。即ち、GaAs結晶およ
びAlGaAs結晶はZincblend 構造であるので、Ga
原子とAl原子の面密度は、GaAs結晶の格子定数を
aGaAsとすると、 (4×1/4 +1)/aGaAs 2 =2/aGaAs 2 で与えられる。なお、AlAs結晶の格子定数は、Si
あるいはInAsの格子定数と比較して充分にGaAs
に近いので、GaAsの格子定数と等しいとした。そこ
で、δドープするSi原子の面密度をδとすると、Ga
As、InAs、Siの格子定数を、それぞれaGaAs、
aInAs、asiとして、δドーピング層14aにより生ず
る歪みは、略(aGaAs−asi)δ(2/aGaAs 2 )-1とな
る。一方、InY AlX Ga1-X-Y As層14bの歪み
は、その厚さをn原子層として、略(aInAs−aGaAs)
Ynとなる。従って、歪みを相殺するIn組成をY 0 と
すると、(aGaAs−asi)δ(2/aGaAs 2 )-1=(a
InAs−aGaAs)Y0 nとなるので、 Y0 =(aGaAs−asi)・(aInAs−aGaAs)-1・δa
GaAs 2 /2・1/n となる。因みに、n=1、δ=5×1012cm-2とする
と、Y0 =0.0044となる。本実施例のエピタキシ
ャルウェハをMOCVD法で製作し、チャネル層となる
ノンドープGaAs層12の移動度を測定したところ、
積層する際の成長条件の変動による移動度の低下がなく
なり、また、このエピタキシャルウェハを用いて製作し
たHEMT素子の増幅率gm は、ばらつきなく安定し、
高性能な素子が得られた。InYAlXGa1-XYI of As layer 14b
The n addition amount and the thickness depend on the strain due to the δ doping layer 14a.
Set to offset only. That is, GaAs crystal and
And AlGaAs crystals have a Zincblend structure.
The areal density of atoms and Al atoms is determined by the lattice constant of GaAs crystal.
aGaAsThen, (4 × 1/4 +1) / aGaAs 2= 2 / aGaAs 2 Given in. The lattice constant of the AlAs crystal is Si
Or, compared with the lattice constant of InAs,
Since it is close to, it is assumed to be equal to the lattice constant of GaAs. There
Let δ be the areal density of δ-doped Si atoms.
The lattice constants of As, InAs, and Si are aGaAs,
aInAs, AsiDue to the δ-doping layer 14a
The distortion due toGaAs-Asi) Δ (2 / aGaAs 2)-1Tona
It On the other hand, InYAlXGa1-XYStrain of As layer 14b
Is approximately (aInAs-AGaAs)
Yn. Therefore, the In composition that cancels the strain is Y 0When
Then, (aGaAs-Asi) Δ (2 / aGaAs 2)-1= (A
InAs-AGaAs) Y0n, so Y0= (AGaAs-Asi) ・ (AInAs-AGaAs)-1・ Δa
GaAs 2It becomes / 2 · 1 / n. By the way, n = 1, δ = 5 × 1012cm-2To be
And Y0= 0.0044. Epitaxy of this example
Channel wafer is manufactured by MOCVD method and becomes a channel layer.
When the mobility of the undoped GaAs layer 12 was measured,
There is no decrease in mobility due to fluctuations in growth conditions during stacking
Also, using this epitaxial wafer,
Gain of the HEMT devicemIs consistent and stable,
A high performance device was obtained.
【0012】(実施例2)図2は、本発明にかかる化合
物半導体エピタキシャルウェハの他の実施例の断面図で
ある。本実施例は、図6に示したP−HEMT用の化合
物半導体エピタキシャルウェハを改良したものである。
その構造は、図2に示すように、前記実施例におけるノ
ンドープGaAs層12とノンドープAlX Ga1-X A
s層13の間にチャネル層となるノンドープInZ Ga
1-Z As(Z:0.2〜0.3)層(厚さ10nm)2
2を挿入したものである。(Embodiment 2) FIG. 2 is a sectional view of another embodiment of the compound semiconductor epitaxial wafer according to the present invention. The present embodiment is an improvement of the compound semiconductor epitaxial wafer for P-HEMT shown in FIG.
Its structure is as shown in FIG. 2, a non-doped and non-doped GaAs layer 12 in the embodiment Al X Ga 1-X A
Non-doped In Z Ga serving as a channel layer between the s layers 13
1-Z As (Z: 0.2 to 0.3) layer (thickness 10 nm) 2
2 is inserted.
【0013】なお、上記実施例において、キャリア供給
層となるSiドープn−AlX Ga 1-X As層14はG
aAsで構成してもよい。また、δドーピング層14a
近傍に形成するInY AlX Ga1-X-Y As層14bあ
るいはInY Ga1-Y As層については、Inの添加量
は、前記Y0 に限定されず、0.7Y0 ≦Y≦Y0 1.
3の範囲であれば、移動度の低下や素子の増幅率gm の
低下、ばらつきがなくなり、所望の効果を得ることが出
来る。また、その厚さについては、6原子層以内であれ
ば、所望の効果を得ることが出来、6原子層を越える
と、その効果が顕著でなく、移動度が低下する場合も生
じた。さらに、InY AlX Ga1-X-Y As層14bあ
るいはInY Ga1-Y As層は、δドーピング層14a
の近傍、GaAs基板1側に設けたが、δドーピング層
14aの近傍、GaAs基板1とは反対側に設けてもよ
く、あるいは、δドーピング層14aの両側に設けても
よい。ただし、InY AlX Ga1-X-Y As層14bあ
るいはInY Ga1-Y As層をδドーピング層14aの
両側に設ける場合には、合計の層厚を6原子層以内にす
る。In the above embodiment, carrier supply
Si-doped n-Al to be a layerXGa 1-XAs layer 14 is G
It may be composed of aAs. In addition, the δ doping layer 14a
In formed nearYAlXGa1-XYAs layer 14b
Rui InYGa1-YFor the As layer, the amount of In added
Is Y0Not limited to 0.7Y0≦ Y ≦ Y01.
Within the range of 3, the mobility is lowered and the amplification factor g of the element is reduced.mof
It is possible to obtain the desired effect without any deterioration or variation.
come. The thickness should be within 6 atomic layers.
The desired effect can be obtained, and it exceeds 6 atomic layers
And the effect is not remarkable, and mobility may decrease.
I started. Furthermore, InYAlXGa1-XYAs layer 14b
Rui InYGa1-YThe As layer is the delta doping layer 14a.
Was provided on the GaAs substrate 1 side in the vicinity of the
14a may be provided on the side opposite to the GaAs substrate 1
Or on both sides of the δ-doping layer 14a
Good. However, InYAlXGa1-XYAs layer 14b
Rui InYGa1-YThe As layer is replaced by the δ doping layer 14a
When it is provided on both sides, the total layer thickness should be within 6 atomic layers.
It
【0014】[0014]
【発明の効果】以上説明したように本発明によれば、化
合物半導体基板上に、ノンドープGaAs層、必要に応
じてノンドープInGaAs層、ノンドープAlGaA
s層あるいはノンドープGaAs層を順次積層し、該ノ
ンドープAlGaAs層上にSiドープのAlGaAs
層あるいはGaAs層をこの順に積層し、前記Siドー
プのAlGaAs層あるいはGaAs層の前記ノンドー
プAlGaAs層近傍部分にSiのδドーピング層を形
成した化合物半導体エピタキシャルウェハにおいて、前
記δドーピング層の少なくとも片側の近傍あるいは隣接
した部分に、前記SiドープあるいはノンドープのAl
GaAs層あるいはGaAs層中にInを添加したAl
GaAs層あるいはGaAs層を形成するため、δドー
ピング層からノンドープGaAs層へのSiの熱拡散は
抑制されるので、ノンドープGaAs層の移動度が低下
するのを防ぐことができ、この化合物半導体エピタキシ
ャルウェハを用いてHEMTを製作すると、増幅率gm
の低下を防ぐことができるという優れた効果がある。As described above, according to the present invention, a non-doped GaAs layer, a non-doped InGaAs layer, and a non-doped AlGaA layer, if necessary, are formed on a compound semiconductor substrate.
s layers or non-doped GaAs layers are sequentially stacked, and Si-doped AlGaAs is formed on the non-doped AlGaAs layers.
A compound semiconductor epitaxial wafer in which a Si layer or a GaAs layer is laminated in this order, and a Si δ-doping layer is formed in a portion of the Si-doped AlGaAs layer or GaAs layer in the vicinity of the non-doped AlGaAs layer, in the vicinity of at least one side of the δ-doping layer. Alternatively, in the adjacent portion, the Si-doped or non-doped Al
GaAs layer or Al with In added in the GaAs layer
Since the GaAs layer or the GaAs layer is formed, thermal diffusion of Si from the δ-doped layer to the non-doped GaAs layer is suppressed, so that the mobility of the non-doped GaAs layer can be prevented from lowering. When a HEMT is manufactured using, the amplification factor g m
It has an excellent effect of preventing the decrease of
【図1】本発明にかかる化合物半導体エピタキシャルウ
ェハの一実施例の断面図である。FIG. 1 is a sectional view of an example of a compound semiconductor epitaxial wafer according to the present invention.
【図2】本発明にかかる化合物半導体エピタキシャルウ
ェハの他の実施例の断面図である。FIG. 2 is a sectional view of another embodiment of the compound semiconductor epitaxial wafer according to the present invention.
【図3】HEMTの断面図である。FIG. 3 is a sectional view of a HEMT.
【図4】従来のHEMTの作製に用いた化合物半導体エ
ピタキシャルウェハの断面図である。FIG. 4 is a cross-sectional view of a compound semiconductor epitaxial wafer used for manufacturing a conventional HEMT.
【図5】従来のHEMTの作製に用いた他の化合物半導
体エピタキシャルウェハの断面図である。FIG. 5 is a cross-sectional view of another compound semiconductor epitaxial wafer used for manufacturing a conventional HEMT.
【図6】従来のP−HEMTの作製に用いた化合物半導
体エピタキシャルウェハの断面図である。FIG. 6 is a cross-sectional view of a compound semiconductor epitaxial wafer used for manufacturing a conventional P-HEMT.
11 GaAs基板 12 ノンドープGaAs層 13 ノンドープAlX Ga1-X As層 14 Siドープn−AlX Ga1-X As層 14a δドーピング層 14b InY AlX Ga1-X-Y As層 15 SiドープGaAs層 22 ノンドープInZ Ga1-Z As層11 GaAs substrate 12 Non-doped GaAs layer 13 Non-doped Al X Ga 1-X As layer 14 Si-doped n-Al X Ga 1-X As layer 14a δ-doped layer 14b In Y Al X Ga 1-XY As layer 15 Si-doped GaAs layer 22 Non-doped In Z Ga 1-Z As layer
Claims (3)
As層、必要に応じてノンドープInGaAs層、ノン
ドープAlGaAs層あるいはノンドープGaAs層を
順次積層し、該ノンドープAlGaAs層上にSiドー
プのAlGaAs層あるいはGaAs層をこの順に積層
し、前記SiドープのAlGaAs層あるいはGaAs
層の前記ノンドープAlGaAs層近傍部分にSiのδ
ドーピング層を形成した化合物半導体エピタキシャルウ
ェハにおいて、前記δドーピング層の少なくとも片側の
近傍あるいは隣接した部分に、前記Siドープあるいは
ノンドープのAlGaAs層あるいはGaAs層中にI
nを添加したAlGaAs層あるいはGaAs層を形成
したことを特徴とする化合物半導体エピタキシャルウェ
ハ。1. Non-doped Ga on a compound semiconductor substrate
An As layer and, if necessary, a non-doped InGaAs layer, a non-doped AlGaAs layer or a non-doped GaAs layer are sequentially laminated, and a Si-doped AlGaAs layer or a GaAs layer is laminated in this order on the non-doped AlGaAs layer, and the Si-doped AlGaAs layer or GaAs
Δ of Si in the vicinity of the non-doped AlGaAs layer of the layer
In a compound semiconductor epitaxial wafer having a doping layer formed, at least one side of the δ-doping layer is adjacent to or adjacent to one side of the δ-doping layer in the Si-doped or non-doped AlGaAs layer or GaAs layer.
A compound semiconductor epitaxial wafer having an AlGaAs layer or a GaAs layer added with n.
GaAs層の組成は、InY AlX Ga1-X-Y Asある
いはInY Ga1-Y Asであることを特徴とする請求項
1記載の化合物半導体エピタキシャルウェハ。ここで、 Y0 =(aGaAs−asi)・(aInAs−aGaAs)-1・δa
GaAs 2 /2・1/n として、0.7Y0 ≦Y≦Y0 1.3とする。ただし、
GaAs、InAs、Siの格子定数を、それぞれa
GaAs、aInAs、asiとする。また、δドーピング層のド
ーピング面密度をδ、Inを添加した層の厚さをn原子
層とする。2. The compound semiconductor epitaxial according to claim 1, wherein the composition of the AlGaAs layer or GaAs layer to which In is added is In Y Al X Ga 1-XY As or In Y Ga 1-Y As. Wafer. Here, Y 0 = (a GaAs −a si ) · (a InAs −a GaAs ) −1 · δa
As GaAs 2/2 · 1 / n , and 0.7Y 0 ≦ Y ≦ Y 0 1.3 . However,
The lattice constants of GaAs, InAs, and Si are a
GaAs , a InAs , and a si . Further, the doping surface density of the δ-doped layer is δ, and the thickness of the layer to which In is added is an n-atom layer.
項2記載の化合物半導体エピタキシャルウェハ。3. The compound semiconductor epitaxial wafer according to claim 2, wherein n is 6 or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16802794A JPH0832052A (en) | 1994-07-20 | 1994-07-20 | Compound semiconductor epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16802794A JPH0832052A (en) | 1994-07-20 | 1994-07-20 | Compound semiconductor epitaxial wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832052A true JPH0832052A (en) | 1996-02-02 |
Family
ID=15860465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16802794A Pending JPH0832052A (en) | 1994-07-20 | 1994-07-20 | Compound semiconductor epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832052A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436019B1 (en) * | 2001-12-26 | 2004-06-12 | 광주과학기술원 | Method for manufacturing MSM photodetector using a HEMT structure incorporating a low-temperature-grown compound semiconductor |
| JP2004327959A (en) * | 2003-04-25 | 2004-11-18 | National Cheng Kung Univ | Voltage-adaptive multistage extrinsic transconductance-amplified high electron mobility transistor |
| US9564525B2 (en) | 2015-05-14 | 2017-02-07 | Mitsubishi Electric Corporation | Compound semiconductor device |
-
1994
- 1994-07-20 JP JP16802794A patent/JPH0832052A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436019B1 (en) * | 2001-12-26 | 2004-06-12 | 광주과학기술원 | Method for manufacturing MSM photodetector using a HEMT structure incorporating a low-temperature-grown compound semiconductor |
| JP2004327959A (en) * | 2003-04-25 | 2004-11-18 | National Cheng Kung Univ | Voltage-adaptive multistage extrinsic transconductance-amplified high electron mobility transistor |
| US9564525B2 (en) | 2015-05-14 | 2017-02-07 | Mitsubishi Electric Corporation | Compound semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4912558B2 (en) | Semiconductor structure | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| JP3449116B2 (en) | Semiconductor device | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| JP2000349278A (en) | III-V compound semiconductor crystal | |
| JP3458349B2 (en) | Semiconductor device | |
| US20040169194A1 (en) | Semiconductor device | |
| US8441037B2 (en) | Semiconductor device having a thin film stacked structure | |
| JPH07183494A (en) | Heterojunction FET | |
| JPH081955B2 (en) | Method of manufacturing an inverted modulation-doped heterostructure | |
| JP3667331B2 (en) | HETERO FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND TRANSMITTING / RECEIVING DEVICE EQUIPPED WITH THE SAME | |
| KR102781870B1 (en) | AlGaN/GaN hetero-junction structure of HEMT Device of having multi-strain matching structure | |
| KR102781862B1 (en) | AlGaN/GaN hetero-junction structure of FET & HEMT Device of having 3 dimensional structure | |
| JPH0832052A (en) | Compound semiconductor epitaxial wafer | |
| JP2557373B2 (en) | Compound semiconductor device | |
| US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
| JP2530496B2 (en) | Semiconductor heterostructure and manufacturing method thereof | |
| JPH09237889A (en) | Semiconductor crystal laminated body and semiconductor device using the same | |
| JP2500457B2 (en) | Heterojunction field effect transistor | |
| JP2773782B2 (en) | Compound semiconductor heterojunction structure | |
| JP3505884B2 (en) | Field effect transistor and method of manufacturing the same | |
| KR970004485B1 (en) | Hetero-junction field effect transistor | |
| JPH11345812A (en) | Compound semiconductor epitaxial wafer and compound semiconductor device | |
| JP4907065B2 (en) | COMPOUND SEMICONDUCTOR, MANUFACTURING METHOD THEREOF, AND COMPOUND SEMICONDUCTOR DEVICE |