JPH0832093A - ショットキー・バリヤ・ダイオードの製造方法 - Google Patents
ショットキー・バリヤ・ダイオードの製造方法Info
- Publication number
- JPH0832093A JPH0832093A JP16676994A JP16676994A JPH0832093A JP H0832093 A JPH0832093 A JP H0832093A JP 16676994 A JP16676994 A JP 16676994A JP 16676994 A JP16676994 A JP 16676994A JP H0832093 A JPH0832093 A JP H0832093A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- sbd
- metal
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、特性劣化を生じないショッ
トキー・バリヤ・ダイオードの製造方法を提供すること
にある。 【構成】 半導体基板１の表面に設けた絶縁膜２に開口
部３を形成し、この開口部３を覆うようにショットキー
バリヤを形成する金属層４を被着する。次に、半導体基
板１に熱処理を施してシリサイド層６を形成した後、金
属層４を除去する。 最後に、シリサイド層６上にバッ
ファ層９と電極７をこの順で形成し、ショットキー・バ
リヤ・ダイオードを製造する。本発明によれば、シリサ
イド層６を形成した後、シリサイド化していない金属層
４を除去し、新たにバッファ層９を設けてから電極７を
形成しているので、たとえスパイクが生じても、新たな
バッファ層９には結晶欠陥がなく、スパイクがシリサイ
ド層６内に達することはない。
トキー・バリヤ・ダイオードの製造方法を提供すること
にある。 【構成】 半導体基板１の表面に設けた絶縁膜２に開口
部３を形成し、この開口部３を覆うようにショットキー
バリヤを形成する金属層４を被着する。次に、半導体基
板１に熱処理を施してシリサイド層６を形成した後、金
属層４を除去する。 最後に、シリサイド層６上にバッ
ファ層９と電極７をこの順で形成し、ショットキー・バ
リヤ・ダイオードを製造する。本発明によれば、シリサ
イド層６を形成した後、シリサイド化していない金属層
４を除去し、新たにバッファ層９を設けてから電極７を
形成しているので、たとえスパイクが生じても、新たな
バッファ層９には結晶欠陥がなく、スパイクがシリサイ
ド層６内に達することはない。
Description
【０００１】
【産業上の利用分野】本発明は、ショットキー・バリヤ
・ダイオードの製造方法に関する。
・ダイオードの製造方法に関する。
【０００２】
【従来の技術】ショットキー・バリヤ・ダイオード（Sc
hottky Barrier Diode；以下ＳＢＤという）は、半導体
に所定の金属を接触させたときに、その接触面に形成さ
れるショットキー障壁（バリア）層の整流特性を利用し
たダイオードである。特にＳＢＤは多数キャリア素子な
ので、ＰＮ接合ダイオードに比べ逆方向回復時間が短
く、また順方向電圧も低く電力損失が少ないため高周波
整流に適している。
hottky Barrier Diode；以下ＳＢＤという）は、半導体
に所定の金属を接触させたときに、その接触面に形成さ
れるショットキー障壁（バリア）層の整流特性を利用し
たダイオードである。特にＳＢＤは多数キャリア素子な
ので、ＰＮ接合ダイオードに比べ逆方向回復時間が短
く、また順方向電圧も低く電力損失が少ないため高周波
整流に適している。
【０００３】このような特徴を有するＳＢＤの構造とし
て、金属と半導体との合金層いわゆるシリサイド層と半
導体基板の接触によりショットキーバリヤ層を形成する
ものが知られている。このＳＢＤの従来の製造方法を図
４により説明する。まず、図４（ａ）に示すように、半
導体基板１に酸化膜２を形成し、後のエッチングにより
開口部３を形成する。次に、図４（ｂ）に示すように、
ショットキーバリヤを形成する金属層４及び金属層４が
大気に触れて酸化するのを防止する金属層５をこの順で
開口部３に被着する。次に、図４（ｃ）に示すように、
酸化防止用金属層５除去後、熱処理することにより金属
層４のシリサイド層６を形成する。最後に、図４（ｄ）
に示すように、金属層４に直接ワイヤボンディング用電
極またはバンプ電極等の電極７を形成する。
て、金属と半導体との合金層いわゆるシリサイド層と半
導体基板の接触によりショットキーバリヤ層を形成する
ものが知られている。このＳＢＤの従来の製造方法を図
４により説明する。まず、図４（ａ）に示すように、半
導体基板１に酸化膜２を形成し、後のエッチングにより
開口部３を形成する。次に、図４（ｂ）に示すように、
ショットキーバリヤを形成する金属層４及び金属層４が
大気に触れて酸化するのを防止する金属層５をこの順で
開口部３に被着する。次に、図４（ｃ）に示すように、
酸化防止用金属層５除去後、熱処理することにより金属
層４のシリサイド層６を形成する。最後に、図４（ｄ）
に示すように、金属層４に直接ワイヤボンディング用電
極またはバンプ電極等の電極７を形成する。
【０００４】
【発明が解決しようとする課題】上述の方法で製造され
たＳＢＤでは、シリサイド化していない金属層４を組立
時の熱処理の温度によっては電極７から半導体基板１に
向けて生じるスパイク８に対するバッファ層として利用
している。しかし、シリサイド層６を形成するために熱
処理が施された金属層４では、一部に結晶欠陥を生じる
ためバッファ層としての役割を果たさず、その結果、図
５に示すように、スパイク８がシリサイド層６に内に入
り込み、順方向電圧値がばらついたり、最大逆電流値が
増大したりする等の特性劣化を起こすことがあった。
たＳＢＤでは、シリサイド化していない金属層４を組立
時の熱処理の温度によっては電極７から半導体基板１に
向けて生じるスパイク８に対するバッファ層として利用
している。しかし、シリサイド層６を形成するために熱
処理が施された金属層４では、一部に結晶欠陥を生じる
ためバッファ層としての役割を果たさず、その結果、図
５に示すように、スパイク８がシリサイド層６に内に入
り込み、順方向電圧値がばらついたり、最大逆電流値が
増大したりする等の特性劣化を起こすことがあった。
【０００５】本発明の目的は、特性劣化を生じないＳＢ
Ｄの製造方法を提供することにある。
Ｄの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような構成をとる。すなわち、本発
明のショットキー・バリヤ・ダイオードの製造方法は、
半導体基板の表面に設けた絶縁膜に開口部を形成する工
程と、前記開口部を覆うようにショットキーバリヤを形
成する金属層を被着する工程と、前記半導体基板を熱処
理してシリサイド層を形成した後、金属層を除去する工
程と、前記シリサイド層上にバッファ層と電極をこの順
で形成する工程を具備することを特徴とするものであ
る。
達成するために次のような構成をとる。すなわち、本発
明のショットキー・バリヤ・ダイオードの製造方法は、
半導体基板の表面に設けた絶縁膜に開口部を形成する工
程と、前記開口部を覆うようにショットキーバリヤを形
成する金属層を被着する工程と、前記半導体基板を熱処
理してシリサイド層を形成した後、金属層を除去する工
程と、前記シリサイド層上にバッファ層と電極をこの順
で形成する工程を具備することを特徴とするものであ
る。
【０００７】
【作用及び効果】本発明者は、特性劣化を起こさないＳ
ＢＤの製造方法について種々の実験と検討を加えた結
果、シリサイド層を形成した後、シリサイド化していな
い金属層を除去し、新たにバッファ層を設けてから電極
を形成することにより特性劣化を起こさないＳＢＤを得
られることを見いだした。すなわち、この方法によれ
ば、たとえ電極から半導体基板に向けてスパイクが生じ
ても、新たなバッファ層には結晶欠陥がないので、スパ
イクが延びてシリサイド層内にまで達してしまうのを防
止することができる。
ＢＤの製造方法について種々の実験と検討を加えた結
果、シリサイド層を形成した後、シリサイド化していな
い金属層を除去し、新たにバッファ層を設けてから電極
を形成することにより特性劣化を起こさないＳＢＤを得
られることを見いだした。すなわち、この方法によれ
ば、たとえ電極から半導体基板に向けてスパイクが生じ
ても、新たなバッファ層には結晶欠陥がないので、スパ
イクが延びてシリサイド層内にまで達してしまうのを防
止することができる。
【０００８】
【実施例】以下、本発明の実施例を、図１を参照しつつ
説明する。尚、従来と同一部分や相当部分には同一の符
号を付している。まず、図１（ａ）に示すように、半導
体基板１、例えばＳｉ基板に、熱酸化により酸化膜２を
形成した後、エッチングにより開口部３を形成する。
説明する。尚、従来と同一部分や相当部分には同一の符
号を付している。まず、図１（ａ）に示すように、半導
体基板１、例えばＳｉ基板に、熱酸化により酸化膜２を
形成した後、エッチングにより開口部３を形成する。
【０００９】次に、図１（ｂ）に示すように、ショット
キーバリヤを形成する金属層４、例えばＴｉを、開口部
３にスパッタ法や蒸着法で約３００〜３０００Åの厚さ
に被着する。この金属層４上に従来と同様金属層４が大
気に触れて酸化するのを防止するための金属層５、例え
ばＡｇをさらに被着する。次に、図１（ｃ）に示すよう
に、酸化防止用の金属層５除去して、半導体基板１を窒
素雰囲気中で約６００〜６５０℃で１０〜２０分間熱処
理して金属層４のシリサイド層６を形成した後、シリサ
イド化されずに残った金属層４をＨＦを用いて除去す
る。金属層４は、リン酸・硝酸等のエッチャントまたは
スパッタエッチングを用いて除去してもよい。
キーバリヤを形成する金属層４、例えばＴｉを、開口部
３にスパッタ法や蒸着法で約３００〜３０００Åの厚さ
に被着する。この金属層４上に従来と同様金属層４が大
気に触れて酸化するのを防止するための金属層５、例え
ばＡｇをさらに被着する。次に、図１（ｃ）に示すよう
に、酸化防止用の金属層５除去して、半導体基板１を窒
素雰囲気中で約６００〜６５０℃で１０〜２０分間熱処
理して金属層４のシリサイド層６を形成した後、シリサ
イド化されずに残った金属層４をＨＦを用いて除去す
る。金属層４は、リン酸・硝酸等のエッチャントまたは
スパッタエッチングを用いて除去してもよい。
【００１０】最後に、図１（ｄ）に示すように、シリサ
イド層６上にバッファ層９となる金属、例えばＴｉ、Ｔ
ｉＮを被着した後、ワイヤボンディング電極またはバン
プ電極となる金属、例えばＡｌ、Ａｇ等から成る電極７
を形成する。本実施例では、バッファ層９となる金属と
して、シリサイド層６を形成する際に利用した金属を含
む金属が、シリサイド層６と良好なオーミック接触が得
られるという観点からＴｉやＴｉＮを使用した。しか
し、シリサイド層６と良好なオーミック接触が得られる
金属であれば、どのような金属をバッファ層として使用
しても良い。
イド層６上にバッファ層９となる金属、例えばＴｉ、Ｔ
ｉＮを被着した後、ワイヤボンディング電極またはバン
プ電極となる金属、例えばＡｌ、Ａｇ等から成る電極７
を形成する。本実施例では、バッファ層９となる金属と
して、シリサイド層６を形成する際に利用した金属を含
む金属が、シリサイド層６と良好なオーミック接触が得
られるという観点からＴｉやＴｉＮを使用した。しか
し、シリサイド層６と良好なオーミック接触が得られる
金属であれば、どのような金属をバッファ層として使用
しても良い。
【００１１】本実施例では半導体基板１としてＳｉ基板
について説明したが、ＧａＡｓ等の化化合物半導体基板
を利用したＭＥＳＦＥＴやＨＥＭＴ等のＳＢＤ電極とし
ても利用できる。また、シリサイド層６を形成するため
の金属としてＴｉの他、Ｍｏを使用しても良い。さら
に、本発明のＳＢＤをＴＴＬ（トランジスタ・トランジ
スタ・ロジック）に利用されるＳＢＤに適用しても良
い。
について説明したが、ＧａＡｓ等の化化合物半導体基板
を利用したＭＥＳＦＥＴやＨＥＭＴ等のＳＢＤ電極とし
ても利用できる。また、シリサイド層６を形成するため
の金属としてＴｉの他、Ｍｏを使用しても良い。さら
に、本発明のＳＢＤをＴＴＬ（トランジスタ・トランジ
スタ・ロジック）に利用されるＳＢＤに適用しても良
い。
【００１２】次に、本発明の方法により製造されたＳＢ
Ｄと従来の方法により製造されたＳＢＤの特性比較を行
った実験結果について図２、図３を参考に説明する。図
２は、順方向電流（＝ＩF ）を１ｍＡを流したときの順
方向電圧（ＶF ）のばらつきを示すグラフで（ａ）は本
発明のＳＢＤを、（ｂ）は従来のＳＢＤのものを示して
いる。
Ｄと従来の方法により製造されたＳＢＤの特性比較を行
った実験結果について図２、図３を参考に説明する。図
２は、順方向電流（＝ＩF ）を１ｍＡを流したときの順
方向電圧（ＶF ）のばらつきを示すグラフで（ａ）は本
発明のＳＢＤを、（ｂ）は従来のＳＢＤのものを示して
いる。
【００１３】また、図３は、逆方向電圧（＝ＶR ）を４
５Ｖかけたときの逆方向電流（ＩR）のばらつきを示す
グラフで（ａ）は本発明のＳＢＤを、（ｂ）は従来のＳ
ＢＤのものを示している。本実験から明らかなように本
発明により製造されたＳＢＤは、従来の方法により製造
されたＳＢＤに比較して順方向電圧（ＶF ）のばらつき
が少なく、しかも逆方向電流（ＩR ）の値も低い、特性
の優れたＳＢＤを得ることができる。
５Ｖかけたときの逆方向電流（ＩR）のばらつきを示す
グラフで（ａ）は本発明のＳＢＤを、（ｂ）は従来のＳ
ＢＤのものを示している。本実験から明らかなように本
発明により製造されたＳＢＤは、従来の方法により製造
されたＳＢＤに比較して順方向電圧（ＶF ）のばらつき
が少なく、しかも逆方向電流（ＩR ）の値も低い、特性
の優れたＳＢＤを得ることができる。
【図１】本発明のＳＢＤの製造方法を示す説明図。
【図２】ＩF＝１ｍＡを流したときのＶFのばらつきを示
すグラフ。
すグラフ。
【図３】ＶR＝４５ＶかけたときのＩRのばらつきを示す
グラフ。
グラフ。
【図４】従来のＳＢＤの製造方法を示す説明図。
【図５】従来のＳＢＤを示す概略図。
１ 半導体基板 ２ 酸化膜 ３ 開口部 ４ 金属層 ５ 酸化防止金属層 ６ シリサイド層 ７ 電極 ８ スパイク ９ バッファ層
Claims (2)
- 【請求項１】 半導体基板の表面に設けた絶縁膜に開口
部を形成する工程と、前記開口部を覆うようにショット
キーバリヤを形成する金属層を被着する工程と、前記半
導体基板を熱処理してシリサイド層を形成した後、金属
層を除去する工程と、前記シリサイド層上にバッファ層
と電極をこの順で形成する工程を具備することを特徴と
するショットキー・バリヤ・ダイオードの製造方法。 - 【請求項２】 請求項１記載のショットキー・バリヤ・
ダイオードの製造方法においてバッファ層が金属層と同
一の材料を含む金属であることを特徴とするショットキ
ー・バリヤ・ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16676994A JPH0832093A (ja) | 1994-07-19 | 1994-07-19 | ショットキー・バリヤ・ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16676994A JPH0832093A (ja) | 1994-07-19 | 1994-07-19 | ショットキー・バリヤ・ダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832093A true JPH0832093A (ja) | 1996-02-02 |
Family
ID=15837360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16676994A Pending JPH0832093A (ja) | 1994-07-19 | 1994-07-19 | ショットキー・バリヤ・ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832093A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097476A (zh) * | 2014-05-22 | 2015-11-25 | 英飞凌科技股份有限公司 | 用于处理半导体器件的方法和半导体器件 |
| CN113257893A (zh) * | 2021-04-30 | 2021-08-13 | 北海惠科半导体科技有限公司 | 一种肖特基二极管及其制作方法和芯片 |
| CN113314412A (zh) * | 2021-06-24 | 2021-08-27 | 弘大芯源(深圳)半导体有限公司 | 一种制造肖特基二极管的方法 |
-
1994
- 1994-07-19 JP JP16676994A patent/JPH0832093A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097476A (zh) * | 2014-05-22 | 2015-11-25 | 英飞凌科技股份有限公司 | 用于处理半导体器件的方法和半导体器件 |
| US10665687B2 (en) | 2014-05-22 | 2020-05-26 | Infineon Technologies Ag | Method for processing a semiconductor device and semiconductor device |
| CN113257893A (zh) * | 2021-04-30 | 2021-08-13 | 北海惠科半导体科技有限公司 | 一种肖特基二极管及其制作方法和芯片 |
| CN113314412A (zh) * | 2021-06-24 | 2021-08-27 | 弘大芯源(深圳)半导体有限公司 | 一种制造肖特基二极管的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US20110284876A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH10200161A (ja) | ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| JP4048284B2 (ja) | オーミック電極形成用積層体およびオーミック電極 | |
| JPH0794444A (ja) | オーミック電極の形成方法およびオーミック電極形成用積層体 | |
| JP3120756B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0832093A (ja) | ショットキー・バリヤ・ダイオードの製造方法 | |
| JP2006032457A (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPH0831767A (ja) | 電極構造の製造方法 | |
| JPH0515311B2 (ja) | ||
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| JP2932305B2 (ja) | 半導体装置の製造方法 | |
| JP2917872B2 (ja) | 半導体装置の製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JP7438343B2 (ja) | オーミック合金接触領域シーリング層 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JP2002261044A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JP3439123B2 (ja) | オーミック電極 | |
| JPH04155967A (ja) | 半導体装置の製造方法 | |
| JPS62272571A (ja) | 半導体装置 | |
| JP2567845B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 |