JPH08321140A - 再生信号処理装置およびその位相同期回路 - Google Patents

Abstract

(57)【要約】 【構成】磁気ディスク装置ではスピンドルモータ１１で
磁気ディスク媒体１２を回転させ、磁気ヘッド１３を用
いて磁気ディスク媒体１２に記録されたデータを再生す
る。磁気ヘッド１３で読み出された信号はヘッドアンプ
１４で増幅され、再生信号処理装置１０へ入力される。
再生信号処理装置で処理されたデジタルデータはディス
クコントローラへ出力され、ホストコンピュータ等へ出
力される。再生信号処理装置１０はＡＧＣアンプ１５、
ＬＰＦ１６、等化器１７、ＡＤＣ１８、最尤復号器１
９、ディコーダ２０、ＰＬＬ２１、位相補正器２２、及
び等化誤差検出器２３、とで構成される。 【効果】再生信号処理装置において、再生信号の等化誤
差を最小とするサンプリングタイミングを得ることがで
き、高密度記録時のビットエラーレートを改善できるた
め、磁気ディスク装置の大容量化が可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ転送装置、もしく
はデータ記憶装置の信号受信装置に用いられ、転送デー
タ、もしくは記憶データの受信のためのタイミングクロ
ックを生成するＰＬＬ装置に関する。

【０００２】

【従来の技術】まず、図９を用いて従来の磁気ディスク
装置における再生信号処理装置の基本構成について説明
する。この従来の磁気ディスク装置に用いられる再生信
号処理装置の構成は特開平１-１４３４４７号公報に記
載されているものと基本的に同等である。

【０００３】磁気ディスク装置ではスピンドルモータ１
１で磁気ディスク媒体１２を回転させ、磁気ヘッド１３
を用いて磁気ディスク媒体１２に記録されたデータを再
生する。磁気ヘッド１３で読み出された信号はヘッドア
ンプ１４で増幅され、再生信号処理装置部へ入力され
る。再生信号処理装置部オート ゲーン コントロールア
ンプリファィア（以下、ＡＧＣアンプ）１５、ローバン
ド パス フィルタ（以下、ＬＰＦ）１６、等化器１７、
ＡＤＣ１８、最尤復号器１９、ディコーダ２０、フェー
ズ ロックド ループ（以下、ＰＬＬと略す）２１、で構
成される。ＡＧＣアンプ１５は最尤復号器１９へ入力さ
れる再生等化サンプリングデータの振幅が最尤復号器１
９にとって最適な振幅となるようにヘッドアンプ１４か
ら出力される再生信号の振幅を調整する。ＬＰＦ１６は
ＡＧＣアンプから出力される再生信号の高域雑音を低減
するため、チャネル特性に不必要な高域周波数成分の除
去を行う。等化器１７はＬＰＦ１６から出力される再生
信号がチャネル特性（例えば、パーシャル レスポンス
クラス４等）にマッチするように再生信号の等化処理を
行う。等化器の構成は多数あるが、ここではアナログ信
号をサンプリングしてアナログ電圧のまま波形等化する
アナログ型ＦＩＲ（トランスバーサル）フィルタを用い
ている。このほかにもＡＤＣの後で等化するデジタル型
ＦＩＲフィルタや、スイッチドキャパシタフィルタ等を
用いることもある。また、等化器の特性を適応制御し
て、より等化精度を向上させることもある。ＡＤＣ１８
はＰＬＬ２１から供給されるサンプリングクロック３３
を用いて再生等化信号３１をサンプリングし、デジタル
データ（再生等化サンプリングデータ３２）に変換す
る。この再生等化サンプリングデータ３２は高域雑音除
去、及び等化処理を施されているため、基本的に１，
０，-１、の３値で構成されている。しかし、ＬＰＦ１
６の高域雑音除去能力も完全ではないし、またチャネル
特性に必要な周波数帯の雑音については除去できない。
また、等化器の等化能力も回路上の制限等により完全で
はなく、完全等化は困難である。この理由から、実際に
は再生等化サンプリングデータ３２は１，０，-１、の
３値を中心としてばらつき分布を示す。このような中間
値データから最も確からしい１，０，-１、のデータ列
を見つけだし、１，０、のデジタルデータ列を生成する
のが最尤復号器１９である。最尤復号器１９から出力さ
れるデジタルデータ列は符号化された状態の信号であ
り、このままではホストコンピュータ等で扱うことはで
きない。これは磁気ディスク装置へデータを書き込むと
き、記録密度を向上させるため、また読み出し時の安定
した再生動作を実現するため、に符号化処理を行ってい
るからである。この符号化ルールとして一般に磁気ディ
スク装置では（8,9）グループ コードット リコーディ
ング コード（以下、（8,9)ＧＣＲコードと略す）や、
（1,7）ラン レンス リミテッド コード（以下、（1,7)
ＲＬＬコードと略す）等が用いられている。よって、再
生時にはこの符号化されたデジタルデータ列を復号する
必要があり、この処理を行うのがデコーダ２０である。
そしてデコーダ２０で復号されたデータはホストコンピ
ュータ等が認識できるＮＲＺ信号となりディスクコント
ローラへ出力される。ＰＬＬ２１は再生等化サンプリン
グデータ３２を用いて再生信号のサンプリングタイミン
グを与えるサンプリングクロックを生成する。このよう
に再生信号処理装置が動作することにより、磁気ディス
ク装置に書き込まれたデータを読み出し、再生すること
ができる。

【０００４】次に、図１０を用いて従来のＰＬＬ装置に
ついて説明する。ＰＬＬ２１はフェーズ ディテクタ４
１、ディジタル トウ アナログ コンバータ（以下、Ｄ
ＡＣと略す）４２、ループ フィルタ４３、及びボルテ
ージ コントロールド オッシレータ（以下、ＶＣＯと略
す）４４、で構成される。フェーズ ディテクタ４１
は、ＶＣＯ４４が出力するサンプリングクロック３３を
用いてサンプリング、等化、及びデジタル変換された再
生等化サンプリングデータ３２を用いて、正常なサンプ
リングタイミングからのタイミングずれ量を位相誤差と
して検出する。ＤＡＣ４２は位相誤差検出信号５４をＤ
ＡＣ出力電流５５に変換し、ループ フィルタ４３へ出
力する。ループ フィルタ４３はＤＡＣ出力電流５５を
積分、平滑化してＶＣＯ制御信号５６を生成する。ＶＣ
Ｏ４４はＶＣＯ制御信号５６に従い、その出力信号であ
るサンプリングクロック３３の周波数（位相）を制御す
る。今、サンプリングタイミングが本来のタイミングよ
り進んでいたとすると、フェーズ ディテクタ４１はそ
の進み量を検出し、位相誤差としてＤＡＣ４２へ出力す
る。ＤＡＣ４２はその位相誤差に比例した電流を生成
し、ループ フィルタ４３から引き出す。ループ フィル
タ４３はＤＡＣ出力電流を積分し、ＶＣＯ制御電圧５６
を生成するため、ＶＣＯ制御電圧５６は小さくなる。よ
って、ＶＣＯ４４の出力であるサンプリングクロック３
３の周波数は低くなり、サンプリングタイミングは遅れ
る。逆に、サンプリングタイミングが本来のタイミング
より遅れていたとすると、フェーズ ディテクタ４１は
その遅れ量を検出し、位相誤差としてＤＡＣ４２へ出力
する。ＤＡＣ４２はその位相誤差に比例した電流を生成
し、ループ フィルタ４３へ流し出す。ループ フィルタ
４３はＤＡＣ出力電流を積分し、ＶＣＯ制御電圧５６を
生成するため、ＶＣＯ制御電圧５６は高くなる。よっ
て、ＶＣＯ４４の出力であるサンプリングクロック３３
の周波数は高くなり、サンプリングタイミングは進む。
このように、負帰還制御を行うことにより、ＰＬＬはサ
ンプリングクロックを正常なタイミングに保つことがで
きる。

【０００５】

【発明が解決しようとする課題】上記従来技術で述べた
ＰＬＬ制御方式は、ＰＬＬを構成する各ブロックが理想
的な動作をした場合、問題なくサンプリングクロックを
正常なタイミングに保つことができるが、実際の半導体
素子等を用いて構成した場合、サンプリングクロックを
正常なタイミングに保つことができず、定常的な位相誤
差を持って安定してしまうことがしばしば発生する。こ
の問題について図１１及び１２を用いて、以下、詳細に
述べる。

【０００６】定常位相誤差発生の原因として、フェーズ
ディテクタ４１のサンプリングタイミング誤差検出精
度、ＤＡＣ４２の出力オフセット電流、等が挙げられる
が、実際にはデジタル検出を行うフェーズ ディテクタ
４１のサンプリングタイミング誤差検出精度よりもアナ
ログ変換を行うＤＡＣ４２の出力オフセット電流による
影響の方が大きいことが多いため、ここではＤＡＣ４２
の出力オフセット電流について説明する。図１１はＤＡ
Ｃ４２の入出力特性を示す。横軸はＰＬＬ２１に入力さ
れる再生等化サンプリングデータ３２を用いてフェーズ
ディテクタ４１が検出し、ＤＡＣ４２へ出力するサン
プリングタイミング誤差を示し、縦軸はＤＡＣ４２の出
力電流を示す。理想的な特性は（ａ）の状態であり、サ
ンプリングタイミング誤差が零の時、出力電流も零にな
る。しかし、素子の絶対値ばらつき、及び相対的ばらつ
き、といった製造ばらつき、温度、電源電圧、等の環境
変動に依存して特性が変動する環境依存変動、また、回
路上の問題として出力抵抗の影響による出力バイアス依
存変動、等の影響により、実際には（ｂ）もしくは
（ｃ）のように特性が変動してしまう。ＰＬＬは、実際
にはＤＡＣの出力電流が零となるタイミングで安定にな
るため、理想特性の（ａ）の場合は定常位相誤差零の状
態で同期するが、（ｂ）の場合、定常位相誤差デルタT
だけずれたタイミングで同期する。逆に（ｃ）の場合、
定常位相誤差-デルタTだけずれたタイミングで同期す
る。このように定常位相誤差が存在したときに、再生等
化サンプリングデータがどのようになるかを図１２を用
いて説明する。

【０００７】図１２はＰＬＬの定常位相誤差によるサン
プリングタイミング変動を示しており、図１１の
（ａ），（ｂ），（ｃ）、に対応して、それぞれ、
（ａ）定常位相誤差が無しの場合、（ｂ）定常位相誤差
が正の場合、（ｃ）定常位相誤差が負の場合、となって
いる。まず、（ａ）の場合、サンプリングクロック３３
の定常位相誤差が零であるため、再生等化信号３１の
１，０，-１、のタイミングを正確にサンプリングして
おり、再生等化サンプリングデータ３２には１，０，-
１、のみしか含まれていない。これに対して、（ｂ）の
場合、定常位相誤差が正の値を取っているため、サンプ
リングクロック３３のタイミングが本来のタイミングか
ら進んでおり、再生等化信号３１の１，０，-１、のタ
イミングを正確にサンプリングできず、再生等化サンプ
リングデータ３２は、１，-１ではなく、0.6，1.3，0.
5、等の中間値を取ってしまう。このため、最尤復号を
用いても、正しいデータ列を判定できなくなる可能性が
高くなり、結果として、磁気ディスク装置のＢＥＲを低
下させることになる。同様に（ｃ）の場合も、再生等化
サンプリングデータ３２は、１，-１ではなく、0.6，1.
3，0.5、等の中間値を取ってしまい、磁気ディスク装置
のＢＥＲを低下させることになる。この結果、磁気ディ
スク装置の記録密度を上げることができず、大容量化を
実現できなくなる。

【０００８】一方、実際に磁気ディスク媒体から読み出
した波形が、磁気ヘッド、及び信号処理回路の特性の影
響により非線形特性を持っていた場合（例えば、一つの
再生信号ピークに対して、その左右の波形が対称になっ
ていない、いわゆる左右非対称波形）は、ＰＬＬがサン
プリングクロックのタイミングを定常位相誤差零に制御
するよりも、あえて、ある定常位相誤差を付けるように
制御した方が波形等化がより正しくできることがある。
結果として、磁気ディスク装置のビット エラー レート
（読み出し時のデータ読み出しエラー発生確率、以下、
ＢＥＲと略す）を向上させることができ、より高密度記
録が可能になる。

【０００９】本発明の目的は、ＤＡＣ等の回路起因によ
るＢＥＲ劣化、再生波形の非対称性によるＢＥＲ劣化、
等を改善し、より高密度記録を可能にし、結果として、
磁気ディスク装置の大容量化を実現することにある。

【００１０】

【課題を解決するための手段】データの受信再生を行う
ための再生信号処理装置であって、前記再生信号処理装
置は、前記再生信号処理装置に入力される再生信号の振
幅を信号処理に適した信号振幅に調整するＡＧＣアンプ
と、チャネル特性に不必要な前記再生信号の高域雑音を
除去するＬＰＦと、前記再生信号をチャネル特性に合わ
せた信号に等化する等化器と、前記等化器で等化された
再生等化信号を再生等化デジタルデータに変換するＡＤ
Ｃと、前記再生等化デジタルデータから最も確からしい
データ列を生成する最尤復号器と、ホストコンピュータ
等が認識できるようにＮＲＺ信号に復号するデコーダ
と、前記等化器、前記ＡＤＣ、前記最尤復号器、及び前
記デコーダ、のタイミングクロック（サンプリングクロ
ック）を生成するＰＬＬとに、前記ＰＬＬの定常位相誤
差を調整し、前記タイミングクロックの位相を補正する
位相補正器と、前記ＡＤＣの出力信号である前記再生等
化デジタルデータの等化誤差を検出する等化誤差検出器
とを追加して構成され、前記位相補正器、及び等化誤差
検出器をマイクロプロセッサで制御し、等化誤差が最小
となるように、もしくはＢＥＲが最小となるようにサン
プリングクロックの位相補正制御を行う。

【００１１】

【作用】位相補正器はＰＬＬに作用して、ＰＬＬが生成
するサンプリングクロックの位相を調整することによ
り、再生等化信号のサンプリングタイミングを補正す
る。等化誤差検出器はＡＤＣが出力する再生等化デジタ
ルデータの等化誤差量を検出する。マイクロプロセッサ
はテスト段階、もしくはテストモードで、位相補正器の
位相補正量を変化させ、それぞれの位相補正量に対して
等化誤差がどのように変化するかモニタし、等化誤差量
が最小になる位相補正量を見つける。そして、通常の再
生モード時にはテストモードで検出した最適位相補正量
を位相補正器にセットする。

【００１２】

【実施例】本発明による再生信号処理装置の一実施例を
図１に示す。磁気ディスク装置ではスピンドルモータ１
１で磁気ディスク媒体１２を回転させ、磁気ヘッド１３
を用いて磁気ディスク媒体１２に記録されたデータを再
生する。磁気ヘッド１３で読み出された信号はヘッドア
ンプ１４で増幅され、再生信号処理装置１０へ入力され
る。再生信号処理装置で処理されたデジタルデータはデ
ィスクコントローラへ出力され、ホストコンピュータ等
へ出力される。

【００１３】再生信号処理装置１０はＡＧＣアンプ１
５、ＬＰＦ１６、等化器１７、ＡＤＣ１８、最尤復号器
１９、ディコーダ２０、ＰＬＬ２１、位相補正器２２、
及び等化誤差検出器２３、とで構成される。ＡＧＣアン
プ１５はＡＤＣ１８から出力される再生等化サンプリン
グデータ３２の振幅が、最尤復号器１９に入力するため
に最も適した振幅となるようにヘッドアンプ１４から入
力される再生信号の信号振幅を調整する。ＬＰＦ１６は
ＡＧＣアンプ１５で振幅調整された再生信号のうち、チ
ャネル特性に不必要な高域周波数成分を除去し、再生信
号の高域雑音成分を低減する。等化器１７は再生信号が
チャネル特性に合った再生信号となるように信号周波数
成分を加工し、波形等化を行う。再生信号は等化器１７
で等化され、再生等化信号としてＡＤＣ１８へ入力され
る。ＡＤＣ１８は、ＰＬＬ２１で生成するサンプリング
クロック３３を用いて再生等化信号３１のサンプリング
を行い、再生等化サンプリングデータ３２を生成する。
再生等化サンプリングデータ３２は最尤復号器１９で最
も確からしい（１，０）のデータ列に修正され、ディコ
ーダ２０へ出力される。再生データは書き込み時に符号
化されているため、ディコーダ２０で復号処理され、デ
ィスクコントローラへ転送される。一方、ＰＬＬ２１は
再生等化サンプリングデータ３２からサンプリングタイ
ミングを検出して正常なサンプリングタイミングが得ら
れるようにサンプリングクロック３３の位相を調整す
る。位相補正器２２はマイクロプロセッサからの制御信
号に従い、位相補正信号３４を生成し、ＰＬＬ２１へ入
力し、サンプリングクロック３３の位相を補正する。等
化誤差検出器２３はマイクロプロセッサの指示に従い、
再生等化サンプリングデータ３２の等化誤差（期待値か
らのずれ量）を検出し、マイクロプロセッサ入出力バス
３５を介してマイクロプロセッサへ出力する。マイクロ
プロセッサはマイクロプロセッサ入出力バス３５を介し
て、位相補正器の位相補正量制御、等化誤差検出器の等
化誤差検出指令、及び等化誤差検出結果の収集を行う。

【００１４】次に、ＰＬＬ２１、位相補正器２２、等化
誤差検出器２３、の一実施例について説明する。ＰＬＬ
２１はフェーズ ディテクタ４１、ＤＡＣ４２、ループ
フィルタ４３、及びＶＣＯ４４、とで構成される。ＰＬ
Ｌの基本動作は既に従来技術の中で述べているのでここ
では省略する。位相補正器２２はＤＡＣ４５で構成さ
れ、マイクロプロセッサの制御信号３５に従ってその出
力電流を変化させ、位相補正信号３４としてＰＬＬ２１
へ入力する。等化誤差検出器２３は期待値生成４６、加
算器４７、計算処理４８、及びシーケンサ４９で構成さ
れる。期待値生成４６は再生等化サンプリングデータ３
２から期待値（１，０，-１)を生成する。例えば、再生
等化サンプリングデータ３２が-0.5から+0.5までの範囲
の値であれば期待値０を、+0.5より大きい値であれば期
待値１を、逆に-0.5より小さい値であれば期待値-１を
生成する。次に、加算器４７は再生等化サンプリングデ
ータ３２から期待値生成４６の出力である期待値５１を
引いて、等化誤差５２を生成する。計算処理４８は各サ
ンプリングごとに得られる等化誤差を集計して、実効
値，平均値等に加工し、マイクロプロセッサへ出力す
る。シーケンサ４９はマイクロプロセッサからの制御信
号に従って、計算処理４８の等化誤差の集計タイミング
等を制御する。

【００１５】さらに、図３を用いて、位相補正器２２の
ＰＬＬへの作用について説明する。図３はループ フィ
ルタ４３及び位相補正器２２の作用について示したもの
である。ループ フィルタ４３は容量素子C1，C2、抵抗
素子R1で構成され、ＤＡＣ４２の出力電流５５を積分、
平滑化する。ＤＡＣ４２の出力が電流であるため、ここ
では位相補正器２２も同様なＤＡＣ構成とし、電流出力
が可能にしている。そしてこの位相補正器２２の出力で
ある位相補正信号３４をＤＡＣ４２の出力信号に接続す
る。こうすることによって、ＤＡＣ４２とＤＡＣ４５の
出力電流は加算され、ループ フィルタ４３で積分，平
滑される。このとき、ＤＡＣ４２とＤＡＣ４５の動作基
準電流に相関関係を持たせてもよいし、完全に独立させ
てもよい。

【００１６】図４はループ フィルタ４３を差動構成に
し、差動電圧でＶＣＯを制御する場合の実施例である。
この実施例でも図３と同様に、ＤＡＣ４２の出力信号に
位相補正器２２の位相補正信号３４を接続する。ここで
ＤＡＣ４５も差動出力となっており、位相補正信号３４
の一方の出力端子から補正電流を流し出す場合は、もう
一方の出力端子は同じ値の補正電流を引き出す動作をす
る。同様に、位相補正信号３４の一方の出力端子から補
正電流を引き出す場合は、もう一方の出力端子は同じ値
の補正電流を流し出す動作をする。

【００１７】次に、図５を用いて等化誤差検出器２３の
構成要素である計算処理４８の実施例について説明す
る。（１）は等化誤差の実効値を算出する場合である。
計算処理４８は演算処理部６１と計算処理結果格納レジ
スタ６４で構成される。演算処理部６１はシーケンサ４
９から入力される計算処理制御信号５３によって、演算
を行う期間（タイミング）を与えられる。そして各サン
プリングタイミングごとに入力される等化誤差５２を用
いて、与えられた期間中、自乗和平均を計算する。その
結果は計算処理結果格納レジスタ６４に格納され、その
後、マイクロプロセッサへ転送される。（２）は等化誤
差の平均値を算出する場合である。計算処理４８は演算
処理部６１と計算処理結果格納レジスタ６４で構成され
る。演算処理部６１はシーケンサ４９から入力される計
算処理制御信号５３によって、演算を行う期間（タイミ
ング）を与えられる。そして各サンプリングタイミング
ごとに入力される等化誤差５２を用いて、与えられた期
間中、平均値を計算する。その結果は計算処理結果格納
レジスタ６４に格納され、その後、マイクロプロセッサ
へ転送される。

【００１８】図６は計算処理ブロックの別の実施例につ
いて示したものである。計算処理４８は演算処理部６１
と計算処理結果格納レジスタ６４で構成され、更に、演
算処理部６１は絶対値大小判定６２とカウンタ６３で構
成される。演算処理部６１はシーケンサ４９から入力さ
れる計算処理制御信号５３によって、演算を行う期間
（タイミング）を与えられる。そして各サンプリングタ
イミングごとに入力される等化誤差５２を用いて、与え
られた期間中、マイクロプロセッサによってセットされ
た許容等化誤差ＶＥとの絶対値大小比較を行う。そし
て、等化誤差の絶対値が許容等化誤差ＶＥより大きかっ
た場合、カウンタイネーブル信号７１を出力し、カウン
タの値を＋１する。その結果は計算処理結果格納レジス
タ６４に格納され、その後、マイクロプロセッサへ転送
される。

【００１９】次に図７を用いて位相補正動作のタイミン
グについて説明する。この位相補正動作は、ドライブ組
立時のドライブ調整段階、もしくはドライブ完成後の電
源立ち上げ時、または電源投入後でマイクロプロセッサ
がテストを行うことを判断した場合、等に行われる。ま
ず、マイクロプロセッサが位相補正器２２に位相補正量
をマイクロプロセッサ入出力バス３５を介して設定す
る。位相補正器２２はこの制御信号により一定のバイア
ス電流をＰＬＬ２１のループ フィルタ４３へ出力す
る。次に、マイクロプロセッサがテスト用にリードゲー
トを上げることをディスクコントローラに指令する。こ
のテスト用のリードゲートにより、磁気ディスク装置か
らデータが読み出される。通常のデータ再生時と同様
に、再生信号の信号処理が行われるが、位相補正信号３
４として出力されるバイアス電流により、ＶＣＯ４４の
出力するサンプリングクロック３３の位相はその分だけ
シフトしている。この状態でシーケンサ４９から計算処
理制御信号５３が一定期間出力され、計算処理４８が等
化誤差の演算処理を行い、その結果を計算処理結果格納
レジスタ６４に格納する。計算処理制御信号５３がネゲ
ートされるとマイクロプロセッサが計算処理結果格納レ
ジスタ６４に格納されている演算処理結果を読み出す。
これである位相補正量を設定した場合の等化誤差が得ら
れる。この一連の動作を位相補正量を切り替えながら繰
り返すことにより、位相補正量と等化誤差の相関関係が
得られる。さらにこの相関関係について図８を用いて説
明する。

【００２０】図８は位相補正用ＤＡＣ入出力特性と、等
化誤差もしくはＢＥＲの位相補正用ＤＡＣ依存性につい
て示したものである。（１）は位相補正用ＤＡＣ入出力
特性を示しており、横軸はマイクロプロセッサからマイ
クロプロセッサ入出力バス３５を介して入力される位相
補正用ＤＡＣ入力デジタル信号であり、縦軸はＤＡＣ４
５の出力である位相補正用ＤＡＣ出力電流３４である。
ＤＡＣ４５の位相補正用ＤＡＣ出力電流３４はマイクロ
プロセッサから入力される位相補正用ＤＡＣ入力デジタ
ル信号に比例して、電流の流し出し、もしくは引き出し
を行う。よって、ＰＬＬ２１のＤＡＣ４２の特性が図１
１の（ｂ）の場合には、位相補正用ＤＡＣ４５は+デル
タIの電流を流し出せば、ＤＡＣ４２のオフセット電流
を相殺することができる。同様に、ＰＬＬ２１のＤＡＣ
４２の特性が図１１の（ｃ）の場合には、位相補正用Ｄ
ＡＣ４５は-デルタIの電流を流し出せば、ＤＡＣ４２の
オフセット電流を相殺することができる。（２）はマイ
クロプロセッサがマイクロプロセッサ入出力バス３５を
介してＤＡＣ４５の位相補正電流を切り替えていった場
合の再生等化サンプリングデータの等化誤差を示してい
る。ＰＬＬ２１のＤＡＣ４２の特性が図１１の（ｂ）の
場合には、位相補正用ＤＡＣ４５は+デルタIの電流を流
し出したとき等化誤差が最も小さくなりそれ以外の設定
時には徐々に等化誤差が大きくなる。同様にＰＬＬ２１
のＤＡＣ４２の特性が図１１の（ｃ）の場合には、位相
補正用ＤＡＣ４５は-デルタIの電流を流し出したとき等
化誤差が最も小さくなりそれ以外の設定時には徐々に等
化誤差が大きくなる。

【００２１】このように、位相補正器と等化誤差検出器
を備えることにより、再生信号処理装置の信号等化能力
を最大限に引き出すことができる。

【００２２】

【発明の効果】本発明によれば、再生信号処理装置にお
いて、再生信号の等化誤差を最小とするサンプリングタ
イミングを得ることができ、高密度記録時のビットエラ
ーレートを改善できるため、磁気ディスク装置の大容量
化が可能になる。

【図面の簡単な説明】

【図１】磁気ディスク装置用再生信号処理装置の一実施
例のブロック図。

【図２】PLL，位相補正器，等化誤差検出器の一実施例
のブロック図。

【図３】ループ フィルタ及び位相補正器の一実施例の
回路図。

【図４】ループ フィルタ及び位相補正器の第二の実施
例の回路図。

【図５】計算処理ブロックの一実施例の説明図。

【図６】計算処理ブロックの第二の実施例の説明図。

【図７】位相補正動作のタイミングチャート。

【図８】位相補正用DAC入出力特性と、等化誤差もしく
はビット エラー レートの位相補正用DAC依存性の説明
図。

【図９】従来の磁気ディスク装置用再生信号処理装置の
ブロック図。

【図１０】従来のＰＬＬの説明図。

【図１１】ＰＬＬに用いるDACの入出力伝達特性図。

【図１２】PLLの定常位相誤差による再生等化サンプリ
ングデータ変動の説明図。

【符号の説明】

１０…再生信号処理装置、１１…スピンドルモータ、１
２…磁気ディスク媒体、１３…磁気ヘッド、１４…ヘッ
ドアンプ、１５…ＡＧＣアンプ、１６…ＬＰＦ、１７…
等化器、１８…ＡＤＣ、１９…最尤復号器、２０…ディ
コーダ、２１…ＰＬＬ、２２…位相補正器、２３…等化
誤差検出器、３１…再生等化信号、３２…再生等化サン
プリングデータ、３３…サンプリングクロック、３４…
位相補正信号、３５…マイクロプロセッサ入出力バス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 国夫 神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内 (72)発明者 奈良 孝 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内

Claims (3)

【特許請求の範囲】
1. 【請求項１】データの受信再生のための再生信号処理装
   置において、 最尤復号器への入力デジタル信号の振幅が最適な振幅値
   となるように磁気ディスク装置から読み出された再生信
   号の振幅を調整するオートゲインコントロールアンプ
   と、前記オートゲインコントロールアンプの出力信号か
   ら高域雑音を除去するローバンドパスフィルタと、前記
   ローバンドパスフィルタの出力信号を伝送路特性に合致
   した信号に等化する等化器と、前記等化器の出力信号を
   前記入力デジタル信号に変換するアナログ／デジタル変
   換器と、前記アナログ／デジタル変換器の出力である前
   記入力デジタル信号から最も確からしいデジタルデータ
   列を生成する前記最尤復号器と、前記最尤復号器から出
   力される前記デジタルデータ列の復号を行う復号器と、
   前記入力デジタル信号を用いて、磁気ディスク装置から
   読み出された前記再生信号のサンプリングタイミングを
   与えるサンプリングクロックを生成する位相同期回路
   と、で構成され、前記再生信号処理装置は、前記位相同
   期回路の生成する前記サンプリングクロックのタイミン
   グ位相を補正する手段と、前記入力デジタル信号の等化
   誤差量を検出する手段とを具備し、マイクロプロセッサ
   を用いて、前記等化誤差量が最小となる前記サンプリン
   グクロックのタイミング位相補正量を検出し、設定する
   ことを特徴とする再生信号処理装置。
2. 【請求項２】データの受信再生のための再生信号処理装
   置において、 前記再生信号処理装置は、最尤復号器への入力デジタル
   信号の振幅が最適な振幅値となるように磁気ディスク装
   置から読み出された再生信号の振幅を調整するオートゲ
   インコントロールアンプと、前記オートゲインコントロ
   ールアンプの出力信号から高域雑音を除去するローバン
   ドパスフィルタと、前記ローバンドパスフィルタの出力
   信号を伝送路特性に合致した信号に等化する等化器と、
   前記等化器の出力信号を前記入力デジタル信号に変換す
   るアナログ／デジタル変換器と、前記アナログ／デジタ
   ル変換器の出力である前記入力デジタル信号から最も確
   からしいデジタルデータ列を生成する前記最尤復号器
   と、前記最尤復号器から出力される前記デジタルデータ
   列の復号を行う復号器と、前記入力デジタル信号を用い
   て、磁気ディスク装置から読み出された前記再生信号の
   サンプリングタイミングを与えるサンプリングクロック
   を生成する位相同期回路と、で構成され、前記再生信号
   処理装置は、前記位相同期回路の生成する前記サンプリ
   ングクロックのタイミング位相を補正する手段と、前記
   復号器から出力される復号データを用いてビットエラー
   レートを算出する手段とを具備し、マイクロプロセッサ
   を用いて、前記ビットエラーレートが最小となる前記サ
   ンプリングクロックのタイミング位相補正量を検出し、
   設定することを特徴とする再生信号処理装置。
3. 【請求項３】データの受信再生のための再生信号処理装
   置に用いる位相同期回路であって、前記位相同期回路
   は、その出力である前記サンプリングクロックの周波数
   及び位相を入力制御電圧に応じて変化させる電圧制御発
   振器と、前記電圧制御発振器の出力である前記サンプリ
   ングクロックのタイミング誤差量を検出し、該タイミン
   グ誤差量の検出結果をアナログ量に変換し、出力する、
   タイミング誤差検出器と、前記タイミング誤差検出器の
   出力を積分、平滑し、前記電圧制御発振器の入力制御電
   圧を生成するループフィルタと、で構成され、前記位相
   補正器の位相補正量をアナログ量に変換し、前記タイミ
   ング誤差検出器の出力と加算して、前記ループフィルタ
   へ出力することを特徴とする再生信号処理装置用位相同
   期回路。