JPH0982029A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】等化再生信号の等化誤差量もしくはＢＥＲを最
小とする再生装置を提供できる。 【構成】可変利得増幅器は入力信号を増幅し、フィルタ
は増幅信号を所定の透過特性で出力する。等化器は、フ
ィルタ出力信号を所定特性で等化出力し、変換器は、等
化信号をアナログ・デジタル変換する。また、最尤復号
器は、変換器の出力信号から、最も確からしい信号列を
生成出力し、デコーダは、前記信号列のデコードを行
う。さらに、利得増幅器制御回路は、可変利得増幅器の
制御信号を生成する。等化誤差検出手段は、等化再生信
号の等化誤差量を検出し、振幅補正手段は、等化再生信
号の振幅を補正するため、可変利得増幅器制御回路に信
号を与える。制御回路は、等化誤差量を最小にするよう
に振幅補正手段に指示信号を与える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、与えられた信号を増幅
制御して等化し、さらに最尤復号してデコードする信号
処理装置において、等化誤差量やビット読み出し誤り率
を調整可能な装置に係り、特に、振幅補正器を備え、デ
ィスク装置に適用して好適な信号処理装置に関する。

【０００２】

【従来の技術】まず、図１２を参照して、従来の磁気デ
ィスク装置における再生信号処理装置の基本構成につい
て説明する。

【０００３】この図に示した、磁気ディスク装置に用い
られる、従来の再生信号処理装置の構成は、特開平１-
１４３４４７号公報に記載されているものと、基本的に
同じである。

【０００４】磁気ディスク装置は、スピンドルモータ１
１で磁気ディスク媒体１２を回転させ、磁気ヘッド１３
を使用して、磁気ディスク媒体１２に記録されたデータ
を再生するように動作する。

【０００５】まず、磁気ヘッド１３で読み出された信号
は、ヘッドアンプ１４で増幅され、再生信号処理装置へ
入力される。

【０００６】再生信号処理装置は、「Variable Gain Am
plifier（可変利得増幅器）」（以下、「ＶＧＡ」と略
す）１５と、「Low Band Pass Filter（ローバンドパス
フィルタ）」（以下、「ＬＰＦ」と略す）１６と、所定
の等化特性を有する等化器１７と、「Analog to Digita
l Convertor（アナログデジタル変換器）」（以下、
「ＡＤＣ」と略す）１８と、最尤推定を行なう最尤復号
器１９と、ディスクコントローラに送るようにデータの
デコードを行なうデコーダ２０と、クロックの供給機能
を有する「Phase Locked Loop（フェーズロックドルー
プ）」（以下、ＰＬＬと略す）２１と、ＶＧＡ制御２４
とを有して構成される。

【０００７】ＶＧＡ制御２４は、ＶＧＡ制御が、いわゆ
るアナログ制御ループで動作する場合には、ＬＰＦ１６
の出力であるＬＰＦ出力再生信号３７と予めＶＧＡ制御
２４にセットされた設定振幅との振幅比較を行い、ＬＰ
Ｆ出力再生信号３７が、ＶＧＡ制御２４にセットされた
設定振幅と等しくなるように、ＶＧＡ１５の利得を制御
するＶＧＡ制御電圧５６を生成する機能を有する。

【０００８】この結果、ヘッドアンプ１４から出力され
る再生信号３６は、ＬＰＦ出力再生信号３７の振幅が、
ＶＧＡ制御２４に予めセットされた設定振幅と等しくな
るように、ＶＧＡ１５で振幅制御される。また、ＶＧＡ
制御が、いわゆるデジタル制御ループで動作する場合に
は、最尤復号器１９へ入力される再生等化サンプリング
データ３２の振幅と、最尤復号器１９が推定する最適な
振幅との振幅比較を行い、再生等化サンプリングデータ
３２の振幅が、最尤復号器１９が推定する最適な振幅と
等しくなるように、ＶＧＡ１５の利得を制御するＶＧＡ
制御電圧５６を生成する。

【０００９】この結果、ヘッドアンプ１４から出力され
る再生信号３６は、再生等化サンプリングデータ３２の
振幅が、最尤復号器１９が推定する最適な振幅と等しく
なるように、ＶＧＡ１５で制御される。ＬＰＦ１６は、
ＶＧＡ１５から出力される再生信号の高域雑音を低減す
るため、チャネル特性に不必要な高域周波数成分の除去
を行い、ＬＰＦ出力再生信号３７を出力する。

【００１０】等化器１７は、ＬＰＦ１６から出力される
再生信号がチャネル特性（例えば、「Partial Response
class 4（パーシャルレスポンスクラス４）」、以下
「ＰＲ４」と略す、等）に整合するように、再生信号の
等化処理を行う。等化器の構成は、多数提案されている
が、ここでは、アナログ信号をサンプリングして、アナ
ログ電圧のまま波形等化処理を行う「アナログ型Finite
Impulse Response」の（以下、「ＦＩＲ」と略す）フ
ィルタを採用する。このタイプのフィルタは、一般に、
「トランスバーサルフィルタ」とも呼ばれる。

【００１１】この他に、デジタル型ＦＩＲフィルタや、
スイッチドキャパシタフィルタ等を用いることもある。

【００１２】また、等化器の特性（タップ係数等であ
る）を適応制御することによって、より等化精度を向上
させることも提案されている。ＡＤＣ１８は、ＰＬＬ２
１から供給されるサンプリングクロック３３を用いて、
等化再生信号３１をサンプリングし、デジタルデータ
（等化再生サンプリングデータ３２）に変換する。この
等化再生サンプリングデータ３２は、高域雑音除去、等
化処理が施されているため、基本的に「１、０、-１」
の３値のデータとなる。

【００１３】しかし、ＬＰＦ１６の高域雑音除去能力
は、完全なものではなく、また、チャネル特性に必要な
周波数帯の雑音を除去することはできない。また、等化
器１７の等化能力も、回路規模上の制限等により完全な
構成を実現できず、完全等化、即ち、完璧に所望の等化
特性となるよう信号の等化を行なうことは困難である。

【００１４】以上述べた理由から、実際には、等化再生
サンプリングデータ３２は「１、０、-１」の３値を中
心として、その分布は、ばらつきを示す。このような、
ばらつきをもつデータから、最も確からしい「１、０、
-１」のデータ列を見つけ出し、「１、０」のデジタル
信号列を生成するのが最尤復号器１９である。最尤復号
器１９から出力されるデジタル信号列は、符号化された
状態の信号であり、このままではホストコンピュータ等
で扱うことはできない。

【００１５】これは磁気ディスク媒体にデータを書き込
む際、記録密度の向上を図るため、また、読み出し時の
安定した再生信号処理動作を実現するために、符号化処
理を行っているからである。この符号化処理のルールと
して、一般に、磁気ディスク装置では「（8,9）Group c
oded recording Code」（以下、「（8,9)ＧＣＲコー
ド」と略す）や、「（1,7）Run Length Limited Code」
（以下、「（1,7)ＲＬＬコード」と略す）等が採用され
ている。

【００１６】よって、再生時には、この符号化処理され
たデジタルデータ列を復号する必要があり、この処理を
行うのが、デコーダ２０である。そして、デコーダ２０
によって復号されたデータは、ホストコンピュータ等が
認識できる「ＮＲＺ信号」となり、ディスクコントロー
ラを介してホストコンピュータ等に出力される。ＰＬＬ
２１は、等化再生サンプリングデータ３２を用いて、再
生信号のサンプリングタイミングを与えるサンプリング
クロック３３を生成する機能を有する。

【００１７】以上、述べたように、再生信号処理装置が
動作することにより、磁気ディスク媒体に書き込まれた
データを読み出し、再生することができる。

【００１８】次に、図１３を参照して、従来のＶＧＡ、
ＶＧＡ制御装置、および、その動作タイミングについて
説明する。図１３（ａ）は、従来のＶＧＡ、ＶＧＡ制御
装置の構成図であり、図１３（ｂ）は、従来のＶＧＡ、
ＶＧＡ制御装置の動作タイミングの説明図である。

【００１９】まず、図１３（ａ）を参照して、従来のＶ
ＧＡ、ＶＧＡ制御装置の構成について説明する。ＶＧＡ
制御２４は、アナログ振幅誤差検出器８１と、チャージ
ポンプ８２と、デジタル振幅誤差検出器４１と、「Digi
tal to Analog Convertor（デジタル ツー アナログ
コンバータ）」（以下、「ＤＡＣ」と略す）４２と、
ループフィルタ４３とを、有して構成される。

【００２０】ＶＧＡ１５が、アナログ制御ループで制御
される場合は、アナログ振幅誤差検出器８１、チャージ
ポンプ８２、および、ループフィルタ４３を含むループ
が働く。具体的には、アナログ振幅誤差検出器８１は、
ＬＰＦ１６の出力であるＬＰＦ出力再生信号３７の振幅
と、ＶＧＡ制御２４に予めセットされた設定振幅との振
幅比較を行い、両者の振幅誤差を検出し、さらに、チャ
ージポンプ８２は、アナログ振幅誤差検出器８１が検出
した前記振幅誤差に対応するアナログ振幅誤差検出信号
５７を、チャージポンプ出力電流５５に変換し、ループ
フィルタ４３へ出力する。このとき、アナログ制御ルー
プが働いているため、デジタル振幅誤差検出器４１とＤ
ＡＣ４２は、動作しない。

【００２１】逆に、ＶＧＡ１５が、デジタル制御ループ
で制御される場合は、デジタル振幅誤差検出器４１、Ｄ
ＡＣ４２、および、ループフィルタ４３を含むループが
働く。具体的には、デジタル振幅誤差検出器４１は、最
尤復号器１９へ入力される等化再生サンプリングデータ
３２の振幅と、最尤復号器１９が推定する最適な振幅と
の振幅比較を行い、両者の振幅誤差を検出し、さらに、
ＤＡＣ４２は、デジタル振幅誤差検出器４１で検出され
た、前記振幅誤差に対応するデジタル振幅誤差検出信号
５４を、チャージポンプ出力電流５５に変換し、ループ
フィルタ４３へ出力する。このとき、デジタル制御ルー
プが働いているため、アナログ振幅誤差検出器８１とチ
ャージポンプ８２は動作しない。

【００２２】ループフィルタ４３は、チャージポンプ出
力電流５５を積分し、ＶＧＡ制御電圧５６を生成する。
ＶＧＡ１５は、ＶＧＡ制御電圧５６に従い、ＶＧＡ１５
へ入力される再生信号３６の振幅増幅を行う。ここで、
ＶＧＡ１５がアナログ制御ループで動作していた場合、
ＬＰＦ１６の出力であるＬＰＦ出力再生信号３７の振幅
が、ＶＧＡ制御２４に予めセットされた設定振幅より大
きかったとすると、アナログ振幅誤差検出器８１は、そ
の誤差量を検出し、その正の検出誤差量をチャージポン
プ８２へ出力する。

【００２３】チャージポンプ８２は、アナログ振幅誤差
検出器８１から出力されるアナログ振幅誤差検出信号５
７の振幅誤差量に比例した電流を生成し、ループフィル
タ４３から対応する電流量を引き出す。

【００２４】ループフィルタ４３は、チャージポンプ出
力電流５５を積分し、ＶＧＡ制御電圧５６を生成するた
め、ＶＧＡ制御電圧５６は小さくなり、ＶＧＡ１５の利
得も小さくなって、等化再生サンプリングデータ３２の
振幅は小さくなる。逆に、ＬＰＦ１６の出力であるＬＰ
Ｆ出力再生信号３７の振幅が、ＶＧＡ制御２４に予めセ
ットされた設定振幅より、小さかったとすると、アナロ
グ振幅誤差検出器８１はその誤差量を検出し、その負の
検出誤差量をチャージポンプ８２へ出力する。

【００２５】チャージポンプ８２は、アナログ振幅誤差
検出器８１から出力されるアナログ振幅誤差検出信号５
７の振幅誤差量に比例した電流を生成し、ループフィル
タ４３へ流す。ループフィルタ４３は、チャージポンプ
出力電流５５を積分し、ＶＧＡ制御電圧５６を生成する
ため、ＶＧＡ制御電圧５６は大きくなり、ＶＧＡ１５の
利得も大きくなって、等化再生サンプリングデータ３２
の振幅は、大きくなる。

【００２６】一方、ＶＧＡ１５が、デジタル制御ループ
で動作していた場合、最尤復号器１９へ入力される等化
再生サンプリングデータ３２の振幅が、最尤復号器１９
が推定する最適な振幅より大きかったとすると、デジタ
ル振幅誤差検出器４１は、等化再生サンプリングデータ
３２の振幅値から、最尤復号器１９が推定する最適な振
幅値を引いた正の振幅誤差量を検出し、ＤＡＣ４２へ出
力する。ＤＡＣ４２は、デジタル振幅誤差検出器４１か
ら出力されるデジタル振幅誤差検出信号５４の振幅誤差
量に比例した電流を生成し、ループフィルタ４３から引
き出す。

【００２７】ループフィルタ４３は、チャージポンプ出
力電流５５を積分し、ＶＧＡ制御電圧５６を生成するた
め、ＶＧＡ制御電圧５６は小さくなり、ＶＧＡ１５の利
得も小さくなって、等化再生サンプリングデータ３２の
振幅は、小さくなる。逆に、最尤復号器１９へ入力され
る等化再生サンプリングデータ３２の振幅が、最尤復号
器１９が推定する最適な振幅より小さかったとすると、
デジタル振幅誤差検出器４１は、等化再生サンプリング
データ３２の振幅値から、最尤復号器１９が推定する最
適な振幅値を引いた負の振幅誤差量を検出し、ＤＡＣ４
２へ出力する。

【００２８】ＤＡＣ４２はデジタル振幅誤差検出器４１
から出力されるデジタル振幅誤差検出信号５４の振幅誤
差量に比例した電流を生成し、ループフィルタ４３へ流
し出す。ループフィルタ４３は、チャージポンプ出力電
流５５を積分して、ＶＧＡ制御電圧５６を生成するた
め、ＶＧＡ制御電圧５６は大きくなり、ＶＧＡ１５の利
得も大きくなって、等化再生サンプリングデータ３２の
振幅は、大きくなる。

【００２９】このように、ＶＧＡ制御２４とＶＧＡ１５
とで構成されるＶＧＡ制御ループが、ＬＰＦ出力再生信
号３７、および、等化再生サンプリングデータ３２の振
幅値に対して、負帰還制御ループとして機能することに
より、ＶＧＡ１５がアナログ制御ループで動作していた
場合、ＬＰＦ出力再生信号３７の振幅を、ＶＧＡ制御２
４に予めセットされた設定振幅値に、また、ＶＧＡ１５
がデジタル制御ループで動作していた場合、等化再生サ
ンプリングデータ３２の振幅値を、最尤復号器１９が推
定する最適な振幅値に、夫々、一致させることができ
る。

【００３０】次に、図１３（ｂ）を参照して、アナログ
制御ループとデジタル制御ループとの切り替えタイミン
グについて説明する。ここで、「トラック」は、磁気デ
ィスク媒体上でのユーザデータを格納している領域であ
る。ユーザデータ領域の先頭には、再生信号処理装置が
データ再生のために必要な、振幅および位相同期を行う
「シンク(sync)フィールド」が存在する。

【００３１】さらに、「シンク(sync)フィールド」の前
には、セクタ情報を格納した「ＩＤフィールド」、また
は、別セクタとの境界として機能する「ギャップ(ga
p)」が存在する。まず、ディスクコントローラは、シン
クフィールドでリードゲート(Read Gate)信号をアサー
トする。ＶＧＡ制御は、リードゲートがアサートされ、
ＰＬＬ２１が位相同期を完了し、正しいサンプリングタ
イミングで、等化再生信号３１がサンプリングされ、正
常な等化再生サンプリングデータ３２が得られるまで、
アナログ制御ループを使用して動作し、それ以降、デジ
タル制御ループへと、制御ループが切り替わる。

【００３２】そして、アナログ制御ループ用に、ＶＧＡ
制御２４に予めセットする設定振幅値を、等化再生サン
プリングデータ３２の振幅値が最尤復号器１９の推定す
る最適な振幅値と一致するように調整しておけば、アナ
ログ制御ループの動作中に、等化再生サンプリングデー
タ３２の振幅を、最尤復号器１９が推定する最適な振幅
値に、一致させることができる。

【００３３】そのため、再生信号への位相同期完了後
に、デジタル制御ループへと制御ループが切り替わった
とき、既に等化再生サンプリングデータ３２の振幅値
が、最尤復号器１９が推定する最適な振幅値と一致して
いることになる。よって、デジタル制御ループ動作時の
等化再生サンプリングデータの、いわゆる振幅引き込み
時間が短縮できる。

【００３４】

【発明が解決しようとする課題】さて、従来の技術で述
べたＶＧＡ制御方式は、ＶＧＡループを構成する各ブロ
ックが、理想的な動作をした場合、問題なく等化再生サ
ンプリングデータ３２の振幅値を、最尤復号器１９が推
定する最適な振幅値に保つことができるが、実際の半導
体素子等を用いて回路構成を行なった場合、等化再生サ
ンプリングデータ３２の振幅値を、最尤復号器１９が推
定する最適な振幅値に保つことができず、期待値からの
所定量のずれを有して、いわば定常的な振幅誤差を持っ
て、制御系が安定してしまうことがしばしば発生する。
この問題について、図１４、１５を参照して説明する。

【００３５】定常的な振幅誤差発生の原因として、デジ
タル振幅誤差検出器４１の振幅誤差検出精度、ＤＡＣ４
２の出力オフセット電流等が挙げられるが、実際には、
デジタル検出を行うデジタル振幅誤差検出器４１の振幅
誤差検出精度よりも、デジタル／アナログ変換を行うＤ
ＡＣ４２の出力オフセット電流による影響の方が大きい
ことが多いため、ここではＤＡＣ４２の出力オフセット
電流が存在する場合について説明する。

【００３６】図１４は、ＤＡＣ４２の入出力特性を示す
説明図である。横軸は、ＶＧＡ制御２４に入力される等
化再生サンプリングデータ３２を用いて、デジタル振幅
誤差検出器４１が振幅誤差を検出し、ＤＡＣ４２へ出力
する振幅誤差量を示し、縦軸は、ＤＡＣ４２の出力電流
を示す。理想的な特性は、（ａ）の状態であり、振幅誤
差量が「０」の時、出力電流も「０」になる。

【００３７】しかしながら、電子素子の特性の絶対ばら
つきや相対的ばらつきといった、製造ばらつき、温度、
電源電圧等の環境変動に依存して、素子特性が変動する
環境依存変動、さらには、回路上の問題として、出力抵
抗の影響による出力バイアス依存変動等の影響により、
実際には、（ｂ）または（ｃ）に示すように、ＤＡＣの
入出力特性が変動し、理想のものからずれてしまう。

【００３８】ＶＧＡ制御ループは、実際には、ＤＡＣの
出力電流が０」となる振幅誤差量で安定になるため、理
想特性を示す（ａ）の場合には、定常振幅誤差量が
「０」の状態で同期するが、（ｂ）に示す場合、定常振
幅誤差「ΔV」だけずれたタイミングで同期する。逆
に、（ｃ）に示す場合、定常位相誤差「-ΔV」だけずれ
たタイミングで同期する。このように、定常振幅誤差が
存在したときに、等化再生サンプリングデータが、どの
ようになるかを、図１５を参照して説明する。

【００３９】図１５は、ＰＬＬの定常振幅誤差による振
幅変動を示しており、図１４の（ａ）、（ｂ）、（ｃ）
に対応して、夫々、図１５（ａ）は、定常振幅誤差が無
しの場合、図１５（ｂ）は、定常振幅誤差が正の場合、
図１５（ｃ）は、定常振幅誤差が負の場合となってい
る。

【００４０】なお、黒線はアナログ信号データを示し、
白丸は、サンプリング点を示す。

【００４１】まず、図１５（ａ）の場合、振幅誤差が
「０」であるため、サンプリングクロック３３に同期し
てサンプリングされた、等化再生サンプリングデータ３
２は、期待値「１、-１」に対して、正確に「１、-１」
をとることができる。

【００４２】これに対して、図１５（ｂ）の場合、定常
振幅誤差が正の値となっているため、サンプリングクロ
ック３３に同期してサンプリングされた、等化再生サン
プリングデータ３２は、期待値「１、-１」に対して、
「1.3、-1.3」と大きな値をとってしまう。このため、
最尤復号器１９を使用しても、最尤復号器１９が推定す
る振幅値からずれた値が入力されるため、正しいデータ
列を判定できなくなる可能性が高くなり、結果として、
磁気ディスク装置の「Bit Error Rate」（読み出し時の
データ読み出しエラー発生率、以下、「ＢＥＲ」と略
す）を低下させることになる。

【００４３】同様に、図１５（ｃ）に示す場合も、等化
再生サンプリングデータ３２は、「１、-１」ではな
く、「0.7、-0.7」と小さな値をとってしまい、磁気デ
ィスク装置のＢＥＲを低下させることになる。

【００４４】この結果、磁気ディスク装置の記録密度を
上げることができず、記憶装置の大容量化を実現できな
くなる。

【００４５】一方、実際に、磁気ディスク媒体から読み
出した波形が、磁気ヘッド、データ書き込み回路、およ
び、信号処理回路等の特性の影響により、非線形特性を
有していた場合（例えば、１つの再生信号ピークに対し
て、その左右の波形が対称になっていない、いわゆる左
右非対称波形）、等化器１７の特性、ＶＧＡ制御および
ＰＬＬ制御方式、再生信号のインタリーブ処理等の条件
によっては、ＶＧＡ制御ループが、定常振幅誤差を
「０」に制御するよりも、あえて、ある定常振幅誤差を
発生させるように制御する方が、信号処理装置全体とし
ては、波形等化がより正確に行なえる場合がある。この
場合、結果として、磁気ディスク装置のＢＥＲを向上さ
せることができ、一層の、高密度記録、大容量化が可能
になる。

【００４６】また、別の問題として、上記従来技術で述
べたＶＧＡ制御方式は、アナログ制御ループとデジタル
制御ループとが、ともに理想的に動作した場合、デジタ
ル制御ループに切り替わった時点で、既に等化再生サン
プリングデータ３２の振幅は、最尤復号器１９が推定す
る最適な振幅値と一致しているため、デジタル制御ルー
プでの振幅引き込み時間は、必要ない。

【００４７】しかしながら、実際には、アナログ制御ル
ープで使用する、振幅設定値が温度、電源、製造ばらつ
き等の影響により変動し、また、アナログ振幅誤差検出
器の検出精度が、温度、電源、製造ばらつき等の影響に
よる変動するため、アナログ制御ループで制御している
状態での、等化再生サンプリングデータ３２の振幅は、
最尤復号器１９が推定する最適な振幅値とは、必ずしも
一致しない。

【００４８】このため、デジタル制御ループへと、制御
ループを切り替えた後、再度、等化再生サンプリングデ
ータ３２の振幅引き込みを行い、最尤復号器１９が推定
する最適な振幅値と一致させなければならない。よっ
て、振幅引き込みを行う時間だけ、シンクフィールドを
増大させなければならず、磁気ディスク装置のデータ記
憶容量を減少させてしまう。

【００４９】この問題について、図１６、１７を参照し
て、以下、説明する。図１６は、アナログおよびデジタ
ル制御ループの動作説明図であり、図１６（ａ）は、理
想状態でのアナログ制御ループ動作であり、図１６
（ｂ）は、実際のアナログ制御ループ動作の説明図であ
る。

【００５０】シンクフィールドは、一般に、単一周期で
データ列が書かれており、さらに、大容量化のために、
可能な限りの高周波数でデータ列が書かれているため、
再生波形は、ほぼ正弦波と見なすことができ、ここで
は、再生信号を正弦波で表示している。「Va」は、理想
アナログ再生信号振幅、「Va1」は、実際のアナログ再
生信号振幅、「Vd」は、理想アナログ再生信号振幅をサ
ンプリングクロック３３でサンプリングした、理想デジ
タル再生信号振幅、「Vd1」は、実際のアナログ再生信
号振幅をサンプリングクロック３３でサンプリングし
た、実際のデジタル再生信号振幅、である。

【００５１】理想状態を示す図１６（ａ）に示すよう
に、サンプリングタイミングで「Vd」の振幅が得られる
ようなアナログピーク振幅を、正確にアナログ制御ルー
プで設定、制御できるため、ＬＰＦ出力再生信号３７の
振幅は「Va」となり、アナログ制御ループでＶＧＡ１５
を制御している状態で、既にデジタルサンプリングされ
た等化再生サンプリングデータ３２は、振幅「Vd」にな
っている。

【００５２】しかしながら、実際には、図１６（ｂ）に
示すように、アナログ制御ループで動作しているとき、
回路損失等により、ＬＰＦ出力再生信号３７は、電圧
「Va」ではなく「Va1」になってしまう。この状態で
は、サンプリングされた等化再生サンプリングデータ３
２の振幅は、「Vd」ではなく「Vd」となってしまう。こ
のような状態では、アナログ制御ループから、デジタル
制御ループへ、制御ループを切り替えた時、再度、デジ
タル制御ループで、振幅補正を行なうことが必要にな
る。

【００５３】この制御ループ切り替えの過渡応答につい
て、図１７を参照して説明する。図１７は、ＶＧＡ制御
ループ切り替え時の過渡応答の説明図であり、アナログ
制御ループ動作状態では、ＬＰＦ出力再生信号３７の振
幅は「Va1」に、サンプリングクロック３３でサンプリ
ングされた等化再生サンプリングデータ３２の振幅は
「Vd1」となっている。この状態が、アナログ制御ルー
プの定常状態である。

【００５４】次に、ＶＧＡ１５の制御が、デジタル制御
ループに切り替わると、等化再生サンプリングデータ３
２の振幅が「Vd」となるように、デジタル制御ループが
動作し、いわゆる振幅引き込みを開始する。この状態
が、デジタルＶＧＡ制御ループ過渡状態であり、この状
態をとる期間が、デジタルＶＧＡ引き込み時間である。

【００５５】その後、等化再生サンプリングデータ３２
の振幅が「Vd」になると、デジタル制御ループは、安定
する。この状態が、デジタル制御ループ定常状態であ
る。ここで、正確なデータ再生が可能になるのは、デジ
タル制御ループが定常状態になった後であるため、デジ
タルＶＧＡ引き込み時間中は、ユーザデータ領域を使用
できない。このため、磁気ディスク装置の容量が減少
し、大容量化の妨げとなったいた。

【００５６】以上述べてきた問題点を解決するため、本
発明の目的は、ＡＧＣの同期状態での定常振幅誤差を任
意に制御することにより、ＤＡＣ等の回路系に起因する
ＢＥＲ劣化、再生波形の非対称性によるＢＥＲ劣化等を
改善し、より、高密度記録を可能にすることにある。

【００５７】また、他の目的は、アナログ制御ループ動
作状態での振幅補正を行い、デジタル制御ループでの引
き込み時間を短縮化することにより、シンクフィールド
を短縮し、ユーザデータ領域を増大させ、磁気ディスク
装置の大容量化を実現することにある。

【００５８】

【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するため、以下の手段がある。

【００５９】即ち、データ再生を行なう信号処理装置で
あって、入力される信号の増幅を行う可変利得増幅器
と、該可変利得増幅器の出力信号を、所定の透過特性で
フィルタリングして出力するフィルタと、該フィルタの
出力信号を所定の特性に等化して出力する等化器と、該
等化器の出力信号をアナログ・デジタル変換する変換器
と、該変換器の出力信号から、最も確からしい信号列を
生成、出力する最尤復号器と、該最尤復号器から出力さ
れる信号列のデコードを行うデコーダと、前記変換器の
出力信号を用いて、信号処理のための同期クロックを生
成する同期回路と、与えられた信号にしたがって、前記
可変利得増幅器の制御信号を生成する可変利得増幅器制
御回路と、前記最尤復号器に入力される信号である等化
再生信号の等化誤差量を検出する等化誤差検出手段と、
前記等化再生信号の振幅を補正するため、与えられた指
示信号にしたがって、前記可変利得増幅器制御回路に信
号を与える振幅補正手段と、を有する信号処理装置であ
る。

【００６０】また、さらに、等価誤差量を調整するため
の制御回路を備え、該制御回路は、前記等化誤差検出手
段が検出する等化誤差量を最小にするように、前記振幅
補正手段に与える指示信号を生成する処理を行なう信号
処理装置も考えられる。

【００６１】さらに、以下に示すような態様もある。

【００６２】即ち、データ再生を行なう信号処理装置で
あって、入力される信号の増幅を行う可変利得増幅器
と、該可変利得増幅器の出力信号を、所定の透過特性で
フィルタリングして出力するフィルタと、該フィルタの
出力信号を所定の特性に等化して出力する等化器と、該
等化器の出力信号をアナログ／デジタル変換する変換器
と、該変換器の出力信号から、最も確からしい信号列を
生成、出力する最尤復号器と、該最尤復号器から出力さ
れる信号列のデコードを行うデコーダと、前記変換器の
出力信号を用いて、信号処理のための同期クロックを生
成する同期回路と、与えられた信号にしたがって、前記
可変利得増幅器の制御信号を生成する可変利得増幅器制
御回路と、ビット読み出し誤り率を検出するビット読み
出し誤り率検出手段と、前記等化再生信号の振幅を補正
するため、与えられた指示信号にしたがって、前記可変
利得増幅器制御回路に信号を与える振幅補正手段と、を
有する信号処理装置である。

【００６３】なお、この装置構成においても、さらに、
ビット読み出し誤り率を調整するための制御回路を備
え、該制御回路は、前記ビット読み出し誤り率検出手段
が検出するビット読み出し誤り率を最小にするように、
前記振幅補正手段に与える指示信号を生成する処理を行
なう信号処理装置も考えられる。

【００６４】

【作用】可変利得増幅器は、入力される信号を増幅し、
フィルタは、該増幅信号を所定の透過特性でフィルタリ
ングして出力する。

【００６５】次に、等化器は、フィルタの出力信号を所
定の特性に等化して出力し、変換器は、等化器の出力信
号をアナログ・デジタル変換する。

【００６６】さらに、最尤復号器は、変換器の出力信号
から、最も確からしい信号列を生成、出力し、デコーダ
は、該最尤復号器から出力される信号列のデコードを行
う。

【００６７】なお、同期回路は、前記変換器の出力信号
を用いて、信号処理のための同期クロックを生成し、所
定の部分に供給している。

【００６８】また、利得増幅器制御回路は、与えられた
信号にしたがって、前記可変利得増幅器の制御信号を生
成する。

【００６９】このような動作を行なうとともに、等化誤
差検出手段は、前記最尤復号器に入力される信号である
等化再生信号の等化誤差量を検出する。さらに、振幅補
正手段は、前記等化再生信号の振幅を補正するため、与
えられた指示信号にしたがって、前記可変利得増幅器制
御回路に信号を与える動作を行なう。

【００７０】また、等価誤差量を調整するための制御回
路を備えた装置においては、以下のように動作する。

【００７１】即ち、制御回路は、前記等化誤差検出手段
が検出する等化誤差量を最小にするように、前記振幅補
正手段に与える指示信号を生成する処理を行なう。

【００７２】なお、ビット読み出し誤り率を調整するた
めの制御回路を備えた構成においては、該制御回路が、
前記ビット読み出し誤り率検出手段が検出するビット読
み出し誤り率を最小にするように、前記振幅補正手段に
与える指示信号を生成する処理を行なう。

【００７３】

【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。

【００７４】図１に、本発明による再生信号処理装置の
一実施例の構成図を示す。

【００７５】磁気ディスク装置は、スピンドルモータ１
１で磁気ディスク媒体１２を回転させ、磁気ヘッド１３
を使用して、磁気ディスク媒体１２に記録されたデータ
を再生する。

【００７６】まず、磁気ヘッド１３で読み出された信号
は、ヘッドアンプ１４で増幅され、再生信号処理装置１
０へ入力される。再生信号処理装置１０で処理された再
生信号データは、ディスクコントローラへ出力され、図
示しないホストコンピュータ等へ出力される。

【００７７】再生信号処理装置１０は、可変利得機能を
有するＶＧＡ１５と、高周波成分をカットするＬＰＦ１
６と、所定の等化特性で入力信号を等化する等化器１７
と、アナログ・デジタル変換を行なうＡＤＣ１８と、最
尤推定を行なう最尤復号器１９と、与えられたデータを
デコードして、図示しないディスクコントローラを介し
て、ホストコンピュータ等が受信可能なデータを通信す
る機能を有するデコーダ２０と、所定周期のクロックを
供給するＰＬＬ２１と、与えられた指令にしたがって、
等化再生信号の振幅を補正する振幅補正器２２と、等化
再生信号３２の誤差を検出する等化誤差検出器２３と、
前記ＶＧＡ１５の制御信号を生成する機能を少なくとも
有するＶＧＡ制御２４とを、有して構成される。

【００７８】なお、図示しないマイクロコンピュータ
は、前記等化誤差検出器２３が検出する誤差が最小とな
るように、前記振幅補正器２２に指令を与える。

【００７９】ＶＧＡ制御２４は、ＡＤＣ１８から出力さ
れる等化再生サンプリングデータ３２の振幅と、最尤復
号器１９に入力するために最も適した振幅とを比較し、
等化再生サンプリングデータ３２の振幅が、最尤復号器
１９に入力するために最も適した振幅と一致するよう
に、ＶＧＡ制御電圧５６を調整し、ＶＧＡ１５の利得を
制御する。

【００８０】ＶＧＡ１５は、ＶＧＡ制御２４から出力さ
れるＶＧＡ制御電圧５６に従い、ヘッドアンプ１４から
出力される再生信号３６の振幅の増幅（振幅調整）を行
う。

【００８１】ＬＰＦ１６は、ＶＧＡ１５で増幅された再
生信号のうち、チャネル特性に不要な高域周波数成分を
除去し、再生信号の高域雑音成分を低減する処理を行な
う。

【００８２】等化器１７は、再生信号がチャネル特性に
合った再生信号となるように、信号周波数成分を加工
し、波形の等化を行う。再生信号は、等化器１７で等化
され、等化再生信号３１として、ＡＤＣ１８へ入力され
る。

【００８３】ＡＤＣ１８は、ＰＬＬ２１が生成するサン
プリングクロック３３を用いて、等化再生信号３１のサ
ンプリングを行い、等化再生サンプリングデータ３２を
生成する。等化再生サンプリングデータ３２は、最尤復
号器１９で、最も確からしい（１、０）のデータ列に修
正され、デコーダ２０へ出力される。再生データは、磁
気ディスク媒体への書き込み時に符号化されているた
め、デコーダ２０で復号処理が行なわれ、復号処理され
たデータは、ディスクコントローラへ転送される。

【００８４】一方、ＰＬＬ２１は、等化再生サンプリン
グデータ３２から、サンプリングタイミングを検出し
て、正常なサンプリングタイミングが得られるように、
サンプリングクロック３３の周波数、位相を調整する機
能を有する。

【００８５】振幅補正器２２は、図示しないマイクロプ
ロセッサからの制御信号（入出力バス３５上の信号）に
従い、振幅補正信号３４を生成し、ＶＧＡ制御２４へ出
力し、等化再生サンプリングデータ３２の振幅を補正す
る処理を行なう。

【００８６】等化誤差検出器２３は、マイクロプロセッ
サの指示に従い、等化再生サンプリングデータ３２の等
化誤差量（期待値からのずれ量）を検出し、マイクロプ
ロセッサの入出力バス３５を介して、マイクロプロセッ
サへ出力する。

【００８７】マイクロプロセッサは、マイクロプロセッ
サ入出力バス３５を介して、振幅補正器２２の振幅補正
量の制御、等化誤差検出器２３の等化誤差検出動作の指
示、および、等化誤差検出結果の収集を行う。

【００８８】次に、図２を参照して、ＶＧＡ、ＶＧＡ制
御、振幅補正器、等化誤差検出器の構成例について説明
する。

【００８９】ＶＧＡ制御２４は、アナログ振幅誤差検出
器８１と、チャージポンプ８２と、デジタル振幅誤差検
出器４１と、ＤＡＣ４２と、ループフィルタ４３とを、
有して構成される。なお、ＶＧＡ制御の基本動作につい
ては、既に従来技術で述べているので、ここでは動作説
明を省略する。

【００９０】振幅補正器２２は、振幅補正用のＤＡＣ４
５で構成され、マイクロプロセッサの制御信号３５に応
じて、その出力電流を変化して振幅補正信号３４とし
て、ＶＧＡ制御２４へ入力する。等化誤差検出器２３
は、期待値生成４６と、加算器４７と、計算処理４８
と、シーケンサ４９とを、有して構成される。

【００９１】期待値生成４６は、等化再生サンプリング
データ３２から期待値（１、０、-１）を生成する。こ
こで、「１、０、-１」とは、論理レベルでの値であ
り、実際に信号処理装置が扱う値とは必ずしも一致しな
い。換言すれば、信号処理装置が実際に扱う値を正規化
して表現した値とも言える。期待値生成４６は、例え
ば、等化再生サンプリングデータ３２が、「-0.5」から
「+0.5」までの範囲の値であれば、期待値「０」を、ま
た、「+0.5」より大きい値であれば、期待値「１」を、
逆に、「-0.5」より小さい値であれば、期待値「-１」
を生成する。この期待値生成のルールは、一例である。

【００９２】次に、加算器４７は、等化再生サンプリン
グデータ３２と、期待値生成４６出力である期待値５１
との差分を取り、等化誤差量５２を生成する機能を有す
る。計算処理４８は、各サンプリングタイミング毎に得
られる等化誤差量を集計して、実効値、平均値等に加工
し、マイクロプロセッサへ出力する処理を行なう。

【００９３】シーケンサ４９は、マイクロプロセッサか
らの制御信号に従って、計算処理４８の制御、例えば、
等化誤差量の集計タイミング等の制御を行なう。

【００９４】さらに、図３を参照し、振幅補正器２２の
ＶＧＡ制御２４への作用について説明する。

【００９５】図３は、ループフィルタ４３および振幅補
正器２２の動作について示したものである。

【００９６】ループフィルタ４３は、容量素子C1で構成
され、ＤＡＣ４２のＤＡＣ／チャージポンプ出力電流５
５を積分して、ＶＧＡ制御電圧５６を生成し、ＶＧＡ１
５を制御する。

【００９７】ＤＡＣ４２の出力が電流であるため、ここ
では、振幅補正器２２も同様に、ＤＡＣ４５を用いた構
成とし、マイクロコンピュータから与えられた指示値に
対応する電流の出力を可能にしている。そして、振幅補
正器２２の出力である振幅補正信号３４が、ＤＡＣ４２
の出力信号に加わるように、構成されている。

【００９８】このような構成にすることによって、ＤＡ
Ｃ４２と振幅補正用ＤＡＣ４５の出力電流は、ループフ
ィルタ４３で加算、積分されて、ＶＧＡ制御電圧５６を
生成するため、振幅補正器２２により、ＶＧＡ１５の利
得を補正することができる。

【００９９】つまり、ＶＧＡループは、ＤＡＣ４２と振
幅補正用ＤＡＣ４５の出力電流の加算値が「０」となる
状態で安定になるため、振幅補正用ＤＡＣ４５の出力電
流が「０」でないときは、その分だけ、ＤＡＣ４２の出
力電流が出力された状態で、即ち、等化再生サンプリン
グデータ３２の振幅値が、最尤復号器１９が推定する最
適振幅値に対して、振幅誤差を持った状態で、安定にな
る。

【０１００】この機能により、振幅補正器２２を使用し
て、定常振幅誤差の補正ができる。このとき、ＤＡＣ４
２と振幅補正用ＤＡＣ４５の動作基準電流に相関関係を
持たせてもよいし、完全に独立させた構成にしても良
い。なお、相関関係を持たせるとは、例えば、１ビット
分の信号に対応する出力電流値を同一の値にしておくこ
と等を意味する。

【０１０１】次に、図４に、ループフィルタおよび振幅
補正器の他の構成を示す。

【０１０２】ループフィルタ４３を差動構成にし、差動
電圧で、ＶＧＡ１５を制御する場合の構成を示す。

【０１０３】この構成でも、図３と同様に、ＤＡＣ４２
の出力信号が、振幅補正器２２の振幅補正信号３４に加
わるように、構成される。ここで、振幅補正用ＤＡＣ４
５も、差動出力する構成となっており、振幅補正信号３
４の一方の出力端子から補正電流を流し出す場合には、
他方の出力端子は、同じ値の補正電流を引き込む動作を
する。同様に、振幅補正信号３４の一方の出力端子から
補正電流を引き出す場合は、他方の出力端子は、同じ値
の補正電流を流し出すように動作する。このような構成
により、補正電流の変化量が大きくなる。

【０１０４】次に、図５を参照して、等化誤差検出器２
３の構成要素である計算処理４８の構成例について説明
する。図５（ａ）は、等化誤差の実効値を算出する場合
の構成例である。

【０１０５】計算処理４８は、演算処理部６１と、演算
結果を格納する計算処理結果格納レジスタ６４とを有し
て構成される。

【０１０６】演算処理部６１は、シーケンサ４９から入
力される計算処理制御信号５３によって、演算を行うタ
イミングが与えられる。そして、各サンプリングタイミ
ングごとに入力される等化誤差量５２を用いて、与えら
れた期間中、自乗和の平方根の平均値（実効値）を計算
する。この演算結果は、計算処理結果格納レジスタ６４
に格納され、その後、マイクロプロセッサへ転送され
る。

【０１０７】図５（ｂ）は、等化誤差量の平均値を算出
する場合の構成例である。計算処理４８は、演算処理部
６１と、演算結果を格納する計算処理結果格納レジスタ
６４とを有して構成される。演算処理部６１は、シーケ
ンサ４９から入力される計算処理制御信号５３によっ
て、演算を行うタイミングが与えられる。そして、各サ
ンプリングタイミングごとに入力される等化誤差５２を
用いて、与えられた期間中、平均値を計算する。この演
算結果は、計算処理結果格納レジスタ６４に格納され、
その後、マイクロプロセッサへ転送される。

【０１０８】マイクロプロセッサは、例えば、実効値や
平均値が所定値以上であるとき、振幅補正器２２に指示
を与えて、等化再生信号の振幅調整を行なうように動作
する。そして、再度、実効値や平均値を計算させ、実効
値や平均値が所定値以下になるまで、振幅補正器２２に
指示を与えて、等化再生信号の振幅調整を行なう。

【０１０９】図６は、計算処理ブロックの他の構成例の
説明図である。

【０１１０】計算処理４８は、演算処理部６１と、計算
処理結果格納レジスタ６４とを有して構成され、さら
に、演算処理部６１は、絶対値大小判定６２とカウンタ
６３とを備える。

【０１１１】演算処理部６１は、シーケンサ４９から入
力される計算処理制御信号５３によって、演算を行うタ
イミングが与えられる。

【０１１２】そして、各サンプリングタイミングごとに
入力される等化誤差量５２を用いて、与えられた期間
中、マイクロプロセッサによってセットされた許容等化
誤差Ｖｅとの絶対値の大小比較を行う。

【０１１３】そして、等化誤差量の絶対値が、許容等化
誤差Ｖｅより大きい場合、カウンタイネーブル信号７１
を出力し、カウンタ６３の値を「＋１」、即ち、インク
リメントする。その結果は、計算処理結果格納レジスタ
６４に格納され、その後、マイクロプロセッサへ転送さ
れる。

【０１１４】マイクロプロセッサは、例えば、カウンタ
値が所定値以上であるとき、振幅補正器２２に指示を与
えて、等化再生信号の振幅調整を行なうように動作す
る。そして、再度、カウンタを起動させて、カウンタ値
が所定値以下になるまで、振幅補正器２２に指示を与え
て、等化再生信号の振幅調整を行なう。

【０１１５】以上説明してきた実施例は、等化誤差検出
器２３を使用した構成であるが、ここで、等化誤差検出
器２３の替わりに、いわゆるビット誤り率を検出する
「BitError Rate（ビットエラーレート）検出器」（以
下、「BER検出器」と記す）９１を用いた、磁気ディス
ク装置用再生信号処理装置の他の実施例について、図１
８を参照して説明する。

【０１１６】なお、BER検出器９１以外の構成要素は、
図１に示す構成要素と同一であるため、ここでは、それ
らの動作説明を省略して、BER検出器９１のみについて
説明する。BER検出器９１は、デコーダ２０から出力さ
れるNRZ再生信号９２と、BER検出器９１に予め格納され
ているNRZ再生信号期待値データ列とのデータの比較を
順次行っていき、磁気ディスク媒体１２に記憶されてい
るデータの読み出し時の、データ読み出しエラー発生
率、または、エラー発生回数を検出する。そして、検出
された、データ読み出し時のデータ読み出しエラー発生
率、または、エラー発生回数は、マイクロプロセッサ側
へ転送される。

【０１１７】ここで、BER検出器９１へ与える信号は、
デコーダ２０から出力されるNRZ再生信号９２とした
が、デコーダ２０がデコード（復号）する前の信号、即
ち、最尤復号器１９からデコーダ２０へ出力される信号
を用いてもよい。この場合、BER検出器９１が行なうデ
ータ比較に用いる期待値は、NRZ再生信号期待値データ
列の替わりに、デコード前の符号化等化再生信号期待値
データ列とすればよい。

【０１１８】次に、図１９に、BER検出器９１の構成例
およびその動作説明を行なうための説明図を示す。

【０１１９】BER検出器９１は、NRZ再生信号期待値デー
タ列格納部９３と、データ比較部９４と、データ比較結
果格納部９５とを有して構成される。データ比較部９４
は、NRZ再生信号期待値データ列格納部９３に格納され
ている、NRZ再生信号の期待値のデータ列であるNRZ再生
信号期待値データ列と、デコーダ２０から出力されるNR
Z再生信号９２とのデータの比較処理を行い、その一
致、不一致を検出する。そして、検出結果から、データ
読み出しエラー発生率であれば、データ比較回数に対す
る不一致の発生割合を、また、データ読み出しエラー発
生回数であれば、データ比較回数に対する、不一致の発
生回数を、データ比較結果格納部９５に格納し、その
後、エラー発生率、または、エラー発生回数をマイクロ
プロセッサ側に転送する。

【０１２０】図１９（ｂ）に、NRZ再生信号とNRZ再生信
号期待値データ列を対象とした、比較動作の様子を示
す。両信号列において、一致しないビット、即ち、一方
が「０」で他方が「１」のビットが存在する場合、デー
タ比較結果が不一致になる。

【０１２１】なお、BER検出器９１は、再生信号処理装
置内に備えても、再生信号処理装置外であって磁気ディ
スク装置内に備えても良く、さらには、磁気ディスク装
置外に備えても良い。

【０１２２】マイクロプロセッサは、例えば、エラー発
生率（エラー発生回数での同様である）が所定値以上で
あるとき、振幅補正器２２に指示を与えて、等化再生信
号の振幅調整を行なうように動作する。そして、再度、
BER検出器９１を起動させて、エラー発生率が所定値以
下になるまで、振幅補正器２２に指示を与えて、等化再
生信号の振幅調整を行なう。

【０１２３】次に、図７を参照して、振幅補正動作のタ
イミングチャートについて説明する。この振幅補正動作
は、ドライブ組立時のドライブ調整段階やドライブ完成
後の電源立ち上げ時、さらには、電源投入後でマイクロ
プロセッサがテストを行うことを判断した場合等に行わ
れるようにするのが好ましい。

【０１２４】まず、マイクロプロセッサが、マイクロプ
ロセッサの入出力バス（振幅補正器制御信号）３５を介
して、振幅補正器２２に振幅補正量を設定する。振幅補
正器２２は、この振幅補正器制御信号３５により、一定
のバイアス電流をＶＧＡ制御２４のループフィルタ４３
へ出力する。

【０１２５】次に、マイクロプロセッサが、テスト用に
リードゲートをアサートすることを、ディスクコントロ
ーラに指示する。このテスト用のリードゲートアサート
により、磁気ディスク装置からデータが読み出される。

【０１２６】通常のデータ再生時と同様に再生信号の信
号処理が行われるが、振幅補正信号３４として出力され
るバイアス電流により、等化再生サンプリングデータ３
２の振幅は、最尤復号器１９が推定する最適振幅に対し
て、振幅誤差を有している。

【０１２７】この状態で、シーケンサ４９から計算処理
制御信号５３が所定期間出力され、計算処理４８が、等
化誤差量の演算処理を行い、その演算結果を計算処理結
果格納レジスタ６４に格納する。

【０１２８】計算処理制御信号５３がネゲートされる
と、マイクロプロセッサが、計算処理結果格納レジスタ
６４に格納されている演算処理結果を読み出す。これに
より、ある振幅補正量を設定した場合の等化誤差量が得
られる。この一連の動作を、振幅補正量を切り替えなが
ら繰り返すことにより、振幅補正量と等化誤差と関係が
得られる。さらに、この関係について、図８を参照して
説明する。

【０１２９】図８は、振幅補正用ＤＡＣ、即ち、振幅補
正器に使用するＤＡＣの入出力特性と、等化誤差または
ＢＥＲの振幅補正用ＤＡＣの入力に対する依存性につい
ての説明図である。

【０１３０】図８（ａ）は、振幅補正用ＤＡＣ（振幅補
正器に使用するＤＡＣ）の入出力特性を示しており、横
軸は、マイクロプロセッサからマイクロプロセッサ入出
力バス３５を介して入力される振幅補正器制御信号であ
り、縦軸は、振幅補正用ＤＡＣ４５の出力である振幅補
正信号（振幅補正用ＤＡＣ出力電流）３４である。すな
わち、横軸に示す振幅補正器制御信号を与えれば、縦軸
に示す電流が振幅補正信号として定まる。なお、振幅補
正器制御信号は、ｎビット（例えばｎは「８」）の信号
であり、最小単位は「１ビット」の信号である。

【０１３１】振幅補正用ＤＡＣ４５の振幅補正信号（振
幅補正用ＤＡＣ出力電流）３４は、マイクロプロセッサ
から入力される振幅補正器制御信号に比例して、電流の
流し出し、または、電流の引き出し動作を行う。

【０１３２】よって、ＶＧＡ制御２４のＤＡＣ４２の入
出力特性が図１４の（ｂ）に示すような特性である場合
には、振幅補正用ＤＡＣ４５は、「+ΔI」の電流を流し
出すようにすれば、ＤＡＣ４２のオフセット電流を相殺
することができる。同様に、ＶＧＡ制御２４のＤＡＣ４
２の入出力特性が図１４の（ｃ）に示すような特性であ
る場合には、振幅補正用ＤＡＣ４５は、「-ΔI」の電流
を流し出せば、ＤＡＣ４２のオフセット電流を相殺する
ことができる。

【０１３３】図８（ｂ）は、マイクロプロセッサがマイ
クロプロセッサ入出力バス３５を介して、振幅補正用Ｄ
ＡＣ４５の振幅補正信号（振幅補正用ＤＡＣ出力電流）
３４を変更していった場合の、等化誤差量およびＢＥＲ
の変化の状態を示している。

【０１３４】ＶＧＡ制御２４のＤＡＣ４２の入出力特性
が図１４の（ｂ）に示すような特性である場合には、振
幅補正用ＤＡＣ４５は「+ΔI」の電流を流し出した時、
等化誤差（またはＢＥＲ）が最小になる（図８（ｂ）の
Ｂ参照）。

【０１３５】同様に、ＶＧＡ制御２４のＤＡＣ４２の特
性が図１４の（ｃ）に示すような特性である場合には、
振幅補正用ＤＡＣ４５は、「-ΔI」の電流を流し出した
時、等化誤差（またはＢＥＲ）が最小になる（図８
（ｂ）のＣ参照）。

【０１３６】このように、振幅補正器と等化誤差検出器
を備え、マイクロコンピュータが制御動作を行なうこと
により、等化誤差（またはＢＥＲ）を最小にすることが
でき、再生信号処理装置の信号等化能力を最大限に引き
出すことができる。また、先に述べた非対称信号の再生
動作時等において、あえて振幅誤差を与えた方が、信号
処理装置全体として等化誤差（またはＢＥＲ）が小さく
できる場合であっても、本発明によれば、等化誤差（ま
たはＢＥＲ）が最小になるな波形等化処理を行うことが
できる。

【０１３７】次に、図９、１０、および、１１を参照し
て、アナログＶＧＡ制御ループ動作時の、振幅補正機能
を有する磁気ディスク用再生信号処理装置について説明
する。

【０１３８】図９は、アナログＶＧＡ制御による振幅補
正機能を有する磁気ディスク装置用再生信号処理装置の
構成図である。磁気ディスク装置は、スピンドルモータ
１１で磁気ディスク媒体１２を回転させ、磁気ヘッド１
３を使用して、磁気ディスク媒体１２に記録されたデー
タを再生する。

【０１３９】まず、磁気ヘッド１３で読み出された信号
は、ヘッドアンプ１４で増幅され、再生信号処理装置１
０に入力される。再生信号処理装置１０は、可変利得機
能を有するＶＧＡ１５と、高周波波成分をカットするＬ
ＰＦ１６と、所定の等化特性で入力信号を等化する等化
器１７と、アナログ・デジタル変換を行なうＡＤＣ１８
と、最尤推定を行なう最尤復号器１９と、与えられたデ
ータをデコードして、図示しないディスクコントローラ
を介して、ホストコンピュータ等が受信可能なデータを
通信する機能を有するデコーダ２０と、所定周期のクロ
ックを供給するＰＬＬ２１と、前記ＶＧＡ１５の制御信
号を生成する機能を少なくとも有するＶＧＡ制御２４と
を、有して構成される。

【０１４０】ＶＧＡ制御２４は、アナログＶＧＡ制御ル
ープで制御動作を行なう場合には、ＬＰＦ１６の出力で
あるＬＰＦ出力再生信号３７と、マイクロプロセッサに
よってＶＧＡ制御２４に予めセットされた設定振幅との
振幅比較を行い、ＬＰＦ出力再生信号３７が、ＶＧＡ制
御２４にセットされた設定振幅と等しくなるように、Ｖ
ＧＡ１５の利得を制御するＶＧＡ制御電圧５６を生成す
る。

【０１４１】その結果、ヘッドアンプ１４から出力され
る再生信号３６は、ＬＰＦ出力再生信号３７の振幅が、
ＶＧＡ制御２４に予めセットされた設定振幅と等しくな
るように、ＶＧＡ１５によって振幅制御が行なわれる。

【０１４２】また、デジタル制御ループで制御動作を行
なう場合は、最尤復号器１９に入力される等化再生サン
プリングデータ３２の振幅と最尤復号器１９が推定する
最適な振幅との振幅比較を行い、等化再生サンプリング
データ３２の振幅が、最尤復号器１９が推定する最適な
振幅と等しくなるように、ＶＧＡ１５の利得を制御する
ＶＧＡ制御電圧５６を生成する。

【０１４３】その結果、ヘッドアンプ１４から出力され
る再生信号３６は、等化再生サンプリングデータ３２の
振幅が、最尤復号器１９が推定する最適な振幅と等しく
なるように、ＶＧＡ１５で振幅制御が行なわれる。

【０１４４】ＬＰＦ１６は、ＶＧＡ１５から出力される
再生信号の高域雑音を低減するため、チャネル特性に不
要な高域周波数成分の除去を行い、ＬＰＦ出力再生信号
３７を生成する。

【０１４５】等化器１７は、ＬＰＦ１６から出力される
再生信号がチャネル特性（例えば、ＰＲ４等）に整合す
るように、再生信号の等化処理を行う。

【０１４６】ＡＤＣ１８は、ＰＬＬ２１から供給される
サンプリングクロック３３を用いて、等化再生信号３１
をサンプリングし、等化再生サンプリングデータ３２に
変換する。最尤復号器１９は、等化再生サンプリングデ
ータ３２を用いて、最も確からしいデジタル信号列を推
定し、推定したデジタル信号列をデコーダ２０へ出力す
る。そして、デコーダ２０で復号されたデータは、ホス
トコンピュータ等が認識できるＮＲＺ信号となって、図
示しないディスクコントローラを介して、ホストコンピ
ュータ側へ出力される。ＰＬＬ２１は、等化再生サンプ
リングデータ３２を用いて、再生信号のサンプリングタ
イミングを与えるサンプリングクロック３３を生成す
る。

【０１４７】次に、図１０を参照して、本実施例のＶＧ
Ａ制御２４の構成について説明する。

【０１４８】ＶＧＡ制御２４は、アナログ振幅誤差検出
器８１と、チャージポンプ８２と、ループフィルタ４３
と、デジタル振幅誤差検出器４１と、振幅誤差平均値生
成部８３と、スイッチ８４と、ＤＡＣ４２とを、有して
構成される。マイクロプロセッサが、アナログＶＧＡ制
御による振幅補正動作が必要と判断すると、ディスクコ
ントローラに、テスト用のリードゲートをアサートする
ように指示を送る（信号線は、図示していない）。

【０１４９】ディスクコントローラは、マイクロプロセ
ッサの指示に従い、テスト用にリードゲートをアサート
する。また、再生信号処理装置１０に対してテストモー
ドであることを、マイクロプロセッサ入出力バス３５を
介して通知する。このバス信号により、スイッチ８４が
開いて、デジタル振幅誤差検出器の出力がＤＡＣ４２に
入力されないようにする。

【０１５０】また、常に、アナログＶＧＡ制御によって
ＶＧＡ１５を制御させるようにし、同時に、デジタル振
幅誤差検出器４１も動作させる。この結果、ＶＧＡ１５
をアナログＶＧＡ制御を行なっている状態で、デジタル
振幅誤差検出器４１は、サンプリングクロック３３によ
ってサンプリングされた等化再生サンプリングデータ３
２の振幅誤差を検出できる。

【０１５１】この等化再生サンプリングデータ３２の振
幅誤差は、振幅誤差平均値生成部８３へ入力され、平均
化処理され、マイクロプロセッサへと出力される。マイ
クロプロセッサは、このデジタル振幅誤差の平均値を記
憶する。

【０１５２】次に、マイクロプロセッサは、アナログＶ
ＧＡ制御用に、アナログ振幅誤差検出器８１に予め設定
しておいたアナログＶＧＡ制御用振幅設定値を変化さ
せ、前回と同様に、デジタル振幅誤差を検出して記憶す
る。

【０１５３】マイクロプロセッサは、このようなテスト
ルーチンを行うことにより、デジタル振幅誤差検出器４
１が出力するデジタル振幅誤差が最小となる、アナログ
ＶＧＡ制御用振幅設定値を見つけることができる。この
動作を、各磁気ディスク面毎、さらには、転送速度、記
録密度等を考慮して区切られたゾーン（領域）毎に行う
ことにより、磁気ディスク装置全体において、アナログ
ＶＧＡ制御時の等化再生サンプリングデータ３２の振幅
誤差を、最小に保つことができる。

【０１５４】次に、図１１を参照して、前記振幅誤差平
均値生成部の構成例について説明する。

【０１５５】図１１は、アナログＶＧＡ制御による振幅
補正機能を有する磁気ディスク装置用振幅誤差平均値生
成部の実施例に構成図である。

【０１５６】振幅誤差平均値生成部８３は、振幅誤差平
均値計算部８５と、計算処理結果格納レジスタ８６と、
シーケンサ８７とを、有して構成される。

【０１５７】まず、マイクロプロセッサの指示によっ
て、再生信号処理装置がテストモードになると、シーケ
ンサ８７が起動し、振幅誤差平均値計算部８５および計
算処理結果格納レジスタ８６の制御動作を開始する。

【０１５８】起動制御された振幅誤差平均値計算部８５
は、デジタル振幅誤差検出器４１から出力された等化再
生サンプリングデータ３２の振幅誤差の平均値を計算す
る。そして、振幅誤差平均値計算部８５は、平均値を計
算処理結果格納レジスタ８６へ出力する。

【０１５９】次に、マイクロプロセッサは、計算処理結
果格納レジスタ８６に格納された計算処理結果、即ち、
平均値を読み出して記憶する。そして、アナログＶＧＡ
制御動作を行なうようにアナログ振幅誤差検出器８１に
設定されている設定振幅値を変化させ、シーケンサ８７
に指示し、再度、振幅誤差平均値計算部８５を起動させ
て求めた、デジタル振幅誤差の平均値を読み出す。この
動作を繰り返し行うことにより、読み出されたデジタル
振幅誤差平均値が最小となる、アナログＶＧＡ制御用振
幅設定値を見つけ出し、見つけ出した値をアナログ振幅
誤差検出器８１に設定することができる。

【０１６０】

【発明の効果】以上のように、本発明によれば、等化再
生信号の等化誤差量もしくはＢＥＲを最小とする等化再
生信号の振幅制御を実現することができ、本装置を磁気
ディスク装置等に適用した場合、高密度記録時のＢＥＲ
を改善できるため、磁気ディスク装置の高密度記録化、
ひいては、大容量化が可能になる。

【０１６１】また、ＶＧＡをアナログＶＧＡ制御ループ
で動作させている状態で、等化再生サンプリングデータ
の振幅を、最尤復号器が期待する最適振幅になるように
制御できるため、デジタルＶＧＡ制御ループへ、制御ル
ープの切り替え動作を行なったときのデジタルＶＧＡ引
き込み時間を短縮でき、ユーザが使用可能なデータ記憶
領域を増大させることができる。

【０１６２】よって、磁気ディスク装置等の記憶装置の
記憶容量を大幅に増大することが可能になった。

【図面の簡単な説明】

【図１】磁気ディスク装置用の再生信号処理装置の構成
図である。

【図２】ＶＧＡ、ＶＧＡ制御、振幅補正器、等化誤差検
出器の構成図である。

【図３】ループフィルタ及び振幅補正器の構成図であ
る。

【図４】ループフィルタ及び振幅補正器の他の構成図で
ある。

【図５】計算処理ブロックの構成図である。

【図６】計算処理ブロックの他の構成図である。

【図７】振幅補正動作を示すタイミングチャートの説明
図である。

【図８】振幅補正用DAC入出力特性、等化誤差もしくはB
ERの振幅補正用DACに対する依存性の説明図である。

【図９】アナログＶＧＡ制御による振幅補正機能を有す
る磁気ディスク用再生信号処理装置の構成図である。

【図１０】アナログＶＧＡ制御による振幅補正機能を有
する磁気ディスク用のＶＧＡ、ＶＧＡ制御の構成図であ
る。

【図１１】アナログＶＧＡ制御による振幅補正機能を有
する磁気ディスク装置用の振幅誤差平均値生成部の構成
図である。

【図１２】従来の磁気ディスク装置用の再生信号処理装
置の構成図である。

【図１３】従来のＶＧＡ、ＶＧＡ制御装置の構成、およ
び動作タイミングの説明図である。

【図１４】ＶＧＡ制御に用いるDACの入出力伝達特性の
説明図である。

【図１５】ＶＧＡの定常振幅誤差による等化再生サンプ
リングデータの変動状態を示す説明図である。

【図１６】アナログ及びデジタルＶＧＡ制御ループ動作
の説明図である。

【図１７】ＶＧＡ制御ループ切り替え時の過渡応答の説
明図である。

【図１８】磁気ディスク装置用の再生信号処理装置の他
の構成例を示す構成図である。

【図１９】ＢＥＲ検出器の構成例およびその動作の説明
図である。

【符号の説明】

１０…再生信号処理装置、１１…スピンドルモータ、１
２…磁気ディスク媒体、１３…磁気ヘッド、１４…ヘッ
ドアンプ（リードアンプ）、１５…ＶＧＡ（Variable G
ain Amplifier）、１６…ローパスフィルター（ＬＰ
Ｆ）、１７…等化器、１８…ＡＤＣ（Analog to Digita
l Convertor）、１９…最尤復号器、２０…デコーダ、
２１…ＰＬＬ（Phase Locked Loop）、２２…振幅補正
器、２３…等化誤差検出器、２４…ＶＧＡ制御、３１…
再生等化信号、３２…等化再生信号、３３…サンプリン
グクロック、３４…振幅補正信号、３５…マイクロプロ
セッサ入出力バス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奈良 孝 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (8)

【特許請求の範囲】
1. 【請求項１】データ再生を行なう信号処理装置であっ
   て、 入力される信号の増幅を行う可変利得増幅器と、該可変
   利得増幅器の出力信号を、所定の透過特性でフィルタリ
   ングして出力するフィルタと、 該フィルタの出力信号を所定の特性に等化して出力する
   等化器と、 該等化器の出力信号をアナログ・デジタル変換する変換
   器と、 該変換器の出力信号から、最も確からしい信号列を生
   成、出力する最尤復号器と、 該最尤復号器から出力される信号列のデコードを行うデ
   コーダと、 前記変換器の出力信号を用いて、信号処理のための同期
   クロックを生成する同期回路と、 与えられた信号にしたがって、前記可変利得増幅器の制
   御信号を生成する可変利得増幅器制御回路と、 前記最尤復号器に入力される信号である等化再生信号の
   等化誤差量を検出する等化誤差検出手段と、前記等化再
   生信号の振幅を補正するため、与えられた指示信号にし
   たがって、前記可変利得増幅器制御回路に信号を与える
   振幅補正手段と、を有する信号処理装置。
2. 【請求項２】請求項１において、さらに、等価誤差量を
   調整するための制御回路を備え、 該制御回路は、前記等化誤差検出手段が検出する等化誤
   差量を最小にするように、前記振幅補正手段に与える指
   示信号を生成する処理を行なうことを特徴とする信号処
   理装置。
3. 【請求項３】データ再生を行なう信号処理装置であっ
   て、 入力される信号の増幅を行う可変利得増幅器と、該可変
   利得増幅器の出力信号を、所定の透過特性でフィルタリ
   ングして出力するフィルタと、 該フィルタの出力信号を所定の特性に等化して出力する
   等化器と、 該等化器の出力信号をアナログ／デジタル変換する変換
   器と、 該変換器の出力信号から、最も確からしい信号列を生
   成、出力する最尤復号器と、 該最尤復号器から出力される信号列のデコードを行うデ
   コーダと、 前記変換器の出力信号を用いて、信号処理のための同期
   クロックを生成する同期回路と、 与えられた信号にしたがって、前記可変利得増幅器の制
   御信号を生成する可変利得増幅器制御回路と、 ビット読み出し誤り率を検出するビット読み出し誤り率
   検出手段と、前記等化再生信号の振幅を補正するため、
   与えられた指示信号にしたがって、前記可変利得増幅器
   制御回路に信号を与える振幅補正手段と、を有する信号
   処理装置。
4. 【請求項４】請求項３において、さらに、ビット読み出
   し誤り率を調整するための制御回路を備え、 該制御回路は、前記ビット読み出し誤り率検出手段が検
   出するビット読み出し誤り率を最小にするように、前記
   振幅補正手段に与える指示信号を生成する処理を行なう
   ことを特徴とする信号処理装置。
5. 【請求項５】請求項１、２、３および４のいずれかにお
   いて、前記振幅補正手段は、 与えられたデジタル指示信号にしたがって、該指示信号
   をアナログ信号に変換して、前記可変利得増幅器制御回
   路に、該アナログ信号を与える、デジタル・アナログ変
   換器であることを特徴とする信号処理装置。
6. 【請求項６】請求項１および２のいずれかにおいて、 前記等化誤差検出手段は、 前記等化再生信号から、前記最尤復号器の入力期待値を
   生成する期待値生成部と、前記等化再生信号の信号値と
   前記期待値生成部で生成した入力期待値の差分値を等化
   誤差量として求める等化誤差検出部とを備えることを特
   徴とする信号処理装置。
7. 【請求項７】請求項６において、さらに、前記等化誤差
   検出部が出力する等化誤差量から、 等化誤差量の、実効値または平均値を算出する計算処理
   部と、前記期待値生成部、前記等化誤差検出部、およ
   び、前記計算処理部の動作制御を行う動作制御部と、を
   備えることを特徴とする信号処理装置。
8. 【請求項８】データ再生を行なう信号処理装置であっ
   て、 入力される信号の増幅を行う可変利得増幅器と、該可変
   利得増幅器の出力信号を、所定の透過特性でフィルタリ
   ングして出力するフィルタと、 該フィルタの出力信号を所定の特性に等化して出力する
   等化器と、 該等化器の出力信号をアナログ・デジタル変換する変換
   器と、 該変換器の出力信号から、最も確からしい信号列を生
   成、出力する最尤復号器と、 該最尤復号器から出力される信号列のデコードを行うデ
   コーダと、 前記変換器の出力信号を用いて、信号処理のための同期
   クロックを生成する同期回路と、 与えられた信号にしたがって、前記可変利得増幅器の制
   御信号を生成する可変利得増幅器制御回路とを具備し、 前記可変利得増幅器制御回路は、 前記フィルタの出力信号を参照してアナログ信号の誤差
   量を検出するアナログ振幅誤差検出手段と、前記最尤復
   号器に入力される信号である等化再生信号の誤差量を検
   出するデジタル振幅誤差検出手段と、アナログ振幅誤差
   検出手段およびデジタル振幅誤差検出手段の動作を所定
   タイミングで切り換えるスイッチと、アナログ振幅誤差
   検出手段およびデジタル振幅誤差検出手段のいずれかが
   検出した誤差量に対応した制御信号を生成する手段と、
   前記デジタル振幅誤差検出手段が検出した誤差の平均値
   を求める振幅誤差平均値生成部とを備える信号処理装
   置。