JPH08321549A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08321549A JPH08321549A JP12507395A JP12507395A JPH08321549A JP H08321549 A JPH08321549 A JP H08321549A JP 12507395 A JP12507395 A JP 12507395A JP 12507395 A JP12507395 A JP 12507395A JP H08321549 A JPH08321549 A JP H08321549A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal
- insulating film
- redundant fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 141
- 239000002184 metal Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000009413 insulation Methods 0.000 claims 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体基板に損傷を与えることなく、冗長用
ヒューズ配線を切断でき歩留りの向上を図る。 【構成】 半導体基板１と、この半導体基板１に積層し
た第１絶縁膜１５と、この第１絶縁膜１５上に離間して
形成した一対の配線膜１６と、第１絶縁膜１５に積層さ
れ一対の配線膜１６の上に一対のコンタクトホール７を
形成した第２絶縁膜６と、一対のコンタクトホール７に
埋め込んだ第１金属膜８と、第２絶縁膜６上に形成され
第１金属膜８により一対の配線膜１６に接続した金属配
線９と、この金属配線９を分断するとともに内部に露出
したバイアホール１１が形成された第３絶縁膜１０と、
バイアホール７に埋め込まれた冗長用ヒューズ配線であ
る第２金属膜１２とを備えた。
ヒューズ配線を切断でき歩留りの向上を図る。 【構成】 半導体基板１と、この半導体基板１に積層し
た第１絶縁膜１５と、この第１絶縁膜１５上に離間して
形成した一対の配線膜１６と、第１絶縁膜１５に積層さ
れ一対の配線膜１６の上に一対のコンタクトホール７を
形成した第２絶縁膜６と、一対のコンタクトホール７に
埋め込んだ第１金属膜８と、第２絶縁膜６上に形成され
第１金属膜８により一対の配線膜１６に接続した金属配
線９と、この金属配線９を分断するとともに内部に露出
したバイアホール１１が形成された第３絶縁膜１０と、
バイアホール７に埋め込まれた冗長用ヒューズ配線であ
る第２金属膜１２とを備えた。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関する
ものである。
ものである。
【０００２】
【従来の技術】半導体メモリーでは歩留りを向上させる
ため、冗長ヒューズを使用している。冗長ヒューズは、
冗長用ヒューズ配線をレーザー光により切断することに
より、使用する配線の選択を行うものである。これによ
り、不良となった配線を別に設けてある配線に切り替え
て使用できるため（冗長救済）、歩留りを向上すること
ができる。
ため、冗長ヒューズを使用している。冗長ヒューズは、
冗長用ヒューズ配線をレーザー光により切断することに
より、使用する配線の選択を行うものである。これによ
り、不良となった配線を別に設けてある配線に切り替え
て使用できるため（冗長救済）、歩留りを向上すること
ができる。
【０００３】以下図面を参照しながら、従来の半導体装
置について説明する。図４は従来の実施例である半導体
装置の断面図である。図４において、３１はシリコン基
板、３２はＬＯＣＯＳ酸化膜、３３は減圧ＴＥＯＳ酸化
膜、３４はポリシリコン膜、３５はタングステンシリサ
イド膜、３６はボロンリン珪酸ガラス膜、４０は第１プ
ラズマＴＥＯＳ酸化膜、４３は第２プラズマＴＥＯＳ酸
化膜、４４はプラズマ窒化珪素膜である。
置について説明する。図４は従来の実施例である半導体
装置の断面図である。図４において、３１はシリコン基
板、３２はＬＯＣＯＳ酸化膜、３３は減圧ＴＥＯＳ酸化
膜、３４はポリシリコン膜、３５はタングステンシリサ
イド膜、３６はボロンリン珪酸ガラス膜、４０は第１プ
ラズマＴＥＯＳ酸化膜、４３は第２プラズマＴＥＯＳ酸
化膜、４４はプラズマ窒化珪素膜である。
【０００４】減圧ＴＥＯＳ酸化膜３３上にタングステン
シリサイド膜３５とポリシリコン膜３４の２層膜で構成
されたポリサイド配線が冗長用ヒューズ配線として設置
されている。レーザー光により冗長用ヒューズ配線を切
断するために、冗長用ヒューズ配線上のプラズマ窒化珪
素膜３４、第２プラズマＴＥＯＳ酸化膜３３、第１プラ
ズマＴＥＯＳ酸化膜３０と一部のボロンリン珪酸ガラス
膜３６をエッチングにより除去している。
シリサイド膜３５とポリシリコン膜３４の２層膜で構成
されたポリサイド配線が冗長用ヒューズ配線として設置
されている。レーザー光により冗長用ヒューズ配線を切
断するために、冗長用ヒューズ配線上のプラズマ窒化珪
素膜３４、第２プラズマＴＥＯＳ酸化膜３３、第１プラ
ズマＴＥＯＳ酸化膜３０と一部のボロンリン珪酸ガラス
膜３６をエッチングにより除去している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来例の構造では、エッチングを行う絶縁膜の種
類が多く、膜厚も厚いため、エッチング後のヒューズ素
子上の残膜がバラツキやすく、冗長用ヒューズ配線を切
断できないことがあった。この場合、不良となった配線
を救済できる確率（冗長救済率）が低下して歩留りが低
下する問題があった。また、冗長用ヒューズ配線を切断
する際のレーザー光の出力を高く設定すると、シリコン
基板３１に損傷を与えてしまい、損傷部から不純物がシ
リコン基板３１に進入し、信頼性不良を引き起こすとい
う問題があった。
ような従来例の構造では、エッチングを行う絶縁膜の種
類が多く、膜厚も厚いため、エッチング後のヒューズ素
子上の残膜がバラツキやすく、冗長用ヒューズ配線を切
断できないことがあった。この場合、不良となった配線
を救済できる確率（冗長救済率）が低下して歩留りが低
下する問題があった。また、冗長用ヒューズ配線を切断
する際のレーザー光の出力を高く設定すると、シリコン
基板３１に損傷を与えてしまい、損傷部から不純物がシ
リコン基板３１に進入し、信頼性不良を引き起こすとい
う問題があった。
【０００６】したがって、この発明の目的は、半導体基
板に損傷を与えることなく、冗長用ヒューズ配線を切断
でき歩留りの向上を図ることができる半導体装置を提供
することである。
板に損傷を与えることなく、冗長用ヒューズ配線を切断
でき歩留りの向上を図ることができる半導体装置を提供
することである。
【０００７】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板と、この半導体基板に積層した絶縁膜
と、この絶縁膜上に形成した金属配線と、この金属配線
を分断するとともに内部に露出したバイアホールが形成
された別の絶縁膜と、前記バイアホールに埋め込まれた
冗長用ヒューズ配線である金属膜とを備えたものであ
る。
置は、半導体基板と、この半導体基板に積層した絶縁膜
と、この絶縁膜上に形成した金属配線と、この金属配線
を分断するとともに内部に露出したバイアホールが形成
された別の絶縁膜と、前記バイアホールに埋め込まれた
冗長用ヒューズ配線である金属膜とを備えたものであ
る。
【０００８】請求項２記載の半導体装置は、半導体基板
と、この半導体基板に積層した第１絶縁膜と、この第１
絶縁膜上に離間して形成した一対の配線膜と、第１絶縁
膜に積層され一対の配線膜の上に一対のコンタクトホー
ルを形成した第２絶縁膜と、一対のコンタクトホールに
埋め込んだ第１金属膜と、第２絶縁膜上に形成され第１
金属膜により一対の配線膜に接続した金属配線と、この
金属配線を分断するとともに内部に露出したバイアホー
ルが形成された第３絶縁膜と、バイアホールに埋め込ま
れた冗長用ヒューズ配線である第２金属膜とを備えたも
のである。
と、この半導体基板に積層した第１絶縁膜と、この第１
絶縁膜上に離間して形成した一対の配線膜と、第１絶縁
膜に積層され一対の配線膜の上に一対のコンタクトホー
ルを形成した第２絶縁膜と、一対のコンタクトホールに
埋め込んだ第１金属膜と、第２絶縁膜上に形成され第１
金属膜により一対の配線膜に接続した金属配線と、この
金属配線を分断するとともに内部に露出したバイアホー
ルが形成された第３絶縁膜と、バイアホールに埋め込ま
れた冗長用ヒューズ配線である第２金属膜とを備えたも
のである。
【０００９】請求項３記載の半導体装置は、半導体基板
と、この半導体基板に積層した絶縁膜と、この絶縁膜上
に形成した金属配線と、この金属配線の全幅が内部に露
出したバイアホールが形成された別の絶縁膜と、バイア
ホールに埋め込まれてこのバイアホールの内部に露出し
た金属配線とともに冗長用ヒューズ配線を構成する金属
膜とを備えたものである。
と、この半導体基板に積層した絶縁膜と、この絶縁膜上
に形成した金属配線と、この金属配線の全幅が内部に露
出したバイアホールが形成された別の絶縁膜と、バイア
ホールに埋め込まれてこのバイアホールの内部に露出し
た金属配線とともに冗長用ヒューズ配線を構成する金属
膜とを備えたものである。
【００１０】請求項４記載の半導体装置は、半導体基板
と、この半導体基板に積層した第１絶縁膜と、この第１
絶縁膜上に離間して形成した一対の配線膜と、第１絶縁
膜に積層され一対の配線膜の上に一対のコンタクトホー
ルを形成した第２絶縁膜と、一対のコンタクトホールに
埋め込んだ第１金属膜と、第２絶縁膜上に形成され第１
金属膜により一対の配線膜に接続した金属配線と、この
金属配線の全幅が内部に露出したバイアホールが形成さ
れた第３絶縁膜と、バイアホールに埋め込まれてこのバ
イアホールの内部に露出した金属配線とともに冗長用ヒ
ューズ配線を構成する第２金属膜とを備えたものであ
る。
と、この半導体基板に積層した第１絶縁膜と、この第１
絶縁膜上に離間して形成した一対の配線膜と、第１絶縁
膜に積層され一対の配線膜の上に一対のコンタクトホー
ルを形成した第２絶縁膜と、一対のコンタクトホールに
埋め込んだ第１金属膜と、第２絶縁膜上に形成され第１
金属膜により一対の配線膜に接続した金属配線と、この
金属配線の全幅が内部に露出したバイアホールが形成さ
れた第３絶縁膜と、バイアホールに埋め込まれてこのバ
イアホールの内部に露出した金属配線とともに冗長用ヒ
ューズ配線を構成する第２金属膜とを備えたものであ
る。
【００１１】
【作用】請求項１の構成によれば、バイアホールに埋め
込んだ金属膜を冗長用ヒューズ配線としてあるので、冗
長用ヒューズ配線下に絶縁膜が配置される構成となり、
冗長用ヒューズ配線上に形成される絶縁膜の種類を少な
く、膜厚も薄くすることができる。このため、上記冗長
用ヒューズ配線上に形成される絶縁膜のエッチング後の
残膜がばらつき難く、冗長用ヒューズ配線すなわち金属
膜の切断を確実に行うことができ、冗長救済率を向上で
きる。
込んだ金属膜を冗長用ヒューズ配線としてあるので、冗
長用ヒューズ配線下に絶縁膜が配置される構成となり、
冗長用ヒューズ配線上に形成される絶縁膜の種類を少な
く、膜厚も薄くすることができる。このため、上記冗長
用ヒューズ配線上に形成される絶縁膜のエッチング後の
残膜がばらつき難く、冗長用ヒューズ配線すなわち金属
膜の切断を確実に行うことができ、冗長救済率を向上で
きる。
【００１２】また、例えば冗長用ヒューズ配線をレーザ
ー光で切断する際の出力を高く設定しても、冗長用ヒュ
ーズ配線である金属膜と半導体基板の間には、絶縁膜が
存在するため、半導体基板が損傷を受けることはない。
請求項２の構成によれば、バイアホールに埋め込んだ第
２金属膜を冗長用ヒューズ配線としてあるので、冗長用
ヒューズ配線下に第１絶縁膜および第２絶縁膜が配置さ
れる構成となり、冗長用ヒューズ配線上に形成される絶
縁膜の種類を少なく、膜厚も薄くすることができる。こ
のため、上記冗長用ヒューズ配線上に形成される絶縁膜
のエッチング後の残膜がばらつき難く、冗長用ヒューズ
配線すなわち第２金属膜の切断を確実に行うことがで
き、冗長救済率を向上できる。
ー光で切断する際の出力を高く設定しても、冗長用ヒュ
ーズ配線である金属膜と半導体基板の間には、絶縁膜が
存在するため、半導体基板が損傷を受けることはない。
請求項２の構成によれば、バイアホールに埋め込んだ第
２金属膜を冗長用ヒューズ配線としてあるので、冗長用
ヒューズ配線下に第１絶縁膜および第２絶縁膜が配置さ
れる構成となり、冗長用ヒューズ配線上に形成される絶
縁膜の種類を少なく、膜厚も薄くすることができる。こ
のため、上記冗長用ヒューズ配線上に形成される絶縁膜
のエッチング後の残膜がばらつき難く、冗長用ヒューズ
配線すなわち第２金属膜の切断を確実に行うことがで
き、冗長救済率を向上できる。
【００１３】また、例えば冗長用ヒューズ配線をレーザ
ー光で切断する際の出力を高く設定しても、冗長用ヒュ
ーズ配線である第２金属膜と半導体基板の間には、第１
絶縁膜および第２絶縁膜が存在するため、半導体基板が
損傷を受けることはない。さらに、バイアホール内の第
２金属膜は、金属配線、第１金属膜を介して、配線膜と
電気的に接続されているため、ヒューズの設計変更を行
わなくても、従来の技術と同様に、配線膜で配線の切り
替えを行うことができる。
ー光で切断する際の出力を高く設定しても、冗長用ヒュ
ーズ配線である第２金属膜と半導体基板の間には、第１
絶縁膜および第２絶縁膜が存在するため、半導体基板が
損傷を受けることはない。さらに、バイアホール内の第
２金属膜は、金属配線、第１金属膜を介して、配線膜と
電気的に接続されているため、ヒューズの設計変更を行
わなくても、従来の技術と同様に、配線膜で配線の切り
替えを行うことができる。
【００１４】請求項３の構成によれば、請求項１の作用
に加えて、冗長用ヒューズ配線を金属膜とバイアホール
の内部に露出した金属配線で構成したので、金属配線を
分断する工程を省略できる。冗長用ヒューズ配線を切断
する際には、金属膜とこれに重なった金属配線を切断す
る。この際、金属配線はその全幅がバイアホールの内部
に露出しているので、金属配線を分断することができ
る。
に加えて、冗長用ヒューズ配線を金属膜とバイアホール
の内部に露出した金属配線で構成したので、金属配線を
分断する工程を省略できる。冗長用ヒューズ配線を切断
する際には、金属膜とこれに重なった金属配線を切断す
る。この際、金属配線はその全幅がバイアホールの内部
に露出しているので、金属配線を分断することができ
る。
【００１５】請求項４では、請求項２の作用に加えて、
冗長用ヒューズ配線を第２金属膜とバイアホールの内部
に露出した金属配線で構成したので、金属配線を分断す
る工程を省略できる。冗長用ヒューズ配線を切断する際
には、第２金属膜とこれに重なった金属配線を切断す
る。この際、金属配線はその全幅がバイアホールの内部
に露出しているので、金属配線を分断することができ
る。
冗長用ヒューズ配線を第２金属膜とバイアホールの内部
に露出した金属配線で構成したので、金属配線を分断す
る工程を省略できる。冗長用ヒューズ配線を切断する際
には、第２金属膜とこれに重なった金属配線を切断す
る。この際、金属配線はその全幅がバイアホールの内部
に露出しているので、金属配線を分断することができ
る。
【００１６】
【実施例】この発明の第１の実施例の半導体装置を図１
に基づいて説明する。図１はこの発明の第１の実施例で
ある半導体装置の断面図である。図１において、１はシ
リコン基板等の半導体基板、２はＬＯＣＯＳ酸化膜、３
は減圧ＴＥＯＳ酸化膜、４はポリシリコン膜、５はタン
グステンシリサイド膜、６はボロンリン珪酸ガラス膜等
の第２絶縁膜、７はコンタクトホール、８はタングステ
ン膜等の第１金属膜、９はアルミ配線等の金属配線、１
０はプラズマＴＥＯＳ酸化膜等の第３絶縁膜、１１はバ
イアホール、１２はタングステン膜等の第２金属膜、１
３はプラズマＴＥＯＳ酸化膜、１４はプラズマ窒化珪素
膜である。
に基づいて説明する。図１はこの発明の第１の実施例で
ある半導体装置の断面図である。図１において、１はシ
リコン基板等の半導体基板、２はＬＯＣＯＳ酸化膜、３
は減圧ＴＥＯＳ酸化膜、４はポリシリコン膜、５はタン
グステンシリサイド膜、６はボロンリン珪酸ガラス膜等
の第２絶縁膜、７はコンタクトホール、８はタングステ
ン膜等の第１金属膜、９はアルミ配線等の金属配線、１
０はプラズマＴＥＯＳ酸化膜等の第３絶縁膜、１１はバ
イアホール、１２はタングステン膜等の第２金属膜、１
３はプラズマＴＥＯＳ酸化膜、１４はプラズマ窒化珪素
膜である。
【００１７】また、ＬＯＣＯＳ酸化膜２と減圧ＴＥＯＳ
酸化膜３を第１絶縁膜１５とし、ポリシリコン膜４とタ
ングステンシリサイド膜５で構成される２層膜（ポリサ
イド配線）を配線膜１６とする。また、第１金属膜８は
コンタクトホール７内に埋め込まれ、第２金属膜１２は
バイアホール１１内に埋め込まれている。第２金属膜１
２は、金属配線９、第１金属膜８を介して配線膜１６と
電気的に接続されている。この第２金属膜１２が、レー
ザー光により切断を行う冗長用ヒューズ配線である。冗
長用ヒューズ配線の切断を行うために、冗長用ヒューズ
配線すなわち第２金属膜１２上のプラズマ窒化珪素膜１
４と一部のプラズマＴＥＯＳ酸化膜１３をエッチングに
より除去している。
酸化膜３を第１絶縁膜１５とし、ポリシリコン膜４とタ
ングステンシリサイド膜５で構成される２層膜（ポリサ
イド配線）を配線膜１６とする。また、第１金属膜８は
コンタクトホール７内に埋め込まれ、第２金属膜１２は
バイアホール１１内に埋め込まれている。第２金属膜１
２は、金属配線９、第１金属膜８を介して配線膜１６と
電気的に接続されている。この第２金属膜１２が、レー
ザー光により切断を行う冗長用ヒューズ配線である。冗
長用ヒューズ配線の切断を行うために、冗長用ヒューズ
配線すなわち第２金属膜１２上のプラズマ窒化珪素膜１
４と一部のプラズマＴＥＯＳ酸化膜１３をエッチングに
より除去している。
【００１８】製造時には、半導体基板１に第１絶縁膜１
５を積層し、この第１絶縁膜１５上に一対の配線膜１
６，１６を離間して形成する。そして、一対の配線膜１
６，１６を埋設した状態で第１絶縁膜１５に第２絶縁膜
６を積層し、一対の配線膜１６，１６の上に一対のコン
タクトホール７，７を形成する。各々のコンタクトホー
ル７には第１金属膜８を埋め込んだ後、第２絶縁膜６上
の第１金属膜８の位置に対応するように金属配線９を形
成する。
５を積層し、この第１絶縁膜１５上に一対の配線膜１
６，１６を離間して形成する。そして、一対の配線膜１
６，１６を埋設した状態で第１絶縁膜１５に第２絶縁膜
６を積層し、一対の配線膜１６，１６の上に一対のコン
タクトホール７，７を形成する。各々のコンタクトホー
ル７には第１金属膜８を埋め込んだ後、第２絶縁膜６上
の第１金属膜８の位置に対応するように金属配線９を形
成する。
【００１９】つぎに、金属配線９を埋設した状態で第２
絶縁膜６に第３絶縁膜１０を積層し、金属配線９を分断
するとともに内部に露出したバイアホール１１を形成す
る。このバイアホール１１に第２金属膜１２を埋め込
む。これにより、第２金属膜１２は、上記のように金属
配線９、第１金属膜８を介して配線膜１６と接続され
る。この後、プラズマＴＥＯＳ酸化膜１３とプラズマ窒
化珪素膜１４を第２金属膜１２上に形成し、冗長用ヒュ
ーズ配線の切断を行うために、第２金属膜１２上のプラ
ズマ窒化珪素膜１４と一部のプラズマＴＥＯＳ酸化膜１
３をエッチングにより除去する。
絶縁膜６に第３絶縁膜１０を積層し、金属配線９を分断
するとともに内部に露出したバイアホール１１を形成す
る。このバイアホール１１に第２金属膜１２を埋め込
む。これにより、第２金属膜１２は、上記のように金属
配線９、第１金属膜８を介して配線膜１６と接続され
る。この後、プラズマＴＥＯＳ酸化膜１３とプラズマ窒
化珪素膜１４を第２金属膜１２上に形成し、冗長用ヒュ
ーズ配線の切断を行うために、第２金属膜１２上のプラ
ズマ窒化珪素膜１４と一部のプラズマＴＥＯＳ酸化膜１
３をエッチングにより除去する。
【００２０】この実施例では、バイアホール１１に埋め
込んだ第２金属膜１２を冗長用ヒューズ配線として使用
しているので、冗長用ヒューズ配線上に形成される絶縁
膜の種類を少なく、膜厚も薄くすることができる。この
ため、エッチング後の残膜がバラツキ難く、冗長用ヒュ
ーズ配線すなわち第２金属膜１２の切断を確実に行うこ
とができるので、冗長救済率を向上できる。
込んだ第２金属膜１２を冗長用ヒューズ配線として使用
しているので、冗長用ヒューズ配線上に形成される絶縁
膜の種類を少なく、膜厚も薄くすることができる。この
ため、エッチング後の残膜がバラツキ難く、冗長用ヒュ
ーズ配線すなわち第２金属膜１２の切断を確実に行うこ
とができるので、冗長救済率を向上できる。
【００２１】また、エッチングの際レーザー光の出力を
高く設定しても、第２金属膜１２と半導体基板１の間に
は、第２絶縁膜６、第１絶縁膜１５等が絶縁膜として存
在するため、半導体基板１が損傷を受けてしまうことは
ない。さらに、バイアホール１１内の第２金属膜１２
は、金属配線９、第１金属膜８を介して、ポリサイド配
線である配線膜１６と電気的に接続されているため、ヒ
ューズの設計変更を行わなくても、従来の技術と同様
に、ポリサイド配線で配線の切り替えを行うことができ
る。
高く設定しても、第２金属膜１２と半導体基板１の間に
は、第２絶縁膜６、第１絶縁膜１５等が絶縁膜として存
在するため、半導体基板１が損傷を受けてしまうことは
ない。さらに、バイアホール１１内の第２金属膜１２
は、金属配線９、第１金属膜８を介して、ポリサイド配
線である配線膜１６と電気的に接続されているため、ヒ
ューズの設計変更を行わなくても、従来の技術と同様
に、ポリサイド配線で配線の切り替えを行うことができ
る。
【００２２】第２の実施例を図２および図３に基づいて
説明する。第１の実施例では、バイアホール１１の埋め
込み用の第２金属膜１２を冗長用ヒューズ配線として単
独で設置しているが、第２実施例では、冗長用ヒューズ
配線を第２金属膜１２と金属配線９で構成している。す
なわち、図３に示すように、金属配線９の全幅がバイア
ホール１１の内部に露出するように、第２金属膜１２の
下層全体に金属配線９を設置している。
説明する。第１の実施例では、バイアホール１１の埋め
込み用の第２金属膜１２を冗長用ヒューズ配線として単
独で設置しているが、第２実施例では、冗長用ヒューズ
配線を第２金属膜１２と金属配線９で構成している。す
なわち、図３に示すように、金属配線９の全幅がバイア
ホール１１の内部に露出するように、第２金属膜１２の
下層全体に金属配線９を設置している。
【００２３】この実施例では、冗長用ヒューズ配線を第
２金属膜１２とバイアホール１１の内部に露出した金属
配線９で構成したので、金属配線９を分断する工程を省
略できる。冗長用ヒューズ配線を切断する際には、第２
金属膜１２とこれに重なった金属配線９を切断する。こ
の際、金属配線９はその全幅がバイアホール１１の内部
に露出しているので、金属配線９を分断することができ
る。
２金属膜１２とバイアホール１１の内部に露出した金属
配線９で構成したので、金属配線９を分断する工程を省
略できる。冗長用ヒューズ配線を切断する際には、第２
金属膜１２とこれに重なった金属配線９を切断する。こ
の際、金属配線９はその全幅がバイアホール１１の内部
に露出しているので、金属配線９を分断することができ
る。
【００２４】なお、上記実施例では、ヒューズの設計変
更を行わない場合の冗長ヒューズの構成について述べた
が、金属配線９で配線の切り替えを行うような設計の場
合には、コンタクトホール７、第１金属膜８、タングス
テンシリサイド膜５とポリシリコン膜４で構成される２
層膜（ポリサイド配線）を省略することができる。した
がって、請求項１、３において、絶縁膜は第１絶縁膜１
５および第２絶縁膜６を示し、別の絶縁膜は第３の絶縁
膜１０を示し、金属膜は第２金属膜１２を示す。
更を行わない場合の冗長ヒューズの構成について述べた
が、金属配線９で配線の切り替えを行うような設計の場
合には、コンタクトホール７、第１金属膜８、タングス
テンシリサイド膜５とポリシリコン膜４で構成される２
層膜（ポリサイド配線）を省略することができる。した
がって、請求項１、３において、絶縁膜は第１絶縁膜１
５および第２絶縁膜６を示し、別の絶縁膜は第３の絶縁
膜１０を示し、金属膜は第２金属膜１２を示す。
【００２５】
【発明の効果】請求項１の半導体装置によれば、バイア
ホールに埋め込んだ金属膜を冗長用ヒューズ配線として
あるので、冗長用ヒューズ配線下に絶縁膜が配置される
構成となり、冗長用ヒューズ配線上に形成される絶縁膜
の種類を少なく、膜厚も薄くすることができる。このた
め、上記冗長用ヒューズ配線上に形成される絶縁膜のエ
ッチング後の残膜がばらつき難く、冗長用ヒューズ配線
すなわち金属膜の切断を確実に行うことができ、冗長救
済率を向上できる。
ホールに埋め込んだ金属膜を冗長用ヒューズ配線として
あるので、冗長用ヒューズ配線下に絶縁膜が配置される
構成となり、冗長用ヒューズ配線上に形成される絶縁膜
の種類を少なく、膜厚も薄くすることができる。このた
め、上記冗長用ヒューズ配線上に形成される絶縁膜のエ
ッチング後の残膜がばらつき難く、冗長用ヒューズ配線
すなわち金属膜の切断を確実に行うことができ、冗長救
済率を向上できる。
【００２６】また、例えば冗長用ヒューズ配線をレーザ
ー光で切断する際の出力を高く設定しても、冗長用ヒュ
ーズ配線である金属膜と半導体基板の間には、絶縁膜が
存在するため、半導体基板が損傷を受けることはない。
したがって、半導体メモリーの歩留りを向上でき、半導
体デバイスの信頼性を向上できる。請求項２の半導体装
置によれば、バイアホールに埋め込んだ第２金属膜を冗
長用ヒューズ配線としてあるので、冗長用ヒューズ配線
下に第１絶縁膜および第２絶縁膜が配置される構成とな
り、冗長用ヒューズ配線上に形成される絶縁膜の種類を
少なく、膜厚も薄くすることができる。このため、上記
冗長用ヒューズ配線上に形成される絶縁膜のエッチング
後の残膜がばらつき難く、冗長用ヒューズ配線すなわち
第２金属膜の切断を確実に行うことができ、冗長救済率
を向上できる。
ー光で切断する際の出力を高く設定しても、冗長用ヒュ
ーズ配線である金属膜と半導体基板の間には、絶縁膜が
存在するため、半導体基板が損傷を受けることはない。
したがって、半導体メモリーの歩留りを向上でき、半導
体デバイスの信頼性を向上できる。請求項２の半導体装
置によれば、バイアホールに埋め込んだ第２金属膜を冗
長用ヒューズ配線としてあるので、冗長用ヒューズ配線
下に第１絶縁膜および第２絶縁膜が配置される構成とな
り、冗長用ヒューズ配線上に形成される絶縁膜の種類を
少なく、膜厚も薄くすることができる。このため、上記
冗長用ヒューズ配線上に形成される絶縁膜のエッチング
後の残膜がばらつき難く、冗長用ヒューズ配線すなわち
第２金属膜の切断を確実に行うことができ、冗長救済率
を向上できる。
【００２７】また、例えば冗長用ヒューズ配線をレーザ
ー光で切断する際の出力を高く設定しても、冗長用ヒュ
ーズ配線である第２金属膜と半導体基板の間には、第１
絶縁膜および第２絶縁膜が存在するため、半導体基板が
損傷を受けることはない。したがって、半導体メモリー
の歩留りを向上でき、半導体デバイスの信頼性を向上で
きる。
ー光で切断する際の出力を高く設定しても、冗長用ヒュ
ーズ配線である第２金属膜と半導体基板の間には、第１
絶縁膜および第２絶縁膜が存在するため、半導体基板が
損傷を受けることはない。したがって、半導体メモリー
の歩留りを向上でき、半導体デバイスの信頼性を向上で
きる。
【００２８】さらに、バイアホール内の第２金属膜は、
金属配線、第１金属膜を介して、配線膜と電気的に接続
されているため、ヒューズの設計変更を行わなくても、
従来の技術と同様に、配線膜で配線の切り替えを行うこ
とができる。請求項３の半導体装置によれば、請求項１
の効果に加えて、冗長用ヒューズ配線を金属膜とバイア
ホールの内部に露出した金属配線で構成したので、金属
配線を分断する工程を省略できる。冗長用ヒューズ配線
を切断する際には、金属膜とこれに重なった金属配線を
切断する。この際、金属配線はその全幅がバイアホール
の内部に露出しているので、金属配線を分断することが
できる。
金属配線、第１金属膜を介して、配線膜と電気的に接続
されているため、ヒューズの設計変更を行わなくても、
従来の技術と同様に、配線膜で配線の切り替えを行うこ
とができる。請求項３の半導体装置によれば、請求項１
の効果に加えて、冗長用ヒューズ配線を金属膜とバイア
ホールの内部に露出した金属配線で構成したので、金属
配線を分断する工程を省略できる。冗長用ヒューズ配線
を切断する際には、金属膜とこれに重なった金属配線を
切断する。この際、金属配線はその全幅がバイアホール
の内部に露出しているので、金属配線を分断することが
できる。
【００２９】請求項４では、請求項２の効果に加えて、
冗長用ヒューズ配線を第２金属膜とバイアホールの内部
に露出した金属配線で構成したので、金属配線を分断す
る工程を省略できる。冗長用ヒューズ配線を切断する際
には、第２金属膜とこれに重なった金属配線を切断す
る。この際、金属配線はその全幅がバイアホールの内部
に露出しているので、金属配線を分断することができ
る。
冗長用ヒューズ配線を第２金属膜とバイアホールの内部
に露出した金属配線で構成したので、金属配線を分断す
る工程を省略できる。冗長用ヒューズ配線を切断する際
には、第２金属膜とこれに重なった金属配線を切断す
る。この際、金属配線はその全幅がバイアホールの内部
に露出しているので、金属配線を分断することができ
る。
【図１】この発明の第１の実施例の半導体装置の断面図
である。
である。
【図２】第２の実施例の半導体装置の断面図である。
【図３】第２の実施例の半導体装置の平面図である。
【図４】従来例の半導体装置の断面図である。
１ 半導体基板 ６ 第２絶縁膜 ７ コンタクトホール ８ 第１金属膜 ９ 金属配線 １０ 第３絶縁膜 １１ バイアホール １２ 第２金属膜 １５ 第１絶縁膜 １６ 配線膜
Claims (4)
- 【請求項１】 半導体基板と、この半導体基板に積層し
た絶縁膜と、この絶縁膜上に形成した金属配線と、この
金属配線を分断するとともに内部に露出したバイアホー
ルが形成された別の絶縁膜と、前記バイアホールに埋め
込まれた冗長用ヒューズ配線である金属膜とを備えた半
導体装置。 - 【請求項２】 半導体基板と、この半導体基板に積層し
た第１絶縁膜と、この第１絶縁膜上に離間して形成した
一対の配線膜と、前記第１絶縁膜に積層され前記一対の
配線膜の上に一対のコンタクトホールを形成した第２絶
縁膜と、前記一対のコンタクトホールに埋め込んだ第１
金属膜と、前記第２絶縁膜上に形成され前記第１金属膜
により前記一対の配線膜に接続した金属配線と、この金
属配線を分断するとともに内部に露出したバイアホール
が形成された第３絶縁膜と、前記バイアホールに埋め込
まれた冗長用ヒューズ配線である第２金属膜とを備えた
半導体装置。 - 【請求項３】 半導体基板と、この半導体基板に積層し
た絶縁膜と、この絶縁膜上に形成した金属配線と、この
金属配線の全幅が内部に露出したバイアホールが形成さ
れた別の絶縁膜と、前記バイアホールに埋め込まれてこ
のバイアホールの内部に露出した前記金属配線とともに
冗長用ヒューズ配線を構成する金属膜とを備えた半導体
装置。 - 【請求項４】 半導体基板と、この半導体基板に積層し
た第１絶縁膜と、この第１絶縁膜上に離間して形成した
一対の配線膜と、前記第１絶縁膜に積層され前記一対の
配線膜の上に一対のコンタクトホールを形成した第２絶
縁膜と、前記一対のコンタクトホールに埋め込んだ第１
金属膜と、前記第２絶縁膜上に形成され前記第１金属膜
により前記一対の配線膜に接続した金属配線と、この金
属配線の全幅が内部に露出したバイアホールが形成され
た第３絶縁膜と、前記バイアホールに埋め込まれてこの
バイアホールの内部に露出した前記金属配線とともに冗
長用ヒューズ配線を構成する第２金属膜とを備えた半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12507395A JPH08321549A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12507395A JPH08321549A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321549A true JPH08321549A (ja) | 1996-12-03 |
Family
ID=14901158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12507395A Pending JPH08321549A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321549A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100241061B1 (ko) * | 1997-07-26 | 2000-02-01 | 윤종용 | 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치 |
| KR20020010467A (ko) * | 2000-07-28 | 2002-02-04 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 장치 및 그 제조 방법 |
| US6376894B1 (en) * | 1999-03-18 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100334865B1 (ko) * | 1998-12-30 | 2002-09-25 | 주식회사 하이닉스반도체 | 반도체소자의퓨즈형성방법 |
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| US7728406B2 (en) * | 2005-11-10 | 2010-06-01 | Renesas Technology Corp. | Semiconductor device |
-
1995
- 1995-05-24 JP JP12507395A patent/JPH08321549A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100241061B1 (ko) * | 1997-07-26 | 2000-02-01 | 윤종용 | 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치 |
| KR100334865B1 (ko) * | 1998-12-30 | 2002-09-25 | 주식회사 하이닉스반도체 | 반도체소자의퓨즈형성방법 |
| US6376894B1 (en) * | 1999-03-18 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR20020010467A (ko) * | 2000-07-28 | 2002-02-04 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 장치 및 그 제조 방법 |
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| JP4871132B2 (ja) * | 2003-11-04 | 2012-02-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びその形成方法 |
| US7728406B2 (en) * | 2005-11-10 | 2010-06-01 | Renesas Technology Corp. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| US6175145B1 (en) | Method of making a fuse in a semiconductor device and a semiconductor device having a fuse | |
| US6638845B2 (en) | Semiconductor device and manufacturing method of the same | |
| US6285540B1 (en) | Semiconductor device having a fuse | |
| US6531757B2 (en) | Semiconductor device fuse box with fuses of uniform depth | |
| JPH08321549A (ja) | 半導体装置 | |
| CN100420015C (zh) | 半导体器件 | |
| JPH09139431A (ja) | 半導体装置とその製造方法 | |
| US6284575B1 (en) | Method of making a semiconductor device having fuses for repair | |
| US6255144B1 (en) | Repairing fuse for semiconductor device and method for fabricating the same | |
| KR100741990B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6518158B1 (en) | Method of manufacturing a semiconductor device including a fuse | |
| US20080093705A1 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
| KR100340912B1 (ko) | 반도체장치의 퓨즈부의 구조및 그 제조방법 | |
| CN100388436C (zh) | 半导体组件之金属熔丝结构及其制造方法 | |
| JPH1131748A (ja) | 半導体装置およびその製造方法 | |
| US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
| JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR101025738B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| KR100285757B1 (ko) | 반도체장치및그제조방법 | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR20040008455A (ko) | 반도체소자의 퓨즈 형성방법 | |
| TW529147B (en) | Structure of metal fuse of semiconductor device | |
| JPH07273205A (ja) | 冗長ヒューズおよびその製造方法 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 |