JPH1131748A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】冗長回路を有する半導体装置のヒューズ上の絶
縁膜の厚みが適切に設定可能な半導体装置およびヒュー
ズ上の絶縁膜の厚みを容易に制御するのに好適な製造方
法を提供する。 【解決手段】ヒューズの溶断除去によって不良回路を予
備回路に置換可能な冗長機能と、ヒューズを覆うように
積層された絶縁膜とを有し、前記絶縁膜のヒューズ上の
領域を当該ヒューズ表面上に所定の膜厚の絶縁膜が残存
するように開口する開口部が形成された半導体装置の製
造方法であって、ヒューズ１０を覆うように積層された
絶縁層１２に、開口部１４の底壁の内周縁部１４ｃが平
面的に見てヒューズ１０の周囲を所定のマージンをもっ
て囲むように第２の絶縁層１２をエッチングして開口部
１４を形成するものとした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、より特定的には、冗長回路を有す
る半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】一般に、ＳＲＡＭ（Static Random Acce
ss Memory)、ＤＲＡＭ（Dynamic Random Access Memor
y) などの半導体装置には、その内部に冗長回路が組み
込まれている。この冗長回路は、半導体装置の製造工程
において生ずるランダムな欠陥による半導体装置の歩留
り低下を防止するために設けられている。すなわち、製
造時において特定回路部に欠陥が生じても、半導体装置
全体としての機能が損なわれないように、特定回路部と
置換可能なように同一の機能を有する予備の回路部が形
成されている。上記のような冗長回路を有する半導体装
置では、例えば、回路部に欠陥が存在した場合、この回
路部を不活性化させかつこの欠陥回路部に対応する冗長
回路部を活性化させるための切断可能なヒューズが形成
されている。これらのヒューズは、例えば、レーザビー
ムによって溶断除去される。

【０００３】ここで、図８は、半導体装置のヒューズ部
の概略構造の一例を示す説明であって、（ａ）は平面図
であり、（ｂ）は（ａ）のＡ−Ａ線方向の断面図であ
る。図８において、シリコン酸化膜等からなる層間絶縁
膜１０２上に複数のヒューズ１０３が配列するようにパ
ターニングされて形成されている。これらのヒューズ１
０３は、コンタクト１０４によって、上層の配線層１０
５に接続されており、配線層１０５は例えばアルミニウ
ム、ポリシリコン等の導電層で形成されている。配線層
１０５上には、シリコン酸化膜等からなる層間絶縁膜１
０７が形成されており、この層間絶縁膜１０６のヒュー
ズ１０３の上方には、ヒューズ１０３上にヒューズ上残
膜１０８を形成するようにヒューズ上開口部１０７が形
成されている。ヒューズ１０３は、例えばトランジスタ
やメモリトランジスタからなる正規の回路が不良の場合
に、当該不良回路を置換するための予備の回路を有する
冗長回路に、コンタクト１０４および配線層１０５を介
して接続されている。このヒューズ１０３のうち、不良
回路に対応するヒューズ１０３を、ヒューズ上開口部１
０７から、たとえば、レーザ光を照射して溶断すること
により、対応する冗長回路が活性化され、置換されるこ
とになる。

【０００４】ところで、上記したヒューズ１０３上のヒ
ューズ上残膜１０８の膜厚ｄ4 は、ヒューズ１０３の正
常な切断を行うことができる所定範囲に設定する必要が
ある。一般的には、この膜厚ｄ4 は、例えば、０．３〜
１．０μｍの範囲とすることが要求される。これは、ヒ
ューズ１０３上のヒューズ上残膜１０８の膜厚ｄが所定
範囲よりも厚すぎると、ヒューズ上残膜１０８をヒュー
ズ１０３上部の急激な温度上昇による圧力上昇によって
吹き飛ばすことができず、ヒューズ１０３を切断できな
いことがあるからである。また、ヒューズ１０３上のヒ
ューズ上残膜１０８の膜厚ｄが所定範囲よりも薄く、例
えば、ヒューズ１０３の表面が露出したような場合に
は、ヒューズ１０３の切断後、ヒューズ１０３の破片を
エッチング除去する際に、他の表面が露出したヒューズ
１０３までもがエッチング除去されてしまったり、半導
体装置をパッケージングする際にフィラー（充填材）に
よるヒューズの損傷によってヒューズが切断されること
がある等の不具合が生じることがあるからである。

【０００５】

【発明が解決しようとする課題】このため、層間絶縁膜
１０６を形成後に、これを選択的にエッチングしてヒュ
ーズ上開口部１０７を形成する際に、ヒューズ上残膜１
０８の膜厚ｄ4 を所定の範囲に制御する必要がある。し
かしがら、半導体装置の高集積度化、半導体装置の動作
速度の高速化を実現するために、半導体装置の配線層が
多層化される傾向にある。配線層の多層化に伴い、各配
線層間を絶縁する層間絶縁膜も多層化され、層間絶縁膜
の総和は非常に大きくなっており、層間絶縁膜の総和が
大きくなるほどヒューズ上残膜１０８の膜厚ｄ4 のばら
つきの範囲も大きくなり、これを所定の範囲に制御する
のは一層困難になっている。

【０００６】さらに、図８に示すように、層間絶縁膜１
０６を選択的にエッチングしてヒューズ上開口部１０７
を形成する際に、一般的なエッチングにおいては、開口
部１０７の底壁内周縁部１０７ａにおけるエッチング量
が底壁中心付近に比べて大きくなる。これは、開口部１
０７の側壁部分においてイオン種が反射して底壁内周縁
部１０７ａにおけるエッチング量が増加するためであ
り、また、開口部１０７の側壁が存在するために、底壁
内周縁部１０７ａには堆積物の付着量が底壁中心付近に
比べて少なく、このためエッチング量が増加するためで
ある。例えば、層間絶縁膜１０６のエッチング除去すべ
き膜厚が、例えば４〜５μｍの場合に、一般的なエッチ
ング条件でエッチングすると、ヒューズ上開口部１０７
の底壁内周縁部１０７ａでは、底壁の中心付近よりも
０．５μｍ以上も深く掘れてしまう。したがって、ヒュ
ーズ上残膜１０８の膜厚は、底壁中心付近の膜厚ｄ4 で
はなく、底壁内周縁部１０７ａにおける膜厚ｄ5 によっ
て決定される。例えば、ヒューズ上残膜１０８の膜厚を
上記の０．３〜１．０μｍの範囲に制御するためには、
膜厚ｄ4 と膜厚ｄ5 との差が０．５μｍであるとする
と、膜厚制御における許容誤差マージンは０．２μｍし
かなく、エッチングによるこのような膜厚制御は実質的
に困難である。

【０００７】本発明は、上述の問題点に鑑みてなされた
ものであって、冗長回路を有する半導体装置のヒューズ
上の絶縁膜の厚みが適切に設定可能な半導体装置および
ヒューズ上の絶縁膜の厚みを容易に制御するのに好適な
製造方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、ヒューズの溶
断除去によって不良回路を予備回路に置換可能な冗長機
能と、前記ヒューズを覆うように積層された絶縁膜とを
有し、前記絶縁膜のヒューズ上の領域に当該ヒューズ表
面上に所定の膜厚の絶縁膜が残存するように開口する開
口部が形成された半導体装置の製造方法であって、前記
予備回路と接続される導電層を形成し、前記導電層上に
第１の絶縁層を介して当該導電層と接続されるヒューズ
を形成し、前記ヒューズを覆うように積層され得る少な
くとも一の絶縁膜からなる第２の絶縁層に、前記開口部
の底壁の内周縁部が平面的に見て前記ヒューズの周囲を
所定のマージンをもって囲むように前記第２の絶縁層を
エッチングして開口部を形成する。

【０００９】本発明では、第２の絶縁層をエッチングし
て開口部を形成した際に、開口部の底壁の内周縁部が平
面的に見てヒューズの周囲を所定のマージンをもって囲
むように形成することにより、開口部の底壁の内周縁部
のエッチング量が開口部の底壁の中心部付近のエッチン
グ量よりも大きくなって、当該内周縁部が深く掘られた
としても、当該内周縁部はヒューズ上には存在しない。
このため、ヒューズ上に残存する絶縁膜の膜厚は略均等
となり、エッチングによる膜厚制御性が向上する。

【００１０】また、本発明は、前記ヒューズを覆うよう
に積層され得る少なくとも一の絶縁膜からなる第２の絶
縁層の中途に、当該第２の絶縁層の被エッチング特性と
異なる材料からなるエッチングストッパ層を形成するこ
とができる。これによって、非常に厚い膜厚の層間絶縁
層をエッチングしてヒューズ上に開口部を形成する際
に、開口部の底壁の内周縁部が平面的に見てヒューズの
周囲を所定のマージンをもって囲むように形成すること
により膜厚制御性が向上することに加えて、エッチング
ストッパ層によって層間絶縁層のエッチング量を制御す
ることができ、膜厚制御性が一層向上する。

【００１１】本発明の半導体装置は、ヒューズの溶断除
去によって不良回路を予備回路に置換可能な冗長機能を
有し、前記ヒューズ上に積層された絶縁膜の当該ヒュー
ズ上の領域を開口する開口部が形成された半導体装置で
あって、前記予備回路と接続された導電層と、前記導電
層上に第１の絶縁層を介して積層され、前記導電層と接
続されたヒューズと、前記ヒューズを覆うように積層さ
れた絶縁層であって、前記ヒューズ上に所定の膜厚の絶
縁膜が形成され、平面的に見て底壁の内周縁部が前記ヒ
ューズの周囲を所定のマージンをもって囲む開口部が形
成されている第２の絶縁層とを有する。

【００１２】また、本発明の半導体装置は、素子分離領
域によって区画された半導体基板の所定の領域に形成さ
れた導電層としてのソース・ドレイン拡散層と、前記半
導体基板上に絶縁層を介して形成されたヒューズと、前
記絶縁層に形成され、前記素子分離領域によって区画さ
れた異なる領域のソース・ドレイン拡散層と前記ヒュー
ズの両端部とをそれぞれ接続するコンタクトとを有する
ものとすることができる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。第１実施形態 図１は、本発明の第１の実施形態に係る半導体装置のヒ
ューズ部の構造を示す説明図であって、（ａ）は平面図
であり、（ｂ）は（ａ）のＡ−Ａ線方向の断面図であ
る。図１において、例えば、酸化シリコン膜、窒化シリ
コン膜などからなる層間絶縁層２は、図示しないシリコ
ン基板等の半導体基板上に直接または各種層を介して積
層されており、この層間絶縁層２上には、所定の方向に
複数の配線層４がパターニングされて形成されている。
これら配線層４は、中途で分離されており、これら分離
された配線層４ａおよび４ｂは、互いに所定の間隔で離
間している。配線層４は、例えばアルミニウム、ポリシ
リコン等の導電層で形成される。この配線層４上には、
例えば、酸化シリコン膜からなる層間絶縁膜８が形成さ
れており、この層間絶縁膜８上には、分離された配線層
４ａおよび４ｂの間を跨ぐようにヒューズ１０が形成さ
れている。このヒューズ１０は、例えば、ポリシリコ
ン、タングステン、アルミニウム等の導電層によって形
成される。ヒューズ１０は、層間絶縁膜８のヒューズ１
０の下方の両側端部の２箇所に形成されたコンタクト６
によって下層の配線層４と接続されている。コンタクト
６は、例えば、ポリシリコン、タングステン、アルミニ
ウム等の導電性の材料から形成される。

【００１４】ヒューズ１０上には、ヒューズ１０を覆う
ように、例えば、シリコン酸化膜からなる層間絶縁膜１
２が形成されている。層間絶縁膜１２には、ヒューズ１
０の上方に矩形状に開口されたヒューズ上開口部１４が
形成されている。このヒューズ上開口部１４の底壁は、
膜厚ｄ1 を有するヒューズ上残膜１６がヒューズ１０の
表面上に残存して形成されるように開口されている。ま
た、ヒューズ上開口部１４は、その開口が配列された全
てのヒューズ１０の周囲を所定のマージンをもって囲む
ように形成されている。すなわち、ヒューズ上開口部１
４の底壁内周を構成する各辺のうち長辺１４ａとヒュー
ズ１０の端部との間の距離ｄ2 が所定の長さとなるよう
に形成されている。また、ヒューズ上開口部１４の底壁
内周を構成する各辺のうち短辺１４ｂと配列された複数
のヒューズ１０のうち両端部に位置するヒューズ１０の
長手方向の端部との間の距離ｄ3 が所定の長さとなるよ
うに形成されている。

【００１５】なお、上記のように構成されるヒューズ部
を有する半導体装置においては、例えばトランジスタや
メモリトランジスタからなる正規の回路およびこの正規
の回路が不良の場合に、不良回路を置換するための予備
の回路を有する冗長回路の形成は、ヒューズ部を形成す
る工程の前後、あるいは、ヒューズ部を形成する工程と
共に形成される。また、上記の冗長回路は、配線層４を
介してヒューズ１０に接続されている。不良回路の対応
する冗長回路への置換は、ヒューズ上開口部１４が形成
された後、電気的な回路試験によって、不良回路が抽出
され、当該不良回路に対応するヒューズ１０を、ヒュー
ズ上開口部１４から、たとえば、レーザ光を照射して溶
断することにより、対応する冗長回路が活性化され、置
換されることになる。

【００１６】上記のように構成されるヒューズ部の製造
方法は、層間絶縁膜２を、例えば、酸化シリコンでＣＶ
Ｄ法によって形成した後、層間絶縁膜２上に、例えば、
ポリシリコン、アルミニウム等の導電性の材料をＣＶＤ
法によって堆積させ、これを、通常のフォトレジスト技
術、エッチング技術を用いてパターニングして配線層４
を形成する。

【００１７】次いで、配線層４を覆うように層間絶縁膜
８を、例えば、ＣＶＤ法によって形成し、この後、層間
絶縁膜８にコンタクト６用のコンタクトホールをエッチ
ング技術によって形成し、このコンタクトホール内に、
ポリシリコンなどの導電性の材料をＣＶＤ法などによっ
て埋め込み、コンタクト６を形成する。

【００１８】次いで、層間絶縁膜８上に、例えば、ポリ
シリコン、アルミニウム等の導電性の材料をＣＶＤ法に
よって堆積させ、これを通常のフォトレジスト技術、エ
ッチング技術を用いてパターニングしてコンタクト６と
接続されるようにヒューズ１０を形成する。

【００１９】次いで、ヒューズ１０を覆うように、層間
絶縁膜１２を、例えば、酸化シリコン等の材料でＣＶＤ
法によって形成する。

【００２０】ここで、層間絶縁膜１２上に、ヒューズ上
開口部１４を開口するためのレジストパターンを形成す
る。このレジストパターンは、配列された全てのヒュー
ズ１０の周囲を、層間絶縁膜１２の選択的なエッチング
によって形成されるヒューズ上開口部１４の底壁内周が
所定のマージンをもって囲むような形状となるように形
成する。レジストパターンは、図１においては、配列さ
れたヒューズ１０を囲む矩形状に開口するレジストパタ
ーンとなる。このレジストパターンの開口部の長辺およ
び短辺の長さは、層間絶縁膜１２の選択的なエッチング
により形成されるヒューズ上開口部１４の底壁内周を構
成する長辺１４ａとヒューズ１０との間の距離ｄ2 が所
定の長さとなり、短辺１４ｂとヒューズ１０との間の距
離ｄ3 が所定の長さとなるように決定する。

【００２１】上記の距離ｄ2 およびｄ3 の長さ、すなわ
ち、エッチング時のマージンは、図１（ｂ）に示すよう
に、形成されたヒューズ上開口部１４の底壁内周縁部１
４ｃにおけるエッチング除去量が相対的に大きくなっ
て、ヒューズ上残膜１６の膜厚がばらついたとしても、
ヒューズ１０上の膜厚ｄ1 は略均等とみなすことができ
る範囲で決定する。層間絶縁膜１２のエッチング除去す
べき膜厚が、例えば４〜５μｍの場合に、一般的なエッ
チング条件でエッチングすると、ヒューズ上開口部１４
の底壁内周では、底壁の中心付近よりも０．５μｍ以上
も深く掘れてしまう。したがって、窪み部１４ｃが深く
掘れてしまっても、ヒューズ１０上の膜厚ｄ1 は略均等
とみなすことができるように、エッチング除去すべき層
間絶縁膜１２の厚さやヒューズ１０の寸法等の条件に基
づいて上記の距離ｄ2 およびｄ3 の長さを適宜選択す
る。

【００２２】次いで、このように形成されたレジストパ
ターンをマスクとして、ヒューズ上開口部１４を開口
し、ヒューズ上残膜１６の膜厚ｄ１が、例えば０．３〜
１．０μｍの範囲の所定の膜厚となる時間で、エッチン
グを行う。これにより、図１に示したヒューズ上開口部
１４が形成される。

【００２３】以上のように、本実施形態では、ヒューズ
１０上のヒューズ上残膜１６の膜厚ｄ1 は、略均一とし
て取り扱うことができ、エッチング時にヒューズ上残膜
１６の膜厚ｄ1 の制御を行う際に、ヒューズ上開口部１
４の底壁内周縁部１４ｃにおいてエッチング量が過剰と
なることに起因する膜厚制御の許容誤差マージンの狭小
化を防ぐことができ、膜厚制御性を向上させることがで
きる。例えば、層間絶縁膜１２のエッチング除去すべき
膜厚が、例えば４〜５μｍの場合に、ヒューズ１０上の
ヒューズ上残膜１６の膜厚ｄ1 を０．３〜１．０μｍの
範囲に制御するのに、従来においては、膜厚制御におけ
る許容誤差マージンは、０．２μｍ程であったが、本実
施形態によれば、０．７μｍ程度の許容誤差マージンを
とることができ、膜厚制御性の向上が可能となった。

【００２４】第２実施形態 図２は、本発明の第２の実施形態に係る半導体装置のヒ
ューズ部の構造を示す断面図である。図２に示すヒュー
ズ部の構成は、第１の実施形態と基本的に同じである
が、第１実施形態ではヒューズが接続される導電層は、
配線層であったが、本実施形態では、接続される導電層
がソース・ドレイン拡散層である点で異なる。図２に示
すように、シリコン基板等の半導体基板２２には、例え
ば、ＬＯＣＯＳ法、Ｔｒｅｎｃｈ法等によって、例えば
シリコン酸化膜からなる素子分離領域２６が形成されて
おり、半導体基板２２の素子分離領域２６によって分離
された各領域には、不純物が導入されたソース・ドレイ
ン拡散層２４が形成されている。素子分離領域２６およ
びソース・ドレイン拡散層２４上には、例えばシリコン
酸化膜からなる層間絶縁層２７が形成され、この層間絶
縁層２７上の上記素子分離領域上に所定のパターンでヒ
ューズ３０が形成されている。このヒューズ３０は、素
子分離領域２６の両側に形成された上記のソース・ドレ
イン拡散層２４とそれぞれコンタクト２８によって接続
されている。層間絶縁層２７上には、ヒューズ３０を覆
うように、例えばシリコン酸化膜からなる層間絶縁層３
２が形成されている。この層間絶縁層３２には、上記し
た第１の実施形態の場合と同様に、ヒューズ上開口部３
４が、その開口がヒューズ１０の周囲を所定のマージン
をもって囲むように形成されている。

【００２５】このような構成のヒューズ部を有する半導
体装置では、例えば、ポリシリコン、タングステン、ア
ルミニウム等の配線層にヒューズ３０を接続するのでは
なく、導電層としてのソース・ドレイン拡散層２４に直
接接続されているため、上記第１の実施形態の効果に加
えて、ヒューズ３０を冗長回路に接続するための配線層
を省略でき、製造プロセスに要する工程数の削減が可能
となる。

【００２６】第３実施形態 次に、本発明の第３の実施形態について、図３〜図７を
参照して説明する。なお、本実施形態は、導電層とし
て、一のポリシリコン配線層および３層のアルミニウム
配線層を有する半導体装置に本発明を適用した場合につ
いて説明する。まず、図３に示すように、シリコン基板
からなる半導体基板４１上にフィールド酸化膜４２を、
例えば、３００ｎｍの膜厚で形成する。そして、フィー
ルド酸化膜４２上にポリシリコンからなるパターニング
された配線層４３を膜厚２００ｎｍで形成する。このと
き、トランジスタのゲート電極となる図示しない配線層
も同時に形成する。そして、上記の配線層４３を覆うよ
うに、層間絶縁膜４４を形成する。層間絶縁膜４４は、
例えば、ＴＥＯＳ（tetraethoxysilane) をソースとし
た減圧ＣＶＤ法によってシリコン酸化膜によって形成す
る。

【００２７】次いで、層間絶縁膜４４に、通常のフォト
リソグラフィ技術、エッチング技術を用いてコンタクト
ホールを開口し、これにコンタクト４５で埋め込む。コ
ンタクト４５は、例えば、ポリシリコン、アルミニウム
等の導電性材料をＣＶＤ法等によってコンタクトホール
内に堆積させて形成する。

【００２８】次いで、層間絶縁膜４４上にポリシリコ
ン、アルミニウム等の導電性材料をＣＶＤ法等によって
堆積させ、これを通常のフォトリソグラフィ技術、エッ
チング技術を用いてパターニングし、所定形状のヒュー
ズ４６を形成する。このヒューズ４６を覆うように、層
間絶縁膜４７を形成する。層間絶縁膜４７の形成は、Ｔ
ＥＯＳをソースとした減圧ＣＶＤ法によってシリコン酸
化膜を堆積させ、このシリコン酸化膜上にＣＶＤ法によ
ってＢＰＳＧ(Boron-doped Phospho-Silicate Glass)膜
を、例えば、６００ｎｍの膜厚で堆積させる。この状態
で例えば９００°Ｃ、１０分間の条件でリフローし、層
間絶縁膜４７の平坦化を図る。

【００２９】次いで、図４に示すように、層間絶縁膜４
７上にヒューズ４６を覆う十分に広い面積の矩形状のエ
ッチングストッパ層４８をパターニングして形成する。
エッチングストッパ層４８は、層間絶縁膜４７上にア
ルミニウムを例えば膜厚５００ｎｍとなるようにスパッ
タ法で堆積させた後、フォトリソグラフィでレジストパ
ターンを形成し、ドライエッチングで選択的にアルミニ
ウムを除去し、レジストを剥離することにより形成す
る。このとき、図示しない第１アルミニウム配線層を同
時に形成する。

【００３０】そして、層間絶縁膜４９を、たとえば、り
ん系のガスとＴＥＯＳとを用いたＣＶＤ法によって、膜
厚１μｍで形成する。また、図示しないが、層間絶縁膜
４９上に第１アルミニウム配線層と第２アルミニウム配
線層とを接続するためのコンタクトホールを、フォトリ
ソグラフィによるレジストパターンを形成してドライエ
ッチングで選択的に層間絶縁膜４９を除去し、レジスト
を剥離する。さらに、図示しないが、層間絶縁膜４９上
に第２アルミニウム配線層をアルミニウムを、例えば膜
厚５００ｎｍとなるようにスパッタ法で堆積させた後、
この上にフォトリソグラフィでレジストパターンを形成
し、ドライエッチングで選択的にアルミニウムを除去
し、その後当該レジストを剥離して形成する。

【００３１】次いで、図４に示すように、層間絶縁膜５
０を形成する。層間絶縁膜５０は、たとえば、Ｐ−ＴＥ
ＯＳをソースとしたＣＶＤ法による絶縁膜、ＴＥＯＳ−
Ｏ₃をソースとしたＣＶＤ法による絶縁膜およびＰ−Ｔ
ＥＯＳをソースとしたＣＶＤ法による絶縁膜の３層を膜
厚２μｍとなるように堆積することによって形成する。
そして、層間絶縁膜５０に第２および第３アルミニウム
配線層を接続するためのコンタクトホールを、フォトリ
ソグラフィによるレジストパターンを形成してドライエ
ッチングによって選択的に層間絶縁膜５０を除去して形
成し、その後に、当該レジストを剥離して形成する。ま
た、パターニングされた第３アルミニウム配線層を、ア
ルミニウムを膜厚５００ｎｍとなるようにスパッタ法に
よって堆積させた後、フォトリソグラフィで所定のレジ
ストパターンを形成し、ドライエッチングによって選択
的に当該アルミニウムを除去することにより形成する。
その後、当該レジストを剥離する。

【００３２】次いで、図５に示すように、ヒューズ４６
の上方の層間絶縁膜４９、５０およびエッチングストッ
パ層４８を選択的に除去して開口部５１を形成する。開
口部５１を形成するためには、層間絶縁膜５０上にフォ
トリソグラフィ加工技術によって膜厚５μｍの厚膜レジ
スト（通常は、１〜２μｍ）からなるレジストパターン
を形成する。そして、このレジストパターンをマスクと
して、層間絶縁膜４９、５０、すなわちエッチングスト
ッパ層４８までをドライエッチングによって選択的に除
去する。つづいて、上記レジストパターンをマスクとし
て、エッチングストッパ層４８をドライエッチングで選
択的に除去する。図に示すように、エッチングストッパ
層４８の一部は、層間絶縁層４７上に残存する。これに
より、開口部５１が形成される。

【００３３】次いで、上記レジストパターンを除去した
後、図６に示すように、層間絶縁膜５０上に、例えばＰ
−Ｓｉ₃ Ｎ₄ からなるパッシベーション膜５２をＣＶＤ
法により例えば８５０ｎｍの膜厚となるように堆積させ
る。これにより、開口部５１の側壁および底壁にもパッ
シベーション膜５２が堆積する。次いで、ヒューズ４６
の上方に堆積されたパッシベーション膜５２および図示
しないパッド形成部分（針立てやボンディング用の窓）
のパッシベーション膜５２を除去するためのレジストパ
ターン５３をフォトリソグラフィ加工技術によって同時
に形成する。レジストパターン５３は、パッシベーショ
ン膜５２上に形成するとともに、開口部５１の側壁上に
も、パッシベーション膜５１を介して形成する。このと
き、レジストパターン５３により形成する開口部５４
を、開口部５４の底壁を構成する各辺が、図６（ｂ）に
示すように、ヒューズ４６の短辺からの距離ｄ2 および
長辺からの距離ｄ3 がそれぞれ所定の長さとなるように
形成する。すなわち、開口部５４の底壁の内周縁部が所
定のマージンをもってヒューズ４６を囲むように形成す
る。

【００３４】そして、パッシベーション膜５２をレジス
トパターン５３をマスクとして、通常のドライエッチン
グ技術によって選択的に除去し、ヒューズ４６上にヒュ
ーズ上開口部６０を所定の膜厚ｄ1 のヒューズ上残膜４
７ａが形成されるように開口するとともに、図示しない
パッド形成部分を開口する。これによって、図７に示す
ように、ヒューズ上開口部６０の底壁の各辺は、平面的
に見てヒューズ４６を所定のマージンをもって囲むよう
に形成される。

【００３５】このようにして形成されたヒューズ上開口
部６０は、その底壁の周縁部６０ａが、図７（ａ）に示
すように、底壁の中心付近に比べて多くエッチングさ
れ、深く掘られた状態となるが、ヒューズ上残膜４７ａ
のヒューズ４６上の膜厚ｄ1 は略均等なものとして取り
扱うことができる。

【００３６】本実施形態によれば、エッチングストッパ
層４８をアルミニウムで形成することにより、エッチン
グストッパ層４８の上層に形成されるシリコン酸化膜か
らなる絶縁膜とのエッチング選択比を大きくとることが
でき、エッチングをエッチングストッパ層４８で確実に
停止させることができる。これに加えて、エッチングス
トッパ層４８を除去後に、ヒューズ４６上に堆積された
層間絶縁膜４７およびパッシベーション膜５２を、ヒュ
ーズ上開口部６０を形成するレジストパターンの開口を
ヒューズ４６を所定のマージンをもって囲むように形成
してエッチングするため、ヒューズ上開口部６０の底壁
内周縁部６０ａにおけるエッチング量が過剰となること
に起因する膜厚制御における許容誤差マージンの狭小化
を防ぐことができ、膜厚制御性を向上させることができ
る。このため、ヒューズ上残膜４７ａの膜厚ｄ1 の膜厚
制御が一層容易になり、層間絶縁膜が非常に厚い場合に
ヒューズ上開口部６０を形成する場合であっても、精度
良く膜厚制御を行うことができる。

【００３７】また、本実施形態では、ヒューズ上開口部
６０の形成の際の制限（エッチング量やエッチング条
件）が従来と比較して大幅に緩和されているため、ヒュ
ーズ上開口部６０の開口と同時にパッシベーション膜５
２にパッド形成用の開口部を同一の工程で形成すること
ができ、工程数の削減が可能になる。

【００３８】なお、第３の実施形態では、層間絶縁膜４
７上にエッチングストッパ層４８を形成し、エッチング
ストッパ層４８上に積層される各層間絶縁膜をエッチン
グしてこれら各層間絶縁膜およびエッチングストッパ層
４８を開口し、その後に再度層間絶縁膜５２およびパッ
シベーション膜５２を積層して、これをエッチングして
ヒューズ上開口部６０を開口する場合について説明した
が、本発明はこれに限定されない。すなわち、エッチン
グストッパ層上に積層された各層間絶縁膜をエッチング
ストッパ層まで開口し、この開口部をヒューズ上開口部
とする場合も、ヒューズを所定のマージンをもって囲む
ようにヒューズ上開口部を形成すれば、ヒューズ上電極
上の絶縁膜の膜厚を略均等にすることができる。この場
合には、ヒューズ上に積層される絶縁膜およびエッチン
グストッパ層の膜厚を予め管理しておけば、精度よくヒ
ューズ上残膜の膜厚の制御が可能となる。

【００３９】

【発明の効果】本発明によれば、ヒューズ上開口部のエ
ッチングによる形成の際に、ヒューズ上のヒューズ上残
膜の膜厚を略均一とすることができ、エッチング時にヒ
ューズ上残膜の膜厚の制御を行う際に、ヒューズ上開口
部の底壁内周縁部においてエッチング量が過剰となるこ
とに起因する膜厚制御の許容誤差マージンの狭小化を防
ぐことができ、膜厚制御性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の要
部断面図である。

【図２】本発明の第２の実施形態に係る半導体装置の要
部断面図である。

【図３】本発明の第３の実施形態に係る半導体装置の製
造方法を説明するための説明図である。

【図４】図３に続く製造工程を説明するための要部断面
図である。

【図５】図４に続く製造工程を説明するための要部断面
図である。

【図６】図５に続く製造工程を説明するための要部断面
図である。

【図７】図６に続く製造工程を説明するための要部断面
図である。

【図８】従来の半導体装置のヒューズ部の構造の一例を
示す説明図である。

【符号の説明】

２…層間絶縁層、４…配線層、６…コンタクト、８…層
間絶縁層、１０…ヒューズ、１２…層間絶縁層、１４…
ヒューズ上開口部、１６…ヒューズ上残膜。

Claims (10)

【特許請求の範囲】
1. 【請求項１】ヒューズの溶断除去によって不良回路を予
   備回路に置換可能な冗長機能と、前記ヒューズを覆うよ
   うに積層された絶縁膜とを有し、前記絶縁膜のヒューズ
   上の領域に当該ヒューズ表面上に所定の膜厚の絶縁膜が
   残存するように開口する開口部が形成された半導体装置
   の製造方法であって、 前記予備回路と接続される導電層を形成し、 前記導電層上に第１の絶縁層を介して当該導電層と接続
   されるヒューズを形成し、 前記ヒューズを覆うように積層され得る少なくとも一の
   絶縁膜からなる第２の絶縁層に、前記開口部の底壁の内
   周縁部が平面的に見て前記ヒューズの周囲を所定のマー
   ジンをもって囲むように前記第２の絶縁層をエッチング
   して開口部を形成する半導体装置の製造方法。
2. 【請求項２】前記導電層と前記ヒューズとの接続は、前
   記ヒューズの両端部の下方に位置する第１の絶縁層の領
   域を前記導電層が露出するまで開口して接続孔を形成
   し、この接続孔に導電性の材料を埋め込んで前記導電層
   と前記ヒューズとを接続する請求項１に記載の半導体装
   置の製造方法。
3. 【請求項３】前記開口部を形成する際には、平面的に見
   て前記ヒューズの周囲を所定のマージンをもって囲むよ
   うに開口するレジストパターンを前記第２の絶縁層上に
   形成し、 前記レジストパターンをマスクとして前記第２の絶縁層
   をエッチングして前記開口部を形成する請求項１に記載
   の半導体装置の製造方法。
4. 【請求項４】前記ヒューズを覆うように積層され得る少
   なくとも一の絶縁膜からなる第２の絶縁層の中途に、当
   該第２の絶縁層の被エッチング特性と異なる材料からな
   るエッチングストッパ層を形成する請求項１に記載の半
   導体装置の製造方法。
5. 【請求項５】平面的に見て前記ヒューズの周囲を所定の
   マージンをもって囲むように開口するレジストパターン
   を前記第２の絶縁層上に形成し、前記エッチングストッ
   パ層より上層の絶縁膜を、当該エッチングストッパ層が
   露出するまでエッチングして前記開口部を形成する請求
   項４に記載の半導体装置の製造方法。
6. 【請求項６】前記ヒューズの上方に位置する前記エッチ
   ングストッパ層より上層の絶縁膜を、平面的に見て当該
   ヒューズの周囲を囲む第１の開口部を当該エッチングス
   トッパ層が露出するまでエッチングして形成し、 前記第１の開口部を通じてエッチングストッパ層を下層
   の絶縁膜が露出するまでエッチングし、 前記第１の開口部を通じて、平面的に見て前記ヒューズ
   の周囲を所定のマージンをもって囲むように開口するレ
   ジストパターンを当該第１の開口部の側壁に形成し、当
   該レジストパターンをマスクとして、当該第１の開口部
   内に積層された絶縁膜をエッチングして第２の開口部を
   形成する請求項４に記載の半導体装置の製造方法。
7. 【請求項７】素子分離領域によって区画された半導体基
   板の所定の領域にソース・ドレイン拡散層を形成し、 前記ソース・ドレイン拡散層を前記導電層として、前記
   素子分離領域によって区画された異なる領域のソース・
   ドレイン拡散層間を接続するヒューズを前記半導体基板
   上に絶縁層を介して形成する請求項１に記載の半導体装
   置の製造方法。
8. 【請求項８】ヒューズの溶断除去によって不良回路を予
   備回路に置換可能な冗長機能を有し、前記ヒューズ上に
   積層された絶縁膜の当該ヒューズ上の領域を開口する開
   口部が形成された半導体装置であって、 前記予備回路と接続された導電層と、 前記導電層上に第１の絶縁層を介して積層され、前記導
   電層と接続されたヒューズと、 前記ヒューズを覆うように積層された絶縁層であって、
   前記ヒューズ上に所定の膜厚の絶縁膜が形成され、平面
   的に見て底壁の内周縁部が前記ヒューズの周囲を所定の
   マージンをもって囲む開口部が形成されている第２の絶
   縁層とを有する半導体装置。
9. 【請求項９】前記導電層と前記ヒューズとは、前記第１
   の絶縁層に形成された接続孔を通じて接続されている請
   求項８に記載の半導体装置。
10. 【請求項１０】素子分離領域によって区画された半導体
    基板の所定の領域に形成された導電層としてのソース・
    ドレイン拡散層と、 前記半導体基板上に絶縁層を介して形成されたヒューズ
    と、 前記絶縁層に形成され、前記素子分離領域によって区画
    された異なる領域のソース・ドレイン拡散層と前記ヒュ
    ーズの両端部とをそれぞれ接続するコンタクトとを有す
    る請求項８に記載の半導体装置。