JPH08321748A - 疑似雑音符号発生回路 - Google Patents
疑似雑音符号発生回路Info
- Publication number
- JPH08321748A JPH08321748A JP15102795A JP15102795A JPH08321748A JP H08321748 A JPH08321748 A JP H08321748A JP 15102795 A JP15102795 A JP 15102795A JP 15102795 A JP15102795 A JP 15102795A JP H08321748 A JPH08321748 A JP H08321748A
- Authority
- JP
- Japan
- Prior art keywords
- output
- sequence
- code
- vector multiplication
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/16—Code allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0022—PN, e.g. Kronecker
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】本発明は疑似雑音符号発生回路に関し、動作速
度を下げることができるようにする。 【構成】最長線形符号系列をＮチツプ間隔で順次発生す
る系列発生手段（１１）と、系列発生手段を形成するレ
ジスタの状態値（Ｓ１）を基に、系列発生手段で飛ばさ
れた部分の値をそれぞれベクトル乗算によつて求める第
１から第（Ｎ−１）のベクトル乗算手段（１２〜１４）
とを設け、系列発生手段の出力（ＰＮ１）と第１から第
（Ｎ−１）のベクトル乗算手段の出力（ＰＮ２〜ＰＮ
４）とを基に連続した疑似雑音符号を発生するようにし
たことにより、従来に比して動作速度を１／Ｎに下げる
ことができる。これにより動作電圧を下げて低消費電力
化を実現することができる。
度を下げることができるようにする。 【構成】最長線形符号系列をＮチツプ間隔で順次発生す
る系列発生手段（１１）と、系列発生手段を形成するレ
ジスタの状態値（Ｓ１）を基に、系列発生手段で飛ばさ
れた部分の値をそれぞれベクトル乗算によつて求める第
１から第（Ｎ−１）のベクトル乗算手段（１２〜１４）
とを設け、系列発生手段の出力（ＰＮ１）と第１から第
（Ｎ−１）のベクトル乗算手段の出力（ＰＮ２〜ＰＮ
４）とを基に連続した疑似雑音符号を発生するようにし
たことにより、従来に比して動作速度を１／Ｎに下げる
ことができる。これにより動作電圧を下げて低消費電力
化を実現することができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図１０） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 （１）概要 （２）第１実施例 （２−１）全体構成（図１及び図２） （２−２）系列発生器の構成（図３） （２−３）制御回路の構成（図４） （２−４）ベクトル乗算遅延回路の構成（図５） （２−５）動作及び効果 （３）第２実施例 （３−１）全体構成（図６及び図７） （３−２）制御回路の構成（図８） （３−３）動作及び効果 （４）他の実施例（図９） 発明の効果
【０００２】
【産業上の利用分野】本発明は疑似雑音符号発生回路に
関し、例えばＣＤＭＡ（Code Division Multiple Acces
s ：符号分割多重）方式のセルラー電話システム（以
下、略してＣＤＭＡセルラーと呼ぶ）に用いられるＰＮ
発生回路に適用して好適なものである。
関し、例えばＣＤＭＡ（Code Division Multiple Acces
s ：符号分割多重）方式のセルラー電話システム（以
下、略してＣＤＭＡセルラーと呼ぶ）に用いられるＰＮ
発生回路に適用して好適なものである。
【０００３】
【従来の技術】従来、ＣＤＭＡセルラーにおいては、ス
ペクトル拡散によつて通信するため、そのスペクトル拡
散に使用するＰＮ符号（Pseudo random Noise sequence
code：疑似雑音符号）を例えば図１０に示すようなＰ
Ｎ発生回路を用いて発生するようになされている。但
し、ここでは説明を簡略化するためＰＮ発生回路として
次数が４次のものを示している。このＰＮ発生回路１は
４次（周期が「１５」）のＭ系列符号（Maximum length
linear shift resister sequence code：最長線形符号
系列）を発生するもので、クロツク信号ＣＫが入力され
る毎にＭ系列符号の１つの値を最終段の遅延型フリツプ
フロツプ（ＤＦＦ）５から出力するようになされてい
る。因みに、このＰＮ発生回路１は外部から初期化信号
Ｓint を入力することにより、各遅延型フリツプフロツ
プ２〜５が初期化され、ＰＮ発生回路１全体が初期化さ
れるようになされている。
ペクトル拡散によつて通信するため、そのスペクトル拡
散に使用するＰＮ符号（Pseudo random Noise sequence
code：疑似雑音符号）を例えば図１０に示すようなＰ
Ｎ発生回路を用いて発生するようになされている。但
し、ここでは説明を簡略化するためＰＮ発生回路として
次数が４次のものを示している。このＰＮ発生回路１は
４次（周期が「１５」）のＭ系列符号（Maximum length
linear shift resister sequence code：最長線形符号
系列）を発生するもので、クロツク信号ＣＫが入力され
る毎にＭ系列符号の１つの値を最終段の遅延型フリツプ
フロツプ（ＤＦＦ）５から出力するようになされてい
る。因みに、このＰＮ発生回路１は外部から初期化信号
Ｓint を入力することにより、各遅延型フリツプフロツ
プ２〜５が初期化され、ＰＮ発生回路１全体が初期化さ
れるようになされている。
【０００４】
【発明が解決しようとする課題】ところでＣＤＭＡセル
ラーでは、スペクトル拡散に使用するＰＮ符号の速度
（すなわちチツプレート）が約 9.8〔MHz 〕であるた
め、図１０に示したような構成を用いた場合にはＰＮ発
生回路は 9.8〔MHz 〕の速度で動作しなければならな
い。このため端末装置としてはハードウエアの動作速度
を下げることができず、低消費電力化が実現し難い問題
がある。
ラーでは、スペクトル拡散に使用するＰＮ符号の速度
（すなわちチツプレート）が約 9.8〔MHz 〕であるた
め、図１０に示したような構成を用いた場合にはＰＮ発
生回路は 9.8〔MHz 〕の速度で動作しなければならな
い。このため端末装置としてはハードウエアの動作速度
を下げることができず、低消費電力化が実現し難い問題
がある。
【０００５】通常、ハードウエアの消費電力を低減する
には、高速で動作する部分の回路規模を小さくする方
法、動作電圧を下げる方法、回路の付加容量を低減する
方法等が考えられる。このうち特に効果が大きいのが動
作電圧を下げる方法で、電圧の２乗に比例して消費電力
を低減できる。
には、高速で動作する部分の回路規模を小さくする方
法、動作電圧を下げる方法、回路の付加容量を低減する
方法等が考えられる。このうち特に効果が大きいのが動
作電圧を下げる方法で、電圧の２乗に比例して消費電力
を低減できる。
【０００６】ＣＤＭＡセルラーのようなスペクトル拡散
通信の場合、情報変調信号にさらに高速のＰＮ符号を掛
け合わせることにより周波数帯域を拡大させる。このた
めＰＮ発生回路の動作速度は非常に高く、スペクトル拡
散通信では他の方式に比較してハードウエアの動作速度
が大きく、動作電圧が下げ難い。このためスペクトル拡
散通信では他の方式に比較して低消費電力化が難しくな
る。
通信の場合、情報変調信号にさらに高速のＰＮ符号を掛
け合わせることにより周波数帯域を拡大させる。このた
めＰＮ発生回路の動作速度は非常に高く、スペクトル拡
散通信では他の方式に比較してハードウエアの動作速度
が大きく、動作電圧が下げ難い。このためスペクトル拡
散通信では他の方式に比較して低消費電力化が難しくな
る。
【０００７】ところでスペクトル拡散通信の場合でもハ
ードウエアの中で最も大きな動作速度を持つＰＮ発生回
路の動作速度を低く抑えることができれば、動作電圧を
下げて端末装置の消費電力を低減することができると考
えられる。
ードウエアの中で最も大きな動作速度を持つＰＮ発生回
路の動作速度を低く抑えることができれば、動作電圧を
下げて端末装置の消費電力を低減することができると考
えられる。
【０００８】本発明は以上の点を考慮してなされたもの
で、動作速度を下げることができる疑似雑音符号発生回
路を提案しようとするものである。
で、動作速度を下げることができる疑似雑音符号発生回
路を提案しようとするものである。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、最長線形符号系列をＮチツプ間隔
で順次発生する系列発生手段と、系列発生手段を形成す
るレジスタの状態値を基に、系列発生手段で飛ばされた
部分の値をそれぞれベクトル乗算によつて求める第１か
ら第（Ｎ−１）のベクトル乗算手段とを設け、系列発生
手段の出力と第１から第（Ｎ−１）のベクトル乗算手段
の出力とを基に連続した疑似雑音符号を発生するように
した。
め本発明においては、最長線形符号系列をＮチツプ間隔
で順次発生する系列発生手段と、系列発生手段を形成す
るレジスタの状態値を基に、系列発生手段で飛ばされた
部分の値をそれぞれベクトル乗算によつて求める第１か
ら第（Ｎ−１）のベクトル乗算手段とを設け、系列発生
手段の出力と第１から第（Ｎ−１）のベクトル乗算手段
の出力とを基に連続した疑似雑音符号を発生するように
した。
【００１０】
【作用】系列発生手段によつて最長線形符号系列をＮチ
ツプ間隔で発生し、飛ばされた（Ｎ−１）チツプ分の値
を第１から第（Ｎ−１）のベクトル乗算手段によつて求
めるようにしたことにより、従来に比して動作速度を１
／Ｎに下げることができる。
ツプ間隔で発生し、飛ばされた（Ｎ−１）チツプ分の値
を第１から第（Ｎ−１）のベクトル乗算手段によつて求
めるようにしたことにより、従来に比して動作速度を１
／Ｎに下げることができる。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１２】（１）概要 通常、ＣＤＭＡセルラーに用いられるＰＮ発生回路は基
本的にＭ系列符号を発生する系列発生器によつて構成さ
れている。本実施例においては、系列発生器でクロツク
毎にＮチツプ毎のＭ系列符号を出力するようにし、そし
て系列発生器でスキツプされてしまう（Ｎ−１）チツプ
分の値を系列発生器のレジスタの状態値からベクトル乗
算を用いて生成するようにする。これにより本実施例に
おいては、ＰＮ発生回路の動作速度を１／Ｎに下げ、回
路の動作電圧を下げて低消費電力化を実現する。
本的にＭ系列符号を発生する系列発生器によつて構成さ
れている。本実施例においては、系列発生器でクロツク
毎にＮチツプ毎のＭ系列符号を出力するようにし、そし
て系列発生器でスキツプされてしまう（Ｎ−１）チツプ
分の値を系列発生器のレジスタの状態値からベクトル乗
算を用いて生成するようにする。これにより本実施例に
おいては、ＰＮ発生回路の動作速度を１／Ｎに下げ、回
路の動作電圧を下げて低消費電力化を実現する。
【００１３】またＣＤＭＡセルラーに用いられるＰＮ符
号は、１５次のＭ系列符号の周期の最後（具体的には
「０」が１４回続いた後）に「０」を１つ追加挿入し
て、周期が２15になるように調整されている。このため
単純なベクトル乗算ではＰＮ符号の周期の最後の部分を
発生し得ないが、本実施例においては、選択回路、初期
化入力付きの系列発生器及びこれらを制御する制御回路
を追加することにより、簡易な構成で容易にこの部分を
生成するようにする。
号は、１５次のＭ系列符号の周期の最後（具体的には
「０」が１４回続いた後）に「０」を１つ追加挿入し
て、周期が２15になるように調整されている。このため
単純なベクトル乗算ではＰＮ符号の周期の最後の部分を
発生し得ないが、本実施例においては、選択回路、初期
化入力付きの系列発生器及びこれらを制御する制御回路
を追加することにより、簡易な構成で容易にこの部分を
生成するようにする。
【００１４】（２）第１実施例 （２−１）全体構成 図１において、１０は全体としてＣＤＭＡセルラーに用
いられるＰＮ発生回路を示し、従来に比較して１／４の
動作速度でＰＮ符号を発生する。この場合、ＰＮ発生回
路１０は、ＣＤＭＡセルラーの仕様に応じて１５次のＭ
系列符号の最後に「０」を１つ追加挿入した周期が２15
の系列をＰＮ符号として発生する。
いられるＰＮ発生回路を示し、従来に比較して１／４の
動作速度でＰＮ符号を発生する。この場合、ＰＮ発生回
路１０は、ＣＤＭＡセルラーの仕様に応じて１５次のＭ
系列符号の最後に「０」を１つ追加挿入した周期が２15
の系列をＰＮ符号として発生する。
【００１５】まず系列発生器１１はクロツク信号ＣＫに
基づいて１５次のＭ系列符号を４チツプ間隔で順次発生
するものであり、各レジスタの状態値Ｓ１のうち最終段
のレジスタの状態値を第１のＰＮ出力ＰＮ１として出力
すると共に、各レジスタの状態値Ｓ１をベクトル乗算遅
延回路１２〜１４及び制御回路１５に出力する。因み
に、この系列発生器１１は外部からの初期化信号Ｓ２又
は制御回路１５から出力される系列エンド信号Ｓ３によ
つて初期化されるようになされている。
基づいて１５次のＭ系列符号を４チツプ間隔で順次発生
するものであり、各レジスタの状態値Ｓ１のうち最終段
のレジスタの状態値を第１のＰＮ出力ＰＮ１として出力
すると共に、各レジスタの状態値Ｓ１をベクトル乗算遅
延回路１２〜１４及び制御回路１５に出力する。因み
に、この系列発生器１１は外部からの初期化信号Ｓ２又
は制御回路１５から出力される系列エンド信号Ｓ３によ
つて初期化されるようになされている。
【００１６】ベクトル乗算遅延回路１２〜１４は状態値
Ｓ１から得られる状態ベクトルと内部の遅延ベクトル発
生器で発生した遅延ベクトルとを乗算することにより、
系列発生器１１で発生した４チツプ間隔のＭ系列符号の
間にある部分（すなわち飛ばされた部分）を発生するも
のである。このうちベクトル乗算遅延回路１２は系列発
生器１１によつて発生したＭ系列符号の次のチツプの値
を求め、その求めた値を第２のＰＮ出力ＰＮ２として出
力する。またベクトル乗算遅延回路１３は系列発生器１
１によつて発生したＭ系列符号の２つ後のチツプの値を
求め、その求めた値を第３のＰＮ出力ＰＮ３として出力
する。
Ｓ１から得られる状態ベクトルと内部の遅延ベクトル発
生器で発生した遅延ベクトルとを乗算することにより、
系列発生器１１で発生した４チツプ間隔のＭ系列符号の
間にある部分（すなわち飛ばされた部分）を発生するも
のである。このうちベクトル乗算遅延回路１２は系列発
生器１１によつて発生したＭ系列符号の次のチツプの値
を求め、その求めた値を第２のＰＮ出力ＰＮ２として出
力する。またベクトル乗算遅延回路１３は系列発生器１
１によつて発生したＭ系列符号の２つ後のチツプの値を
求め、その求めた値を第３のＰＮ出力ＰＮ３として出力
する。
【００１７】同様にしてベクトル乗算遅延回路１４は系
列発生器１１で発生したＭ系列符号の３つ後のチツプの
値を求めるが、その求めた値は第３のＰＮ出力ＰＮ３と
共に選択回路１６に出力される。選択回路１６は制御回
路１５から出力される系列エンド信号Ｓ３に基づき、系
列発生器１１の周期の最終状態では第３のＰＮ出力ＰＮ
３を選択し、それ以外の部分ではベクトル乗算遅延回路
１４で求めた値を選択する。そして選択回路１６は選択
した値を第４のＰＮ出力ＰＮ４として出力する。
列発生器１１で発生したＭ系列符号の３つ後のチツプの
値を求めるが、その求めた値は第３のＰＮ出力ＰＮ３と
共に選択回路１６に出力される。選択回路１６は制御回
路１５から出力される系列エンド信号Ｓ３に基づき、系
列発生器１１の周期の最終状態では第３のＰＮ出力ＰＮ
３を選択し、それ以外の部分ではベクトル乗算遅延回路
１４で求めた値を選択する。そして選択回路１６は選択
した値を第４のＰＮ出力ＰＮ４として出力する。
【００１８】このように最終状態で第３のＰＮ出力ＰＮ
３を選択する理由は、発生するＰＮ符号が上述のように
１５次のＭ系列符号の周期の最後に「０」を１つ追加挿
入したものであるため最後の「０」の部分がベクトル乗
算では単純に求められないからである。しかしながら最
後の「０」の部分はその１つ前（すなわち第３のＰＮ出
力ＰＮ３）と等しいため、この実施例の場合には、構成
を簡略化するため第３のＰＮ出力ＰＮ３を第４のＰＮ出
力ＰＮ４として出力している。
３を選択する理由は、発生するＰＮ符号が上述のように
１５次のＭ系列符号の周期の最後に「０」を１つ追加挿
入したものであるため最後の「０」の部分がベクトル乗
算では単純に求められないからである。しかしながら最
後の「０」の部分はその１つ前（すなわち第３のＰＮ出
力ＰＮ３）と等しいため、この実施例の場合には、構成
を簡略化するため第３のＰＮ出力ＰＮ３を第４のＰＮ出
力ＰＮ４として出力している。
【００１９】制御回路１５は系列発生器１１から出力さ
れる状態値Ｓ１を監視することにより周期的に変化する
系列発生器１１の状態のうち最終状態を検出する。そし
て制御回路１５は最終状態を検出した場合、系列エンド
信号Ｓ３を選択回路１６に出力して最終状態であること
を知らせると共に、系列エンド信号Ｓ３を系列発生器１
１に出力して当該系列発生器１１を初期化する。この場
合、最終状態で系列発生器１１を初期化する理由は、初
期化をしないと系列発生器１１の状態が順次ずれて行
き、不都合を生じるからである。
れる状態値Ｓ１を監視することにより周期的に変化する
系列発生器１１の状態のうち最終状態を検出する。そし
て制御回路１５は最終状態を検出した場合、系列エンド
信号Ｓ３を選択回路１６に出力して最終状態であること
を知らせると共に、系列エンド信号Ｓ３を系列発生器１
１に出力して当該系列発生器１１を初期化する。この場
合、最終状態で系列発生器１１を初期化する理由は、初
期化をしないと系列発生器１１の状態が順次ずれて行
き、不都合を生じるからである。
【００２０】ここで図２に示すタイミングチヤートを用
いてこのＰＮ発生回路１０の動作を説明する。まず図２
（Ａ）、（Ｂ）及び（Ｄ）に示すように、系列発生器１
１はクロツク信号ＣＫに基づいて４チツプおきにＭ系列
符号〔Ｍ（１）、Ｍ（５）、……〕を発生し、第１のＰ
Ｎ出力ＰＮ１として出力する。そして図２（Ｂ）及び
（Ｃ）に示すように、制御回路１５によつて最終状態が
検出されると、系列発生器１１は初期化されて初期状態
に戻り、再び順にＭ系列符号〔Ｍ（１）、Ｍ（５）、…
…〕を発生する。
いてこのＰＮ発生回路１０の動作を説明する。まず図２
（Ａ）、（Ｂ）及び（Ｄ）に示すように、系列発生器１
１はクロツク信号ＣＫに基づいて４チツプおきにＭ系列
符号〔Ｍ（１）、Ｍ（５）、……〕を発生し、第１のＰ
Ｎ出力ＰＮ１として出力する。そして図２（Ｂ）及び
（Ｃ）に示すように、制御回路１５によつて最終状態が
検出されると、系列発生器１１は初期化されて初期状態
に戻り、再び順にＭ系列符号〔Ｍ（１）、Ｍ（５）、…
…〕を発生する。
【００２１】これに対してベクトル乗算遅延回路１２〜
１４は、系列発生器１１から出力される状態値Ｓ１を基
にしたベクトル乗算により、第１のＰＮ出力ＰＮ１に対
してそれぞれ１チツプ、２チツプ、３チツプ遅延した値
を出力する。すなわちベクトル乗算遅延回路１２は、図
２（Ｅ）に示すように、系列発生器１１で発生したＭ系
列符号の次のチツプの値〔Ｍ（２）、Ｍ（６）、……〕
を発生し、第２のＰＮ出力ＰＮ２として出力する。また
ベクトル乗算遅延回路１３は、図２（Ｆ）に示すよう
に、系列発生器１１で発生したＭ系列符号の２つ後のチ
ツプの値〔Ｍ（３）、Ｍ（７）、……〕を発生し、第３
のＰＮ出力ＰＮ３として出力する。さらにベクトル乗算
遅延回路１４は、図２（Ｇ）に示すように、系列発生器
１１で発生したＭ系列符号の３つ後のチツプの値〔Ｍ
（４）、Ｍ（８）、……〕を発生し、第４のＰＮ出力Ｐ
Ｎ４として出力する。
１４は、系列発生器１１から出力される状態値Ｓ１を基
にしたベクトル乗算により、第１のＰＮ出力ＰＮ１に対
してそれぞれ１チツプ、２チツプ、３チツプ遅延した値
を出力する。すなわちベクトル乗算遅延回路１２は、図
２（Ｅ）に示すように、系列発生器１１で発生したＭ系
列符号の次のチツプの値〔Ｍ（２）、Ｍ（６）、……〕
を発生し、第２のＰＮ出力ＰＮ２として出力する。また
ベクトル乗算遅延回路１３は、図２（Ｆ）に示すよう
に、系列発生器１１で発生したＭ系列符号の２つ後のチ
ツプの値〔Ｍ（３）、Ｍ（７）、……〕を発生し、第３
のＰＮ出力ＰＮ３として出力する。さらにベクトル乗算
遅延回路１４は、図２（Ｇ）に示すように、系列発生器
１１で発生したＭ系列符号の３つ後のチツプの値〔Ｍ
（４）、Ｍ（８）、……〕を発生し、第４のＰＮ出力Ｐ
Ｎ４として出力する。
【００２２】但し、最終状態においては、選択回路１６
により、第４のＰＮ出力ＰＮ４として第３のＰＮ出力Ｐ
Ｎ３の値〔Ｍ（４Ｎ−１）〕が出力されている。これは
上述したように発生するＰＮ符号が１５次のＭ系列符号
の周期の最後に「０」を１つ追加挿入した周期が２15の
系列であるためその追加部分がベクトル乗算では容易に
求められないためであり、この実施例の場合には、直前
の出力（すなわち第３のＰＮ出力ＰＮ３）を第４のＰＮ
符号ＰＮ４として出力することにより簡易な構成で実現
している。
により、第４のＰＮ出力ＰＮ４として第３のＰＮ出力Ｐ
Ｎ３の値〔Ｍ（４Ｎ−１）〕が出力されている。これは
上述したように発生するＰＮ符号が１５次のＭ系列符号
の周期の最後に「０」を１つ追加挿入した周期が２15の
系列であるためその追加部分がベクトル乗算では容易に
求められないためであり、この実施例の場合には、直前
の出力（すなわち第３のＰＮ出力ＰＮ３）を第４のＰＮ
符号ＰＮ４として出力することにより簡易な構成で実現
している。
【００２３】このようにして生成された第１のＰＮ出力
ＰＮ１から第４のＰＮ出力ＰＮ４を合わせると、連続し
たＰＮ符号が得られる。具体的には、例えばクロツク信
号ＣＫの４倍のクロツク信号で第１のＰＮ出力ＰＮ１か
ら第４のＰＮ出力ＰＮ４を順に切り換えていけば、連続
したＰＮ符号が得られる。
ＰＮ１から第４のＰＮ出力ＰＮ４を合わせると、連続し
たＰＮ符号が得られる。具体的には、例えばクロツク信
号ＣＫの４倍のクロツク信号で第１のＰＮ出力ＰＮ１か
ら第４のＰＮ出力ＰＮ４を順に切り換えていけば、連続
したＰＮ符号が得られる。
【００２４】（２−２）系列発生器の構成 この項では上述した系列発生器１１の構成について図３
を用いて説明する。但し、ここでは説明を簡略化するた
め系列発生器１１では４次のＭ系列符号を発生するもの
とする。図３に示すように、次数が４次の場合には、系
列発生器１１はレジスタである４つの遅延型フリツプフ
ロツプ（ＤＦＦ）１７〜２０と、４つの排他的論理和ゲ
ート（いわゆるエクスクルーシブオアゲート）２１〜２
４によつて構成されており、最終段の遅延型フリツプフ
ロツプ２０の状態値が第１のＰＮ出力ＰＮ１として出力
され、各遅延型フリツプフロツプ１７〜２０の状態値が
状態値Ｓ１としてベクトル乗算遅延回路１２〜１４及び
制御回路１５に出力される。
を用いて説明する。但し、ここでは説明を簡略化するた
め系列発生器１１では４次のＭ系列符号を発生するもの
とする。図３に示すように、次数が４次の場合には、系
列発生器１１はレジスタである４つの遅延型フリツプフ
ロツプ（ＤＦＦ）１７〜２０と、４つの排他的論理和ゲ
ート（いわゆるエクスクルーシブオアゲート）２１〜２
４によつて構成されており、最終段の遅延型フリツプフ
ロツプ２０の状態値が第１のＰＮ出力ＰＮ１として出力
され、各遅延型フリツプフロツプ１７〜２０の状態値が
状態値Ｓ１としてベクトル乗算遅延回路１２〜１４及び
制御回路１５に出力される。
【００２５】この場合、各遅延型フリツプフロツプ１７
〜２０が次にどう変化するかは、入力段に設けられた排
他的論理和ゲート２１〜２４の入力側にどの遅延型フリ
ツプフロツプ（１７〜２０）の出力を接続するかによつ
て決定される。この図３においては、系列発生器１１は
４チツプ毎の値を生成するように構成されているが、間
隔を４チツプから例えば８チツプに変更する場合には排
他的論理和ゲート２１〜２４の入力側に接続する遅延型
フリツプフロツプ（１７〜２０）の出力を変更するよう
にすれば良い。
〜２０が次にどう変化するかは、入力段に設けられた排
他的論理和ゲート２１〜２４の入力側にどの遅延型フリ
ツプフロツプ（１７〜２０）の出力を接続するかによつ
て決定される。この図３においては、系列発生器１１は
４チツプ毎の値を生成するように構成されているが、間
隔を４チツプから例えば８チツプに変更する場合には排
他的論理和ゲート２１〜２４の入力側に接続する遅延型
フリツプフロツプ（１７〜２０）の出力を変更するよう
にすれば良い。
【００２６】因みに、この系列発生器１１では、クロツ
ク信号ＣＫはそれぞれ遅延型フリツプフロツプ１７〜２
０に直接入力されており、遅延型フリツプフロツプ１７
〜２０はそれぞれこのクロツク信号ＣＫに基づいて動作
する。またこの系列発生器１１では、初期化信号Ｓ２及
び系列エンド信号Ｓ３はそれぞれ論理和ゲート（いわゆ
るオアゲート）２５を介して遅延型フリツプフロツプ１
７〜２０に入力されており、遅延型フリツプフロツプ１
７〜２０は初期化信号Ｓ２又は系列エンド信号Ｓ３のう
ちどちらか一方が入力された場合にそれぞれ初期化さ
れ、系列発生器１１全体が初期化される。
ク信号ＣＫはそれぞれ遅延型フリツプフロツプ１７〜２
０に直接入力されており、遅延型フリツプフロツプ１７
〜２０はそれぞれこのクロツク信号ＣＫに基づいて動作
する。またこの系列発生器１１では、初期化信号Ｓ２及
び系列エンド信号Ｓ３はそれぞれ論理和ゲート（いわゆ
るオアゲート）２５を介して遅延型フリツプフロツプ１
７〜２０に入力されており、遅延型フリツプフロツプ１
７〜２０は初期化信号Ｓ２又は系列エンド信号Ｓ３のう
ちどちらか一方が入力された場合にそれぞれ初期化さ
れ、系列発生器１１全体が初期化される。
【００２７】（２−３）制御回路の構成 この項では上述した制御回路１５について図４を用いて
説明する。この図４に示すように、制御回路１５は比較
器２６によつて構成されており、この比較器２６に上述
した系列発生器１１の各レジスタの状態値Ｓ１が入力さ
れている。また比較器２６には系列発生器１１の各レジ
スタの最終状態値Ｓ４が比較用固定値として入力されて
いる。
説明する。この図４に示すように、制御回路１５は比較
器２６によつて構成されており、この比較器２６に上述
した系列発生器１１の各レジスタの状態値Ｓ１が入力さ
れている。また比較器２６には系列発生器１１の各レジ
スタの最終状態値Ｓ４が比較用固定値として入力されて
いる。
【００２８】比較器２６は入力された状態値Ｓ１が最終
状態値Ｓ４に一致するか否かを調べることにより系列発
生器１１の最終状態を検出する。そして比較器２６は状
態値Ｓ１と最終状態値Ｓ４が一致したことによつて系列
発生器１１の最終状態を検出すると、系列エンド信号Ｓ
３を出力する。この系列エンド信号Ｓ３は上述したよう
に第４のＰＮ出力ＰＮ４の帳尻合わせのために選択回路
１６に出力されると共に、系列発生器１１を初期化する
ために当該系列発生器１１に出力される。
状態値Ｓ４に一致するか否かを調べることにより系列発
生器１１の最終状態を検出する。そして比較器２６は状
態値Ｓ１と最終状態値Ｓ４が一致したことによつて系列
発生器１１の最終状態を検出すると、系列エンド信号Ｓ
３を出力する。この系列エンド信号Ｓ３は上述したよう
に第４のＰＮ出力ＰＮ４の帳尻合わせのために選択回路
１６に出力されると共に、系列発生器１１を初期化する
ために当該系列発生器１１に出力される。
【００２９】（２−４）ベクトル乗算遅延回路の構成 この項では上述したベクトル乗算遅延回路１２〜１４に
ついて図５を用いて説明する。但し、ベクトル乗算遅延
回路１２〜１４は構成が同じであるため、ここではベク
トル乗算遅延回路１２についてのみ説明する。またここ
では系列発生器１１が４次の場合（図３参照）に対応し
たベクトル乗算遅延回路１２を説明する。
ついて図５を用いて説明する。但し、ベクトル乗算遅延
回路１２〜１４は構成が同じであるため、ここではベク
トル乗算遅延回路１２についてのみ説明する。またここ
では系列発生器１１が４次の場合（図３参照）に対応し
たベクトル乗算遅延回路１２を説明する。
【００３０】この図５に示すように、ベクトル乗算遅延
回路１２は遅延ベクトル発生器２７、論理積ゲート（い
わゆるアンドゲート）２８〜３１及び排他的論理和ゲー
ト３２によつて構成されている。遅延ベクトル発生器２
７は系列発生器１１が発生する４チツプ間隔のＭ系列符
号の間にある部分をベクトル乗算によつて求める際に使
用する遅延ベクトルを発生するものであり、発生した遅
延ベクトルＳ５の各要素をそれぞれ１つずつ論理積ゲー
ト２８〜３１に出力する。またこの論理積ゲート２８〜
３１には、系列発生器１１から出力される状態値Ｓ１の
各要素がベクトルとしてそれぞれ１つずつ入力されてい
る。
回路１２は遅延ベクトル発生器２７、論理積ゲート（い
わゆるアンドゲート）２８〜３１及び排他的論理和ゲー
ト３２によつて構成されている。遅延ベクトル発生器２
７は系列発生器１１が発生する４チツプ間隔のＭ系列符
号の間にある部分をベクトル乗算によつて求める際に使
用する遅延ベクトルを発生するものであり、発生した遅
延ベクトルＳ５の各要素をそれぞれ１つずつ論理積ゲー
ト２８〜３１に出力する。またこの論理積ゲート２８〜
３１には、系列発生器１１から出力される状態値Ｓ１の
各要素がベクトルとしてそれぞれ１つずつ入力されてい
る。
【００３１】論理積ゲート２８〜３１はそれぞれ入力さ
れた遅延ベクトルＳ５の各要素と状態値Ｓ１の各要素と
の論理積を求め、その求めた論理積をそれぞれ排他的論
理和ゲート３２に出力する。かくして排他的論理和ゲー
ト３２によつて各論理積ゲート２８〜３１から出力され
る論理積の排他的論理和を求めることにより、当該排他
的論理和ゲート３２から、系列発生器１１で発生したＭ
系列符号よりも１チツプ分遅延した値（すなわち第２の
ＰＮ出力ＰＮ２）が出力されることになる。
れた遅延ベクトルＳ５の各要素と状態値Ｓ１の各要素と
の論理積を求め、その求めた論理積をそれぞれ排他的論
理和ゲート３２に出力する。かくして排他的論理和ゲー
ト３２によつて各論理積ゲート２８〜３１から出力され
る論理積の排他的論理和を求めることにより、当該排他
的論理和ゲート３２から、系列発生器１１で発生したＭ
系列符号よりも１チツプ分遅延した値（すなわち第２の
ＰＮ出力ＰＮ２）が出力されることになる。
【００３２】因みに、系列発生器１１が４次の場合に
は、図３に示したように、状態値Ｓ１の要素数としては
４つになり、これに対応して遅延ベクトル発生器２７で
発生する遅延ベクトルＳ５の要素数も４つになる。従つ
て、系列発生器１１がｎ次の場合には、状態値Ｓ１及び
遅延ベクトルＳ５の要素数はｎとなる。また遅延ベクト
ル発生器２７によつて発生する遅延ベクトルＳ５は遅延
量に応じて異なるものである。すなわちベクトル乗算遅
延回路１２〜１４は基本的な構成は同じであるが、遅延
量が異なるためこの遅延ベクトルＳ５の値が異なること
になる。
は、図３に示したように、状態値Ｓ１の要素数としては
４つになり、これに対応して遅延ベクトル発生器２７で
発生する遅延ベクトルＳ５の要素数も４つになる。従つ
て、系列発生器１１がｎ次の場合には、状態値Ｓ１及び
遅延ベクトルＳ５の要素数はｎとなる。また遅延ベクト
ル発生器２７によつて発生する遅延ベクトルＳ５は遅延
量に応じて異なるものである。すなわちベクトル乗算遅
延回路１２〜１４は基本的な構成は同じであるが、遅延
量が異なるためこの遅延ベクトルＳ５の値が異なること
になる。
【００３３】（２−５）動作及び効果 以上の構成において、この実施例のＰＮ発生回路１０で
は、まず系列発生器１１によつて４チツプ間隔でＭ系列
符号を発生する。系列発生器１１で飛ばされてしまつた
３チツプ分の値は、ベクトル乗算遅延回路１２〜１４に
おいて系列発生器１１の状態値Ｓ１を基にしたベクトル
乗算によつて順次生成する。そしてＰＮ発生回路１０で
は、このようにして生成された第１のＰＮ出力ＰＮ１か
ら第４のＰＮ出力ＰＮ４を合わせることにより、１つの
連続したＰＮ符号を得ている。これによりＰＮ発生回路
１０では、動作速度を従来に比して１／４にすることが
でき、回路の動作電圧を下げて低消費電力化を実現する
ことができる。
は、まず系列発生器１１によつて４チツプ間隔でＭ系列
符号を発生する。系列発生器１１で飛ばされてしまつた
３チツプ分の値は、ベクトル乗算遅延回路１２〜１４に
おいて系列発生器１１の状態値Ｓ１を基にしたベクトル
乗算によつて順次生成する。そしてＰＮ発生回路１０で
は、このようにして生成された第１のＰＮ出力ＰＮ１か
ら第４のＰＮ出力ＰＮ４を合わせることにより、１つの
連続したＰＮ符号を得ている。これによりＰＮ発生回路
１０では、動作速度を従来に比して１／４にすることが
でき、回路の動作電圧を下げて低消費電力化を実現する
ことができる。
【００３４】またＰＮ符号としてＭ系列符号の周期の最
後に「０」を１つ追加挿入した系列を発生する場合、ベ
クトル乗算では周期の最後の部分を単純に求めることが
できないが、この実施例のＰＮ発生回路１０では、最後
の部分がその１つ前と同じであることを利用し、最後の
部分においては第４のＰＮ出力ＰＮ４として第３のＰＮ
出力ＰＮ３を出力するようにしている。このようにする
ことにより、ベクトル乗算では単純に求めることができ
ない周期の最後の部分も簡易な構成で容易に求めること
ができる。
後に「０」を１つ追加挿入した系列を発生する場合、ベ
クトル乗算では周期の最後の部分を単純に求めることが
できないが、この実施例のＰＮ発生回路１０では、最後
の部分がその１つ前と同じであることを利用し、最後の
部分においては第４のＰＮ出力ＰＮ４として第３のＰＮ
出力ＰＮ３を出力するようにしている。このようにする
ことにより、ベクトル乗算では単純に求めることができ
ない周期の最後の部分も簡易な構成で容易に求めること
ができる。
【００３５】以上の構成によれば、系列発生器１１で４
チツプ間隔でＭ系列符号を発生し、当該系列発生器１１
で飛ばした部分をベクトル乗算遅延回路１２〜１４によ
つてベクトル乗算で求めるようにしたことにより、従来
に比してＰＮ発生回路１０の動作速度を１／４に下げる
ことができ、かくして回路の動作電圧を下げて全体とし
て低消費電力化を実現することができる。
チツプ間隔でＭ系列符号を発生し、当該系列発生器１１
で飛ばした部分をベクトル乗算遅延回路１２〜１４によ
つてベクトル乗算で求めるようにしたことにより、従来
に比してＰＮ発生回路１０の動作速度を１／４に下げる
ことができ、かくして回路の動作電圧を下げて全体とし
て低消費電力化を実現することができる。
【００３６】（３）第２実施例 （３−１）全体構成 図１との対応部分に同一符号を付して示す図６におい
て、４０は全体として第２実施例によるＰＮ発生回路を
示し、従来に比較して１／４の動作速度でＰＮ符号を発
生する。
て、４０は全体として第２実施例によるＰＮ発生回路を
示し、従来に比較して１／４の動作速度でＰＮ符号を発
生する。
【００３７】この実施例の場合も、系列発生器１１はク
ロツク信号ＣＫに基づいて１５次のＭ系列符号を４チツ
プ間隔で順次発生するものであり、各レジスタの状態値
Ｓ１のうち最終段のレジスタの状態値を第１のＰＮ出力
ＰＮ１として出力すると共に、各レジスタの状態値Ｓ１
をベクトル乗算遅延回路１２〜１４に出力する。ベクト
ル乗算遅延回路１２〜１４は状態値Ｓ１から得られる状
態ベクトルと内部の遅延ベクトル発生器で発生した遅延
ベクトルとを乗算することにより、系列発生器１１で飛
ばされた部分を生成する。すなわちベクトル乗算遅延回
路１２は系列発生器１１で発生したＭ系列符号の次のチ
ツプの値を求めて第２のＰＮ出力ＰＮ２として出力し、
ベクトル乗算遅延回路１３は２つ後のチツプの値を求め
て第３のＰＮ出力ＰＮ３として出力し、ベクトル乗算遅
延回路１４は３つ後のチツプの値を求めて第４のＰＮ出
力ＰＮ４として出力する。
ロツク信号ＣＫに基づいて１５次のＭ系列符号を４チツ
プ間隔で順次発生するものであり、各レジスタの状態値
Ｓ１のうち最終段のレジスタの状態値を第１のＰＮ出力
ＰＮ１として出力すると共に、各レジスタの状態値Ｓ１
をベクトル乗算遅延回路１２〜１４に出力する。ベクト
ル乗算遅延回路１２〜１４は状態値Ｓ１から得られる状
態ベクトルと内部の遅延ベクトル発生器で発生した遅延
ベクトルとを乗算することにより、系列発生器１１で飛
ばされた部分を生成する。すなわちベクトル乗算遅延回
路１２は系列発生器１１で発生したＭ系列符号の次のチ
ツプの値を求めて第２のＰＮ出力ＰＮ２として出力し、
ベクトル乗算遅延回路１３は２つ後のチツプの値を求め
て第３のＰＮ出力ＰＮ３として出力し、ベクトル乗算遅
延回路１４は３つ後のチツプの値を求めて第４のＰＮ出
力ＰＮ４として出力する。
【００３８】但し、この実施例の場合も、系列発生器１
１の最終状態では、選択回路１６によつて第３のＰＮ出
力ＰＮ３を第４のＰＮ出力ＰＮ４として出力する。これ
は上述の第１実施例でも述べたように、発生するＰＮ符
号がＭ系列符号の周期の最後に「０」を１つ追加挿入し
たものであるため、その部分がベクトル乗算では単純に
求められないためである。
１の最終状態では、選択回路１６によつて第３のＰＮ出
力ＰＮ３を第４のＰＮ出力ＰＮ４として出力する。これ
は上述の第１実施例でも述べたように、発生するＰＮ符
号がＭ系列符号の周期の最後に「０」を１つ追加挿入し
たものであるため、その部分がベクトル乗算では単純に
求められないためである。
【００３９】ここで第１実施例の場合、制御回路１５は
系列発生器１１から出力される状態値Ｓ１を監視するこ
とにより周期的に変化する系列発生器１１の最終状態を
検出し、そして最終状態を検出した場合、系列エンド信
号Ｓ３を選択回路１６に出力して最終状態であることを
知らせると共に、系列エンド信号Ｓ３を系列発生器１１
に出力して当該系列発生器１１を初期化するようになさ
れていた。
系列発生器１１から出力される状態値Ｓ１を監視するこ
とにより周期的に変化する系列発生器１１の最終状態を
検出し、そして最終状態を検出した場合、系列エンド信
号Ｓ３を選択回路１６に出力して最終状態であることを
知らせると共に、系列エンド信号Ｓ３を系列発生器１１
に出力して当該系列発生器１１を初期化するようになさ
れていた。
【００４０】しかしながらこの実施例の場合には、制御
回路４１は系列発生器１１に供給されるクロツク信号Ｃ
Ｋをカウントすることにより最終状態を検出し、最終状
態を検出した場合、系列エンド信号Ｓ３を選択回路１６
に出力して最終状態であることを知らせると共に、系列
エンド信号Ｓ３を系列発生器１１に出力して当該系列発
生器１１を初期化するようになされている。
回路４１は系列発生器１１に供給されるクロツク信号Ｃ
Ｋをカウントすることにより最終状態を検出し、最終状
態を検出した場合、系列エンド信号Ｓ３を選択回路１６
に出力して最終状態であることを知らせると共に、系列
エンド信号Ｓ３を系列発生器１１に出力して当該系列発
生器１１を初期化するようになされている。
【００４１】すなわち制御回路４１は初期化信号Ｓ２に
よつて系列発生器１１と同時に初期化されるカウンタを
内蔵し、そのカウンタでクロツク信号ＣＫをカウントす
ることにより、最終状態を検出する。そして制御回路４
１は、最終状態を検出すると、系列エンド信号Ｓ３を出
力して選択回路１６に最終状態であることを知らせると
共に、系列発生器１１を初期化する。
よつて系列発生器１１と同時に初期化されるカウンタを
内蔵し、そのカウンタでクロツク信号ＣＫをカウントす
ることにより、最終状態を検出する。そして制御回路４
１は、最終状態を検出すると、系列エンド信号Ｓ３を出
力して選択回路１６に最終状態であることを知らせると
共に、系列発生器１１を初期化する。
【００４２】ここで図７に示すタイミングチヤートを用
いてこのＰＮ発生回路４０の動作を説明する。まず図７
（Ａ）、（Ｂ）及び（Ｅ）に示すように、系列発生器１
１はクロツク信号ＣＫに基づいて４チツプおきにＭ系列
符号〔Ｍ（１）、Ｍ（５）、……〕を発生し、第１のＰ
Ｎ出力ＰＮ１として出力する。そして図７（Ｂ）、
（Ｃ）及び（Ｄ）に示すように、制御回路４１のカウン
タによつて最終状態が検出されると、系列発生器１１は
初期化されて初期状態に戻り、再び順にＭ系列符号〔Ｍ
（１）、Ｍ（５）、……〕を発生する。
いてこのＰＮ発生回路４０の動作を説明する。まず図７
（Ａ）、（Ｂ）及び（Ｅ）に示すように、系列発生器１
１はクロツク信号ＣＫに基づいて４チツプおきにＭ系列
符号〔Ｍ（１）、Ｍ（５）、……〕を発生し、第１のＰ
Ｎ出力ＰＮ１として出力する。そして図７（Ｂ）、
（Ｃ）及び（Ｄ）に示すように、制御回路４１のカウン
タによつて最終状態が検出されると、系列発生器１１は
初期化されて初期状態に戻り、再び順にＭ系列符号〔Ｍ
（１）、Ｍ（５）、……〕を発生する。
【００４３】これに対してベクトル乗算遅延回路１２〜
１４は、系列発生器１１から出力される状態値Ｓ１を基
にしたベクトル乗算により、第１のＰＮ出力ＰＮ１に対
してそれぞれ１チツプ、２チツプ、３チツプ遅延した値
を出力する。すなわちベクトル乗算遅延回路１２は、図
７（Ｆ）に示すように、系列発生器１１で発生したＭ系
列符号の次のチツプの値〔Ｍ（２）、Ｍ（６）、……〕
を発生し、第２のＰＮ出力ＰＮ２として出力する。また
ベクトル乗算遅延回路１３は、図７（Ｇ）に示すよう
に、系列発生器１１で発生したＭ系列符号の２つ後のチ
ツプの値〔Ｍ（３）、Ｍ（７）、……〕を発生し、第３
のＰＮ出力ＰＮ３として出力する。さらにベクトル乗算
遅延回路１４は、図７（Ｈ）に示すように、系列発生器
１１で発生したＭ系列符号の３つ後のチツプの値〔Ｍ
（４）、Ｍ（８）、……〕を発生し、第４のＰＮ出力Ｐ
Ｎ４として出力する。
１４は、系列発生器１１から出力される状態値Ｓ１を基
にしたベクトル乗算により、第１のＰＮ出力ＰＮ１に対
してそれぞれ１チツプ、２チツプ、３チツプ遅延した値
を出力する。すなわちベクトル乗算遅延回路１２は、図
７（Ｆ）に示すように、系列発生器１１で発生したＭ系
列符号の次のチツプの値〔Ｍ（２）、Ｍ（６）、……〕
を発生し、第２のＰＮ出力ＰＮ２として出力する。また
ベクトル乗算遅延回路１３は、図７（Ｇ）に示すよう
に、系列発生器１１で発生したＭ系列符号の２つ後のチ
ツプの値〔Ｍ（３）、Ｍ（７）、……〕を発生し、第３
のＰＮ出力ＰＮ３として出力する。さらにベクトル乗算
遅延回路１４は、図７（Ｈ）に示すように、系列発生器
１１で発生したＭ系列符号の３つ後のチツプの値〔Ｍ
（４）、Ｍ（８）、……〕を発生し、第４のＰＮ出力Ｐ
Ｎ４として出力する。
【００４４】但し、最終状態においては、選択回路１６
により、第４のＰＮ出力ＰＮ４として第３のＰＮ出力Ｐ
Ｎ３の値〔Ｍ（４Ｎ−１）〕が出力されている。これは
上述したように発生するＰＮ符号が１５次のＭ系列符号
の周期の最後に「０」を１つ追加挿入した周期が２15の
符号系列であるためその追加部分がベクトル乗算では容
易に求められないためであり、この実施例の場合には、
直前の出力（すなわち第３のＰＮ出力ＰＮ３）を第４の
ＰＮ符号ＰＮ４として出力することにより簡易な構成で
実現している。
により、第４のＰＮ出力ＰＮ４として第３のＰＮ出力Ｐ
Ｎ３の値〔Ｍ（４Ｎ−１）〕が出力されている。これは
上述したように発生するＰＮ符号が１５次のＭ系列符号
の周期の最後に「０」を１つ追加挿入した周期が２15の
符号系列であるためその追加部分がベクトル乗算では容
易に求められないためであり、この実施例の場合には、
直前の出力（すなわち第３のＰＮ出力ＰＮ３）を第４の
ＰＮ符号ＰＮ４として出力することにより簡易な構成で
実現している。
【００４５】このようにして生成された第１のＰＮ出力
ＰＮ１から第４のＰＮ出力ＰＮ４を合わせると、連続し
たＰＮ符号が得られる。具体的には、例えばクロツク信
号ＣＫの４倍のクロツクで第１のＰＮ出力ＰＮ１から第
４のＰＮ出力ＰＮ４を順に切り換えていけば、連続した
ＰＮ符号が得られる。
ＰＮ１から第４のＰＮ出力ＰＮ４を合わせると、連続し
たＰＮ符号が得られる。具体的には、例えばクロツク信
号ＣＫの４倍のクロツクで第１のＰＮ出力ＰＮ１から第
４のＰＮ出力ＰＮ４を順に切り換えていけば、連続した
ＰＮ符号が得られる。
【００４６】（３−２）制御回路の構成 この項では上述した制御回路４１について図８を用いて
説明する。この図８に示すように、制御回路４１はカウ
ンタ４２とキヤリ発生器４３によつて構成されている。
カウンタ４２は初期化信号Ｓ２によつて系列発生器１１
と同時に初期化され、カウントアツプを開始する。この
場合、カウンタ４２の周期は発生するＰＮ符号の周期を
Ｎ（この実施例の場合には４チツプ間隔であるためＮ＝
「４」）で除算した値に設定されている。
説明する。この図８に示すように、制御回路４１はカウ
ンタ４２とキヤリ発生器４３によつて構成されている。
カウンタ４２は初期化信号Ｓ２によつて系列発生器１１
と同時に初期化され、カウントアツプを開始する。この
場合、カウンタ４２の周期は発生するＰＮ符号の周期を
Ｎ（この実施例の場合には４チツプ間隔であるためＮ＝
「４」）で除算した値に設定されている。
【００４７】カウンタ４２の値が最終値（すなわち最大
値）になると、キヤリ発生器４３がそれを検出し、系列
エンド信号Ｓ３を出力する。この場合、カウンタ４２が
最終値になるということは、系列発生器１１が最終状態
になつたことを意味している。この系列エンド信号Ｓ３
は上述したように第４のＰＮ出力ＰＮ４の帳尻合わせの
ために選択回路１６に出力されると共に、系列発生器１
１を初期化するために当該系列発生器１１に出力され
る。
値）になると、キヤリ発生器４３がそれを検出し、系列
エンド信号Ｓ３を出力する。この場合、カウンタ４２が
最終値になるということは、系列発生器１１が最終状態
になつたことを意味している。この系列エンド信号Ｓ３
は上述したように第４のＰＮ出力ＰＮ４の帳尻合わせの
ために選択回路１６に出力されると共に、系列発生器１
１を初期化するために当該系列発生器１１に出力され
る。
【００４８】因みに、この項では制御回路４１について
説明したが、それ以外の部分、例えば系列発生器１１や
ベクトル乗算遅延回路１２〜１４については第１実施例
と同じであるため説明は省略する。
説明したが、それ以外の部分、例えば系列発生器１１や
ベクトル乗算遅延回路１２〜１４については第１実施例
と同じであるため説明は省略する。
【００４９】（３−３）動作及び効果 以上の構成において、この実施例のＰＮ発生回路４０で
は、まず系列発生器１１によつて４チツプ間隔でＭ系列
符号を発生する。系列発生器１１で飛ばされてしまつた
３チツプ分の値は、ベクトル乗算遅延回路１２〜１４に
おいて系列発生器１１の状態値Ｓ１を基にしたベクトル
乗算によつて順次生成する。そしてＰＮ発生回路４０で
は、このようにして生成された第１のＰＮ出力ＰＮ１か
ら第４のＰＮ出力ＰＮ４を合わせることにより、１つの
連続したＰＮ符号を得ている。これによりＰＮ発生回路
４０では、動作速度を従来に比して１／４にすることが
でき、回路の動作電圧を下げて低消費電力化を実現する
ことができる。
は、まず系列発生器１１によつて４チツプ間隔でＭ系列
符号を発生する。系列発生器１１で飛ばされてしまつた
３チツプ分の値は、ベクトル乗算遅延回路１２〜１４に
おいて系列発生器１１の状態値Ｓ１を基にしたベクトル
乗算によつて順次生成する。そしてＰＮ発生回路４０で
は、このようにして生成された第１のＰＮ出力ＰＮ１か
ら第４のＰＮ出力ＰＮ４を合わせることにより、１つの
連続したＰＮ符号を得ている。これによりＰＮ発生回路
４０では、動作速度を従来に比して１／４にすることが
でき、回路の動作電圧を下げて低消費電力化を実現する
ことができる。
【００５０】またこの実施例のＰＮ発生回路４０では、
系列発生器１１の動作クロツクとなるクロツク信号ＣＫ
をカウントすることにより、系列発生器１１の最終状態
を検出している。このようにしても系列発生器１１の最
終状態を検出することができ、最終状態での第４のＰＮ
出力ＰＮ４の帳尻を合わせることができる。
系列発生器１１の動作クロツクとなるクロツク信号ＣＫ
をカウントすることにより、系列発生器１１の最終状態
を検出している。このようにしても系列発生器１１の最
終状態を検出することができ、最終状態での第４のＰＮ
出力ＰＮ４の帳尻を合わせることができる。
【００５１】以上の構成によれば、系列発生器１１で４
チツプ間隔でＭ系列符号を発生し、当該系列発生器１１
で飛ばした部分をベクトル乗算遅延回路１２〜１４によ
つてベクトル乗算で求めるようにしたことにより、従来
に比してＰＮ発生回路４０の動作速度を下げることがで
き、かくして回路の動作電圧を下げて全体として低消費
電力化を実現することができる。
チツプ間隔でＭ系列符号を発生し、当該系列発生器１１
で飛ばした部分をベクトル乗算遅延回路１２〜１４によ
つてベクトル乗算で求めるようにしたことにより、従来
に比してＰＮ発生回路４０の動作速度を下げることがで
き、かくして回路の動作電圧を下げて全体として低消費
電力化を実現することができる。
【００５２】（４）他の実施例 なお上述の実施例においては、最終状態において第３の
ＰＮ出力ＰＮ３を第４のＰＮ出力ＰＮ４として出力する
ことにより、第４のＰＮ出力ＰＮ４の帳尻を合わせた場
合について述べたが、本発明はこれに限らず、ゲート等
を用いて強制的に「０」を出力することにより第４のＰ
Ｎ出力ＰＮ４の帳尻を合わせるようにしても良い。例え
ば第１実施例の場合には、図９に示すように、選択回路
１６の代わりに論理積ゲート４４を用いることにより、
系列エンド信号Ｓ３が入力されたときに強制的に「０」
を第４のＰＮ出力ＰＮ４として出力するようにすれば良
い。このようにすれば一段と構成を簡易にすることがで
きる。
ＰＮ出力ＰＮ３を第４のＰＮ出力ＰＮ４として出力する
ことにより、第４のＰＮ出力ＰＮ４の帳尻を合わせた場
合について述べたが、本発明はこれに限らず、ゲート等
を用いて強制的に「０」を出力することにより第４のＰ
Ｎ出力ＰＮ４の帳尻を合わせるようにしても良い。例え
ば第１実施例の場合には、図９に示すように、選択回路
１６の代わりに論理積ゲート４４を用いることにより、
系列エンド信号Ｓ３が入力されたときに強制的に「０」
を第４のＰＮ出力ＰＮ４として出力するようにすれば良
い。このようにすれば一段と構成を簡易にすることがで
きる。
【００５３】また上述の実施例においては、ＰＮ符号と
してＭ系列符号の周期の最後に「０」を１つ追加挿入し
た系列を発生するようにした場合について述べたが、本
発明はこれに限らず、ＰＮ符号として単にＭ系列符号を
発生するようにしたり、あるいはＭ系列符号の周期の最
後に「１」を１つ追加挿入した系列を発生するようにし
た場合にも上述の場合と同様に動作速度を下げることが
できる。
してＭ系列符号の周期の最後に「０」を１つ追加挿入し
た系列を発生するようにした場合について述べたが、本
発明はこれに限らず、ＰＮ符号として単にＭ系列符号を
発生するようにしたり、あるいはＭ系列符号の周期の最
後に「１」を１つ追加挿入した系列を発生するようにし
た場合にも上述の場合と同様に動作速度を下げることが
できる。
【００５４】さらに上述の実施例においては、系列発生
器１１が４チツプ間隔でＭ系列符号を発生した場合につ
いて述べたが、本発明はこれに限らず、系列発生器１１
がその他の間隔でＭ系列符号を発生するようにしても良
い。例えば系列発生器１１がＮチツプ間隔でＭ系列符号
を発生した場合には、動作速度を１／Ｎに下げることが
できる。
器１１が４チツプ間隔でＭ系列符号を発生した場合につ
いて述べたが、本発明はこれに限らず、系列発生器１１
がその他の間隔でＭ系列符号を発生するようにしても良
い。例えば系列発生器１１がＮチツプ間隔でＭ系列符号
を発生した場合には、動作速度を１／Ｎに下げることが
できる。
【００５５】
【発明の効果】上述のように本発明によれば、最長線形
符号系列をＮチツプ間隔で順次発生する系列発生手段
と、系列発生手段を形成するレジスタの状態値を基に、
系列発生手段で飛ばされた部分の値をそれぞれベクトル
乗算によつて求める第１から第（Ｎ−１）のベクトル乗
算手段とを設け、系列発生手段の出力と第１から第（Ｎ
−１）のベクトル乗算手段の出力とを基に連続した疑似
雑音符号を発生するようにしたことにより、従来に比し
て動作速度を１／Ｎに下げることができる。これにより
動作電圧を下げて低消費電力化を実現することができ
る。
符号系列をＮチツプ間隔で順次発生する系列発生手段
と、系列発生手段を形成するレジスタの状態値を基に、
系列発生手段で飛ばされた部分の値をそれぞれベクトル
乗算によつて求める第１から第（Ｎ−１）のベクトル乗
算手段とを設け、系列発生手段の出力と第１から第（Ｎ
−１）のベクトル乗算手段の出力とを基に連続した疑似
雑音符号を発生するようにしたことにより、従来に比し
て動作速度を１／Ｎに下げることができる。これにより
動作電圧を下げて低消費電力化を実現することができ
る。
【図１】本発明の一実施例によるＰＮ発生回路の全体構
成を示すブロツク図である。
成を示すブロツク図である。
【図２】そのＰＮ発生回路の動作の説明に供するタイミ
ングチヤートである。
ングチヤートである。
【図３】次数が４次の場合の系列発生器の構成を示すブ
ロツク図である。
ロツク図である。
【図４】制御回路の構成を示すブロツク図である。
【図５】次数が４次の場合のベクトル乗算遅延回路の構
成を示すブロツク図である。
成を示すブロツク図である。
【図６】第２実施例によるＰＮ発生回路の全体構成を示
すブロツク図である。
すブロツク図である。
【図７】そのＰＮ発生回路の動作の説明に供するタイミ
ングチヤートである。
ングチヤートである。
【図８】第２実施例による制御回路の構成を示すブロツ
ク図である。
ク図である。
【図９】他の実施例によるＰＮ発生回路の構成を示すブ
ロツク図である。
ロツク図である。
【図１０】従来のＰＮ発生回路の構成を示すブロツク図
である。
である。
１、１０、４０……ＰＮ発生回路、２〜５、１７〜２０
……遅延型フリツプフロツプ、６、２１〜２４、３２…
…排他的論理和ゲート、１１……系列発生器、１２〜１
４……ベクトル乗算遅延回路、１５、４１……制御回
路、１６……選択回路、２６……比較器、２７……遅延
ベクトル発生器、２８〜３１、４４……論理積ゲート、
４２……カウンタ、４３……キヤリ発生器。
……遅延型フリツプフロツプ、６、２１〜２４、３２…
…排他的論理和ゲート、１１……系列発生器、１２〜１
４……ベクトル乗算遅延回路、１５、４１……制御回
路、１６……選択回路、２６……比較器、２７……遅延
ベクトル発生器、２８〜３１、４４……論理積ゲート、
４２……カウンタ、４３……キヤリ発生器。
Claims (7)
- 【請求項１】最長線形符号系列をＮチツプ間隔で順次発
生する系列発生手段と、 上記系列発生手段を形成するレジスタの状態値を基に、
上記系列発生手段で飛ばされた部分の値をそれぞれベク
トル乗算によつて求める第１から第（Ｎ−１）のベクト
ル乗算手段とを具え、上記系列発生手段の出力と上記第
１から第（Ｎ−１）のベクトル乗算手段の出力とを基に
連続した疑似雑音符号を発生することを特徴とする疑似
雑音符号発生回路。 - 【請求項２】上記系列発生手段を形成するレジスタの状
態値を基に、周期的に変化する上記系列発生手段の状態
のうち最終状態を検出し、該検出結果を出力する制御手
段と、 上記制御手段の検出結果に応じて、上記第（Ｎ−１）の
ベクトル乗算手段の出力の代わりとして所定符号を出力
する符号出力手段とを具え、上記制御手段が上記系列発
生手段の最終状態を検出したとき、上記第（Ｎ−１）の
ベクトル乗算手段の出力の代わりとして所定符号を出力
することにより、最長線形符号系列の周期の最後に所定
符号を１つ追加挿入した系列を疑似雑音符号として発生
することを特徴とする請求項１に記載の疑似雑音符号発
生回路。 - 【請求項３】上記系列発生手段は、外部からの初期化信
号又は上記制御手段から出力される検出結果に応じて初
期化されることを特徴とする請求項２に記載の疑似雑音
符号発生回路。 - 【請求項４】上記制御手段は比較器でなり、上記系列発
生手段のレジスタの状態値が最終状態値に一致するか否
かを調べることにより、上記系列発生手段の最終状態を
検出することを特徴とする請求項２に記載の疑似雑音符
号発生回路。 - 【請求項５】上記制御手段はカウンタでなり、外部から
の初期化信号によつて上記系列発生手段と同時に初期化
され、上記系列発生手段の動作クロツクをカウントする
ことにより、上記系列発生手段の最終状態を検出するこ
とを特徴とする請求項２に記載の疑似雑音符号発生回
路。 - 【請求項６】上記符号出力手段は選択回路でなり、上記
制御手段が上記系列発生手段の最終状態を検出したと
き、上記第（Ｎ−１）のベクトル乗算手段の出力の代わ
りとして上記第（Ｎ−２）のベクトル乗算手段の出力を
選択し、所定符号を出力することを特徴とする請求項２
に記載の疑似雑音符号発生回路。 - 【請求項７】上記符号出力手段はゲート回路でなり、上
記制御手段が上記系列発生手段の最終状態を検出したと
き、当該制御手段から出力される検出結果に応じて上記
第（Ｎ−１）のベクトル乗算手段の出力の代わりとして
所定符号を出力することを特徴とする請求項２に記載の
疑似雑音符号発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15102795A JP3551333B2 (ja) | 1995-05-24 | 1995-05-24 | 疑似雑音符号発生回路 |
| US08/645,584 US5835488A (en) | 1995-05-24 | 1996-05-14 | Pseudo random noise sequence code generator and CDMA radio communication terminal |
| CA 2176786 CA2176786A1 (en) | 1995-05-24 | 1996-05-16 | Pseudo random noise sequence code generator and cdma radio communication terminal |
| KR1019960017041A KR960043572A (ko) | 1995-05-24 | 1996-05-20 | 의사무작위잡음 시퀀스코드 발진방법 및 그 발진기와 cdma신호 수신기 및 그 통신장치 |
| CN96108959A CN1143867A (zh) | 1995-05-24 | 1996-05-24 | 伪随机噪声序列码发生器和码分多址无线通信终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15102795A JP3551333B2 (ja) | 1995-05-24 | 1995-05-24 | 疑似雑音符号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321748A true JPH08321748A (ja) | 1996-12-03 |
| JP3551333B2 JP3551333B2 (ja) | 2004-08-04 |
Family
ID=15509707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15102795A Expired - Fee Related JP3551333B2 (ja) | 1995-05-24 | 1995-05-24 | 疑似雑音符号発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5835488A (ja) |
| JP (1) | JP3551333B2 (ja) |
| KR (1) | KR960043572A (ja) |
| CN (1) | CN1143867A (ja) |
| CA (1) | CA2176786A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0867970A3 (en) * | 1997-03-25 | 2000-12-06 | Matsushita Electric Industrial Co., Ltd. | Radio transmitting apparatus and gain control method for the same |
| US6731670B1 (en) | 1999-02-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Method and circuit for generating spreading codes |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6408095B1 (en) * | 1996-08-27 | 2002-06-18 | Canon Kabushiki Kaisha | System, apparatus and method for communication, display and output of images |
| US6104708A (en) * | 1997-08-11 | 2000-08-15 | Bbn Corporation | Wireless data communications system |
| FR2776869B1 (fr) * | 1998-03-24 | 2000-05-05 | Commissariat Energie Atomique | Recepteur amrc a suppression parallele d'interferences et a ponderation |
| US6266331B1 (en) * | 1998-07-01 | 2001-07-24 | Lucent Technologies, Inc. | Device for generating multiple spreading sequences in reverse high speed data channels |
| US6636553B1 (en) * | 1998-12-29 | 2003-10-21 | Texas Instruments Incorporated | Pseudorandom noise generator for WCDMA |
| KR100288753B1 (ko) * | 1998-12-31 | 2001-05-02 | 윤종용 | 멀티캐리어 부호분할다중접속 통신시스템의 수신장치 방법 |
| JP3279547B2 (ja) * | 1999-09-20 | 2002-04-30 | 日本電気株式会社 | Ｃｄｍａ受信機の同期捕捉装置 |
| US6647054B1 (en) * | 1999-12-29 | 2003-11-11 | Koninklijke Philips Electronics N.V. | Multiple mask arrangement for jumping in pseudo-noise sequences |
| KR100396592B1 (ko) * | 2001-05-02 | 2003-09-02 | 엘지전자 주식회사 | 시간 천이된 ｐｎ 스테이트 발생기 |
| KR100424538B1 (ko) * | 2001-05-29 | 2004-03-27 | 엘지전자 주식회사 | 이동통신시스템에서의 스크램블링 코드 생성 장치 및 방법 |
| US6667708B2 (en) * | 2001-12-28 | 2003-12-23 | Motorola, Inc. | Method and system for a programmable code generator |
| DE10319508B4 (de) * | 2003-04-30 | 2006-10-19 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Erzeugen einer Folge von Zahlen |
| US7340059B2 (en) * | 2003-06-17 | 2008-03-04 | Intel Corporation | Programmable scrambler and De-scrambler for digital telephony equipment |
| US10019234B2 (en) | 2015-10-05 | 2018-07-10 | Altera Corporation | Methods and apparatus for sequencing multiply-accumulate operations |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937743B2 (ja) * | 1994-04-28 | 1999-08-23 | 沖電気工業株式会社 | スペクトル拡散通信のための拡散符号生成装置 |
| US5606322A (en) * | 1994-10-24 | 1997-02-25 | Motorola, Inc. | Divergent code generator and method |
| US5623485A (en) * | 1995-02-21 | 1997-04-22 | Lucent Technologies Inc. | Dual mode code division multiple access communication system and method |
| US5671221A (en) * | 1995-06-14 | 1997-09-23 | Sharp Microelectronics Technology, Inc. | Receiving method and apparatus for use in a spread-spectrum communication system |
-
1995
- 1995-05-24 JP JP15102795A patent/JP3551333B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-14 US US08/645,584 patent/US5835488A/en not_active Expired - Fee Related
- 1996-05-16 CA CA 2176786 patent/CA2176786A1/en not_active Abandoned
- 1996-05-20 KR KR1019960017041A patent/KR960043572A/ko not_active Withdrawn
- 1996-05-24 CN CN96108959A patent/CN1143867A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0867970A3 (en) * | 1997-03-25 | 2000-12-06 | Matsushita Electric Industrial Co., Ltd. | Radio transmitting apparatus and gain control method for the same |
| CN1119839C (zh) * | 1997-03-25 | 2003-08-27 | 松下电器产业株式会社 | 无线电发射装置及其增益控制方法 |
| US6731670B1 (en) | 1999-02-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Method and circuit for generating spreading codes |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043572A (ko) | 1996-12-23 |
| CA2176786A1 (en) | 1996-11-25 |
| US5835488A (en) | 1998-11-10 |
| CN1143867A (zh) | 1997-02-26 |
| JP3551333B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08321748A (ja) | 疑似雑音符号発生回路 | |
| JP4245227B2 (ja) | デジタルマッチドフィルタ | |
| US6275545B1 (en) | Matched filter and method of synchronizing operation timing of receiver with phase of desired wave signal | |
| JPH1056404A (ja) | Ｃｄｍａ同期捕捉回路 | |
| KR19990072875A (ko) | 매치드필터및신호수신장치 | |
| US6181733B1 (en) | Digital matched filter | |
| US7411993B2 (en) | PN code generator, GOLD code generator, PN code despreader, method for generating PN code, method for generating GOLD code, method for despreading PN code and computer program | |
| JP3296341B2 (ja) | 相関器 | |
| JPH0758669A (ja) | デジタルマッチドフィルタ | |
| US6456612B1 (en) | Device and method for generating short PN code in a mobile communication system | |
| US6650693B1 (en) | Complex type correlator in CDMA system and initial synchronization acquiring method using the same | |
| KR100320430B1 (ko) | 의사잡음 코드 발생 방법 | |
| JP2802058B2 (ja) | Ｃｄｍａ移動体通信システムおよび送受信装置 | |
| US6256341B1 (en) | Spread spectrum receiver using digital matched filter | |
| JP2000350262A (ja) | 符号生成方法および符号生成回路 | |
| EP1160976B1 (en) | Noncyclic digital filter and radio reception apparatus comprising the filter | |
| KR100212486B1 (ko) | 저속병렬상관기 | |
| KR0171010B1 (ko) | Cdma pcs 시스템의 동기장치 | |
| JP2596988B2 (ja) | スペクトラム拡散通信方式および装置 | |
| JPH1011268A (ja) | 擬似ランダム系列符号発生装置 | |
| KR970072746A (ko) | 기억소자를 갖는 정합필터의 초기동기확립회로 | |
| JPWO2001045256A1 (ja) | 非巡回型ディジタルフィルタ及びこれを使用した無線受信機器 | |
| KR100424628B1 (ko) | 이동통신시스템에서 확산부호 생성장치 및 방법 | |
| EP1283613A1 (en) | Receiver and inverse-spreading code generating method | |
| JPH10107594A (ja) | 疑似ランダム符号発生装置、スライディング相関器、及びレイク受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| LAPS | Cancellation because of no payment of annual fees |