JPH08321833A

JPH08321833A - データ伝送方法およびその装置

Info

Publication number: JPH08321833A
Application number: JP12526695A
Authority: JP
Inventors: Atsushi Iwasaki; 惇岩崎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-05-24
Filing date: 1995-05-24
Publication date: 1996-12-03

Abstract

(57)【要約】【目的】放送機器等の間の音声・映像データの伝送に好
適なＳＤＩパケットおよびＳＤＤＩパケットとＡＴＭセ
ルの整合をとる。【構成】１ワード８ビットのＡＴＭセルを１ワード１
０ビットに変換して得られたＳＤＤＩパケット６個を、
ＡＴＭ方式において６つの１次群伝送パケットを１つの
２次群伝送パケットに多重化する方法と同様にワード多
重化して１．５Ｇｂｐｓのシリアル伝送に用いられるＳ
ＤＤＩ方式の１．５Ｇフレームを生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＤＩ方式(SMPTE-259
M)等とＡＴＭ方式とを適合させてデータの送信および受
信を行うデータ送信方法およびデータ受信方法およびこ
れらの方法に関する。

【０００２】

【従来の技術】データ通信の分野においては、ビデオデ
ータ、オーディオデータおよび計算機用データ等を非同
期のままセル化し、一元的に取り扱って伝送するＡＴＭ
（Asynchronous Transfer Mode）方式が、ＩＴＵ−Ｔ，
ＡＮＳＩ等の機関で標準化されている。ＡＴＭ方式の物
理層としては、ＳＤＨ（Synchronous Digital Hierach
y）方式のＳＴＭ−１（155.52Mbps）、ＳＴＭ−４（62
2.08Mbps）およびＳＴＭ−１６（2.48832Gbps ）が主に
用いられる。

【０００３】一方、放送の分野において、データ伝送方
式としてＳＤＩ（Serial Digital Interface）方式がＳ
ＭＰＴＥ（Society of Motion Pictures and Televisio
n Engineerings）によりＳＭＰＴＥ−２５９Ｍとして標
準化されており、広く用いられている。ＳＤＩ方式は、
１チャネル分の非圧縮ビデオデータを２７０Ｍｂｐｓの
データ速度でシリアル伝送する方式であって、垂直ブラ
ンキング期間に対応する所定の位置に、オーディオデー
タおよびデータ処理に用いられる補助データ等をビデオ
データに多重化して伝送することができる。放送の分野
においては、ＳＤＩ方式のデータ伝送システムが、今後
もインフラストラクチャーとして用いられることになる
と考えられている。なお、ＳＤＩ方式にはさらにＤ１方
式とＤ２方式とがあり、以下、特記しない限り、単にＳ
ＤＩ方式と記した場合にはＤ１方式を意味する。

【０００４】さらに、標準テレビジョン方式に対応する
ＳＤＩ方式の他に、高品位テレビジョン（ＨＤＴＶ）方
式に対応するＨＤＳＤＩ方式（1.485Gbps ）が提案され
ており、目下、ＳＭＰＴＥにおいて審議中である。ま
た、ＳＤＩ方式を改良して複数チャネルの圧縮または非
圧縮のビデオデータおよびオーディオデータ、あるい
は、計算機用のデータ等を伝送可能としたＳＤＤＩ（Se
rial Digital Data Interface ）方式も提案されおり、
このＳＤＤＩ方式はＳＤＩ方式の上位バージョンとして
位置づけられる。

【０００５】

【発明が解決しようとする課題】しかしながら、ＳＤＩ
方式およびＳＤＤＩ方式は、放送機器等の間の音声・映
像データの伝送に好適である一方、ＡＴＭ方式との適合
性が低い。例えば、ＳＤＤＩ方式およびＳＤＩ方式の伝
送パケット（ＳＤＤＩパケット、ＳＤＩパケット）のフ
ォーマットはＡＴＭ方式の伝送パケット（ＡＴＭセル）
のフォーマットと異なるため、ＳＤＤＩパケットおよび
ＳＤＩパケットを直接、ＡＴＭ方式の通信回線との間で
送受信することはできない。また、ＳＤＩ方式およびＳ
ＤＤＩ方式においては、１つの伝送パケットに１つの宛
て先アドレスしか含めることができないので、伝送制御
等に用いられる短い制御データ１つを伝送する際にも１
つの伝送パケット（パケット長１７１６Ｗまたは１７２
８Ｗ））を用いる必要があるといったように、データの
伝送の効率が低下する場合がある。

【０００６】本発明は、上述した従来技術の問題点に鑑
みてなされたものであり、放送機器等の間の音声・映像
データの伝送に好適なＳＤＩパケットおよびＳＤＤＩパ
ケットとＡＴＭセルとを整合させることができるデータ
送信方法およびデータ受信方法およびこれらの装置を提
供することを目的とする。また、本発明は、ＳＤＩパケ
ットおよびＳＤＤＩパケットに複数のアドレスを含める
ことを可能とし、伝送制御等に用いられる短い制御デー
タを伝送する場合にもデータの伝送の効率が低下しない
データ送信方法およびデータ受信方法を提供およびこれ
らの装置することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るデータ伝送方法は、１ワード８ビット
構成のＡＴＭセルのヘッダ、または、前記ＡＴＭセルの
ヘッダおよびペイロードの一部に所定のデータをこれら
の第９ビットとして付加して１ワード９ビット構成に変
換し、前記ＡＴＭセルのペイロードの全部または残りの
部分を並び換えて１ワード９ビット構成に変換し、１ワ
ード９ビット構成に変換した前記ＡＴＭセルのヘッダお
よびペイロードの第９ビットの論理反転値をこれらの第
１０ビットとして付加して１ワード１０ビット構成に変
換し、１ワード１０ビット構成に変換した前記ＡＴＭセ
ルのヘッダおよびペイロードを、所定の部分に複数含む
１ワード１０ビット構成の所定の伝送方式（ＳＤＩ方式
またはＳＤＤＩ方式）の１次群伝送パケットを生成し、
所定数の前記１次群伝送パケットに含まれる１０ビット
構成に変換した前記ＡＴＭセルのヘッダおよびペイロー
ドをワード単位で多重化し、前記所定の伝送方式の２次
群用伝送路を用いて前記所定の伝送方式の２次群伝送パ
ケットを伝送する。

【０００８】好適には、所定数の前記１次群伝送パケッ
トそれぞれから１ワード１０ビット構成に変換した前記
ＡＴＭセルのヘッダおよびペイロードが含まれない領域
を除去し、前記領域を除いた所定数の前記１次群伝送パ
ケットを多重化して前記２次群伝送パケットを生成す
る。

【０００９】好適には、前記２次群伝送パケットを受信
して記憶し、記憶した前記２次群伝送パケットの所定の
位置に、この２次群伝送パケットに含まれる前記１次群
伝送パケットそれぞれの前記領域を挿入し、前記領域を
付加した前記２次群伝送パケットをワード単位で分離し
て所定数の前記１次群伝送パケットを再生する。

【００１０】また、本発明に係るデータ伝送装置は、１
ワード８ビット構成のＡＴＭセルのヘッダ、または、前
記ＡＴＭセルのヘッダおよびペイロードの一部に所定の
データをこれらの第９ビットとして付加して１ワード９
ビット構成に変換する第１の８ビット・９ビット変換手
段と、前記ＡＴＭセルのペイロードの全部または残りの
部分を並び換えて１ワード９ビット構成に変換する第２
の８ビット・９ビット変換手段と、１ワード９ビット構
成に変換した前記ＡＴＭセルのヘッダおよびペイロード
の第９ビットの論理反転値をこれらの第１０ビットとし
て付加して１ワード１０ビット構成に変換する９ビット
・１０ビット変換手段と、１ワード１０ビット構成に変
換した前記ＡＴＭセルのヘッダおよびペイロードを、所
定の部分に複数含む１ワード１０ビット構成の所定の伝
送方式（ＳＤＩ方式またはＳＤＤＩ方式）の１次群伝送
パケットを生成する１次群伝送パケット生成手段と、所
定数の前記１次群伝送パケットに含まれる１０ビット構
成に変換した前記ＡＴＭセルのヘッダおよびペイロード
をワード単位で多重化し、前記所定の伝送方式の２次群
伝送パケットを生成する２次群伝送パケット生成手段
と、生成した前記２次群伝送パケットを前記所定の伝送
方式の２次群伝送パケット用の伝送路を用いて伝送する
伝送手段とを有する。

【００１１】好適には、所定数の前記１次群伝送パケッ
トそれぞれから１ワード１０ビット構成に変換した前記
ＡＴＭセルのヘッダおよびペイロードが含まれない領域
を削除する領域削除手段をさらに有し、前記２次群伝送
パケット生成手段は、前記領域を除いた所定数の前記１
次群伝送パケットを多重化して前記２次群伝送パケット
を生成する。

【００１２】好適には、前記２次群伝送パケットを受信
して記憶する記憶手段と、記憶した前記２次群伝送パケ
ットの所定の位置に、この２次群伝送パケットに含まれ
る前記１次群伝送パケットそれぞれの前記領域を挿入す
る領域挿入手段と、前記領域を付加した前記２次群伝送
パケットをワード単位で分離して所定数の前記１次群伝
送パケットを再生する１次群伝送パケット再生手段とを
さらに有する。

【００１３】

【作用】本発明に係るデータ伝送方法は、１ワード８ビ
ット構成のＡＴＭセルを、放送局のインフラストラクチ
ャーとして用いられているＳＤＩ方式、または、ＳＤＩ
方式を改良して圧縮画像データ等を伝送可能としたＳＤ
ＤＩ方式の１ワード１０ビット構成の伝送パケットに変
換して伝送することろ可能とするデータ伝送方法であ
る。本発明のデータ伝送方法において、ＡＴＭセルをＳ
ＤＩ方式またはＳＤＤＩ方式の伝送パケットに適合させ
るための８ビット→１０ビット変換は、８ビット→９ビ
ット変換（第１段階）と９ビット→１０ビット変換（第
２段階）との２段階で行われ、８ビット→１０ビット変
換の第１段階においては、ＡＴＭセルの各ワードが８ビ
ットから９ビットに変換変換される。

【００１４】少なくともＡＴＭセルのヘッダについて
は、上記８ビット→１０ビット変換の第１段階は、少な
くともＡＴＭセルのヘッダの各ワードの第８ビット（ビ
ット位置は第１から開始する）、あるいは、固定値１ま
たは０をこれらの第９ビットとして付加することにより
行う。ＳＤＩ方式またはＳＤＤＩ方式の伝送パケットと
ＡＴＭセルのビット数を合わせるために、ＡＴＭセルの
ペイロードの一部についても同様に８ビット→１０ビッ
ト変換の第１段階を行ってもよい。このようにＡＴＭセ
ルのヘッダについて８ビット→１０ビット変換の第１段
階を行うことにより、ＳＤＩ方式またはＳＤＤＩ方式の
データ伝送システムにおいてＡＴＭセルのヘッダを伝送
制御に用いる場合に、並び換えることなく読み出すこと
ができる。

【００１５】ＡＴＭセルのペイロード部分、または、ヘ
ッダと同じ８ビット→１０ビット変換の第１段階が行わ
れなかった残りの部分は、並び換えにより１ワード９ビ
ット構成に変換される。

【００１６】８ビット→１０ビット変換の第２段階は、
１ワード９ビット構成に変換したＡＴＭセルのヘッダお
よびペイロードの第９ビットの論理反転値をこれらの第
１０ビットとして付加して１ワード１０ビット構成に変
換することにより行われる。このように変換することに
より、ＳＤＩ方式またはＳＤＤＩ方式において、同期符
号（ＥＡＶ，ＳＡＶ）と同じとなるため禁止コードとさ
れるオール１のワードが生じないというメリットがあ
る。このように２段階に８ビット→１０ビット変換され
た複数のＡＴＭセルは、ＳＤＩ方式の１次群（２７０Ｍ
ｂｐｓ）伝送パケットのアクティブビデオ部またはＳＤ
ＤＩ方式の１次群伝送パケットのペイロード部に載せら
れる。

【００１７】所定数（６本）の１次群伝送パケットか
ら、１０ビット構成に変換したＡＴＭセルのヘッダおよ
びペイロードが含まれない領域を除去してビット数を減
らして伝送効率を上げ、ＡＴＭ１次群信号を２次群信号
に多重化する方法と同様にワード単位で多重化すること
によりＡＴＭ方式との親和性を高めた、ＳＤＩ方式また
はＳＤＤＩ方式の２次群伝送パケットを生成し、ＳＤＩ
方式またはＳＤＤＩ方式の２次群用伝送路を用いて伝送
する。

【００１８】また、本発明に係るデータ伝送装置が有す
る各手段は、上述した本発明に係るデータ伝送方法の各
段階を実現する。

【００１９】

【実施例１】以下、本発明の第１の実施例として、ＳＤ
ＤＩ方式の伝送パケット（ＳＤＤＩパケット）とＡＴＭ
方式の伝送用セル（ＡＴＭセル）とを適合させ、ＳＤＤ
Ｉ方式の伝送システムとＡＴＭ通信網とを接続する方法
について説明する。図１は、第１の実施例におけるＳＤ
Ｉ方式（SMPTE-259M）を改良したＳＤＤＩ方式の１次群
ＳＤＤＩパケットのペイロード部（ＰＡＤ）をＡＴＭ方
式に対応したセルに分割する方法を示す図であって、
（Ａ）は５２５（５０２）／６０ビデオ信号用のＳＤＤ
Ｉパケットをセルに分割した場合を示し、（Ｂ）は６２
５（６１０）／５０ビデオ信号用の１次群ＳＤＤＩパケ
ットをセルに分割した場合を示す。ここで、５２５，６
２５は、全領域を使用した場合を示している。（５０
２），（６１０）は、アクティブビデオ領域のみを示
し、残りはアンシラリデータ等の領域として用いられ
る。

【００２０】図１（Ａ），（Ｂ）に示すように、１次群
ＳＤＤＩ伝送パケット（２７０ＭＨｚ）は、ＳＤＩ方式
との整合性を保ち、ＳＤＩ方式用に開発された半導体装
置等を多く流用することができるようにするために、Ｓ
ＤＩ伝送パケットに類似する構成になっている。つま
り、５２５／６０用１次群ＳＤＤＩパケットおよび６２
５／５０用１次群ＳＤＤＩパケットそれぞれのフレーム
長は１７１６Ｗ，１７２８Ｗであり、ワード長は１０ビ
ットである。

【００２１】また、同期符号ＥＡＶ（End of Active Vi
deo ）の内容は３ＦＦｈ，０００ｈ，０００ｈ，ＸＹＺ
であり、同期符号ＳＡＶ（Start of Active Video ）の
位置は先頭から２７６Ｗ，２８８Ｗ目である。なお、上
述の同期符号ＥＡＶの内、ＸＹＺは、フィールド
（Ｆ）、ＶＢＬＫ（Ｖ）、Ｈ（ＥＡＶ／ＳＡＶの別を示
す）およびプロテクション符号からなり、詳細は、ＳＭ
ＰＴＥ−１２５Ｍにおいて規格化されている。

【００２２】また、１次群ＳＤＤＩパケットの最後の２
ＷはＣＲＣ符号用に用いられ、同期符号ＳＡＶの直後か
らＣＲＣ符号の直前までの部分が音声・ビデオデータ
（ＡＶデータ）が入るといったように、５２５／６０用
ＳＤＩパケットおよび６２５／５０用ＳＤＩパケットと
同じになっている。以下、各実施例において主にＳＤＤ
Ｉパケットについて説明するが、ＳＤＤＩパケットとＡ
ＴＭセルとの間の変換は、そのまま、あるいは、少しの
変更でＳＤＩ方式の伝送パケットとＡＴＭセルとの間の
変換に適用することができる。

【００２３】図１（Ａ），（Ｂ）に示した２つの１次群
ＳＤＤＩパケットにおいては、垂直ブランキング期間
（ＶＢＬＫ）の内、各３ラインはユーザ−が使用できな
いこととされており、他の垂直ブランキング期間ＶＢＬ
Ｋはリザーブ領域とされている。このように、ＳＤＤＩ
方式は、映像信号の垂直ブランキング期間ＶＢＬＫに対
応するラインの一部におけるデータの多重を禁止してい
るので、ユーザの自由な用途に開放されているこれら２
つの伝送用パケットのペイロード部（ＰＡＤ）のみを４
８Ｗ×２９のセル（いわゆるアクティブビデオの部分）
に分割する。

【００２４】これらのセルに続く４６Ｗは、ペイロード
部の余りである。因みに、ＳＤＤＩ方式においては、水
平ブランキング期間（ＨＢＬＫ）はアンシラリ領域とし
てＳＤＤＩパケットのヘッダとされており、ＳＤＩ方式
においては、ＶＢＬＫはアンシラリ領域んおけるユーザ
領域とされている。

【００２５】ここで、ＡＴＭセルのワード長は８ビット
（＝１バイト；Ｂ）であり、１つのＡＴＭセルの先頭に
は５バイトのヘッダがあり、４８バイトの伝送の対象と
なるデータ（ペイロード）がヘッダに続く。従って、Ａ
ＴＭセルそれぞれをＳＤＤＩパケットのペイロード部に
含まれるセル（ＰＡＤセル）それぞれに適合させるため
に８ビットから１０ビットへのワード変換（８ビット→
１０ビット変換）が必要となる。以下、ＡＴＭセルとＰ
ＡＤセルとの間の８ビット→１０ビット変換の方法につ
いて説明する。

【００２６】上述のように、ＳＤＤＩパケットは、同期
符号ＥＡＶ，ＳＡＶとしてデータ３ＦＦｈ，０００ｈ，
０００ｈを用いるので、ＳＤＤＩパケットの他の部分に
おいては同期符号ＥＡＶ，ＳＡＶと同じデータは禁止コ
ードとなっている。従って、８ビット→１０ビット変換
の際には、この禁止コードの出現を避けるために、８ビ
ット→１０ビット変換は、２段階で行う必要がある。

【００２７】８ビット→１０ビット変換の第１段階まず、８ビット→１０ビット変換の第１段階、つまり、
８ビットデータを９ビットデータに変換する段階は、以
下のようにヘッダとペイロードの第１〜第３バイトとそ
れ以降の第４〜第４８バイトに分けて行われる。

【００２８】ＡＴＭセルのヘッダとペイロードの最初の
３バイトの変換ＡＴＭセルのヘッダのデータ（５バイト）と、このヘッ
ダに続くペイロードの最初の３バイトのデータの各バイ
トに１ビットのダミーデータｄを付加して９ビットに変
換する。この変換の内容は表１に示す通りとなる。この
ようにダミーデータを付加するのは、ヘッダを読み出す
際に、ヘッダのデータを９ビットから８ビットに変換し
なくてもすむからである。

【００２９】

【表１】Ｐ₁＝（ｈ₀₀，ｈ₀₁，…，ｈ₀₇，ｄ，ｘ）Ｐ₂＝（ｈ₁₀，ｈ₁₁，…，ｈ₁₇，ｄ，ｘ）・・Ｐ₅＝（ｈ₅₀，ｈ₅₁，…，ｈ₅₇，ｄ，ｘ）Ｐ₆＝（ａ_10,ａ₁₁，…，ａ₁₇，ｄ，ｘ）・・Ｐ₈＝（ａ_30,ａ₃₁，…，ａ₃₇，ｄ，ｘ） …（１）ただし、（Ｈ_i；ｈ_i0，ｈ_i1，…，ｈ_i7）は、ＡＴＭセ
ルのヘッダの第ｉバイトと各ビットを示し（ｉは整数、
１≦ｉ≦５）、（Ａ_j；ａ_j0，ａ_j1，…，ａ_j7）は、Ａ
ＴＭセルのペイロードの第ｊバイトと各ビットを示し
（ｊは整数、１≦ｊ≦４８）、Ｐ_kは、ＰＡＤセルの第
ｋワードを示し（ｋは整数、１≦ｋ≦４８）、ｘは、DO
N'T CAREを表す。

【００３０】ＡＴＭセルのペイロードの第４〜第４８バ
イトから最後までの変換ペイロードの第４バイトから第４８バイトまでの４５バ
イトは、９バイト×４０ワードに仕切り直す。つまり、
表１と同様に表記すると、この変換は表２に示す通りと
なる。

【００３１】

【表２】Ｐ₉＝（ａ₄₀，ａ₄₁，…，ａ₄₇，ａ₅₀，ｘ）Ｐ₁₀＝（ａ₅₁，ａ₅₂，…，ａ₅₇，ａ₆₀，ａ₆₁，ｘ）・・Ｐ₄₇＝（ａ_46,6，ａ_46,7，…，ａ_47,5，ａ_47,6 ｘ）Ｐ₄₈＝（ａ_47,7，ａ_48,0，…，ａ_48,6，ａ_48,7，ｘ） …（２）

【００３２】８ビット→１０ビット変換の第二段階次に、８ビット→１０ビット変換の第２段階、つまり、
９ビットデータの１０９ビットデータへの変換は、例え
ば、ＰＡＤセルの各ワードＰ_kの第１０ビットｐ_k9とし
て、第９ビットｐ_k8の論理値を反転した値を付加するこ
とにより行われる。従って、８ビット→１０ビット変換
の第二段階の後には、ＰＡＤセルの各ワードの内容は、
表３の通りとなる。このように、ＰＡＤセルの各ワード
Ｐ_kの第１０ビットｐ_k9を第９ビットｐ_k8の論理値を反
転した値とすることにより、同期符号ＥＡＶ，ＳＡＶと
同じデータがＰＡＤセルに現れることを防ぐことができ
る。

【００３３】

【表３】Ｐ₁＝（ｈ₀₀，ｈ₀₁，…，ｈ₀₇，ｄ，ｄ’）Ｐ₂＝（ｈ₁₀，ｈ₁₁，…，ｈ₁₇，ｄ，ｄ’）・・Ｐ₅＝（ｈ₅₀，ｈ₅₁，…，ｈ₅₇，ｄ，ｄ’）Ｐ₆＝（ａ_10,ａ₁₁，…，ａ₁₇，ｄ，ｄ’）・・Ｐ₈＝（ａ_30,ａ₃₁，…，ａ₃₇，ｄ，ｄ’）Ｐ₉＝（ａ₄₀，ａ₄₁，…，ａ₄₇，ａ₅₁，ａ₅₁’）Ｐ₁₀＝（ａ₅₀，ａ₅₁，…，ａ₅₇，ａ₆₀，ａ₆₁，ａ₆₁’）・・Ｐ₄₇＝（ａ_46,6，ａ_46,7，…，ａ_47,5，ａ_47,6，ａ_47,6’）Ｐ₄₈＝（ａ_47,7，ａ_48,0，…，ａ_48,6，ａ_48,7，ａ_48,7’） …（３）ただし、ｄ’はダミーデータの論理値を反転した値を示
し、ａ_jl’は、ビットａ_jlの論理値を反転した値を示す
（ｌは整数、０≦ｌ≦７）。

【００３４】以上に示したように、ＡＴＭセルの各バイ
トを８ビット→１０ビット変換し、ＳＤＤＩパケットの
ＰＡＤセルに適合させることにより、ＡＴＭ通信網から
受信したＡＴＭセルに含まれるデータをＳＤＤＩ方式の
伝送システム内で伝送することができる。また、逆に、
表１〜表３に示した変換と逆の変換を行うことにより、
ＳＤＤＩ伝送システム内で伝送されるＳＤＤＩパケット
のＰＡＤセルをＡＴＭセルに適合させることができ、Ｓ
ＤＤＩパケットに含まれるデータをＡＴＭ通信網に対し
て送出することができるようになる。つまり、ＰＡＤセ
ルをＡＴＭセルに適合させるためには、以下に述べるよ
うにＰＡＤセルの各ワードを１０ビットから８ビットに
変換する。

【００３５】表４に示すように、ダミーデータｄとその
反転値ｄを取り除き、ＳＤＤＩパケットのＰＡＤセルの
第１〜第８ワードをＡＴＭセルのヘッダとペイロードの
第１〜第３バイトに変換する。

【００３６】

【表４】Ｈ₁＝（ｐ₀₀，ｐ₀₁，…，ｐ₀₇）Ｈ₂＝（ｐ₁₀，ｐ₁₁，…，ｐ₁₇）・・Ｈ₅＝（ｐ₅₀，ｐ₅₁，…，ｐ₅₇）Ａ₁＝（ｐ_60,ｐ₆₁，…，ｐ₆₇）・・Ａ₃＝（ｐ_80,ｐ₈₁，…，ｐ₈₇） …（４）ただし、ｐ_kmは、ＰＡＤセルの第ｋワードＰ_kの各ビッ
トを示す（ｍは整数、０≦ｍ≦９）。

【００３７】さらに、表５に示すように、ＰＡＤセルの
第９〜第４８ワードから第１０バイトを取り去り、残っ
たＰＡＤセルの各ワードの９ビットデータを８ビットの
ＡＴＭセルのペイロードの第４〜第４８バイトのデータ
に区切り直す。

【００３８】

【表５】Ａ₄＝（ｐ₉₀，ｐ₉₁，…，ｐ₉₇，）Ａ₅＝（ｐ₉₈，ｐ_10,0，…，ｐ_10,6）・・Ａ₄₇＝（ｐ_47,2，ｐ_47,3，ｐ_47,4，…，ｐ_48,0）Ａ₄₈＝（ｐ_48,1，ｐ_48,2，ｐ_48,3，…，ｐ_48,8） …（５）

【００３９】以上述べた方法によってＡＴＭセルをＰＡ
Ｄセルに変換すると、ダミーデータｄおよびその論理反
転値ｄ’を取り除くだけでＡＴＭセルのヘッダ部分のデ
ータを取り出すことができ、その配列を変換する必要が
ない。従って、伝送処理等において必要になった場合に
は、簡単な処理でＡＴＭヘッダに含まれるデータを取り
出すことができ、迅速な伝送処理を行うことが可能にな
る。

【００４０】また、以上述べた方法によれば、ＡＴＭセ
ルをＰＡＤセルに変換する際に、ＰＡＤセルの禁止コー
ドが発生しない。従って、ＡＴＭセルに含まれるデータ
をトランスペアレント（透過的）にＳＤＤＩ方式の伝送
システム内で伝送することができる。また、以上述べた
方法によれば、ＡＴＭ通信網とＳＤＤＩ方式の伝送シス
テム相互を適合させ、これらの間でのデータ送受信を可
能にすることができる。第１の実施例に示した方法は、
既存のＳＤＩ方式のデータ伝送システムの伝送路等をそ
のまま流用可能であり、放送局等に導入しやすいという
特徴を有する。

【００４１】以上述べた第１の実施例において、ＳＤＤ
Ｉ伝送パケットのペイロード部をＰＤＤセルに区切る方
法、および、８ビット→１０ビット変換の方法は例示で
あり、例えば、ＳＤＤＩ伝送パケットのペイロード部を
５３ワード×２７のＰＡＤセルに区切り、ＰＡＤセルの
各ワードとＡＴＭセルの各バイトとを１対１に対応づ
け、ＡＴＭセルの各バイトにダミーデータとその論理反
転値を付加して８ビット→１０ビット変換行ってもよ
い。また、表１に示した８ビット→１０ビット変換の第
１段階はＡＴＭセルのヘッダについてのみ必須であり、
ペイロードの先頭部分については、それ以降の部分と同
様に、表２に示した８ビット→１０ビット変換を行って
もよい。

【００４２】

【実施例２】以下、本発明の第２の実施例を説明する。
図２は、図１に示した方法によりＡＴＭセルをＳＤＤＩ
パケットに適合させるデータ送信装置１の構成を示す図
である。図２に示すように、データ送信装置１は、ＡＴ
Ｍセル生成装置１０、マッピング回路１２、ビット生成
回路１４およびパラレル／シリアル変換回路（Ｐ／Ｓ変
換回路）１６から構成されており、データ送信装置１に
入力されるオーディオデータ、映像データおよび計算機
用のデータ等の入力データＤＩＮ₁〜ＤＩＮ_n（ｎは整
数）を含むＡＴＭセルを生成し、さらにＳＤＤＩパケッ
トに適合させてＳＤＤＩ方式のデータ伝送システム（図
示せず）に送出する。なお、図示の簡略化のため、図２
においては、データ送信装置１の各部分に対するタイミ
ング信号を生成するタイミング系は省略して図示してあ
る。

【００４３】ＡＴＭセル生成装置１０は、入力データＤ
ＩＮ₁〜ＤＩＮ_nの入力インターフェース回路を含んで
おり、入力データＤＩＮ₁〜ＤＩＮ_nをペイロードとし
て含むＡＴＭセルを生成し、ＡＴＭセルＳ１０として８
ビットパラレル形式でマッピング回路１２に対して出力
する。マッピング回路１２は、第１の実施例において表
１および表２に示した８ビット→１０ビット変換の第１
段階を行い、２７Ｍｂｐｓ・９ビットパラレル形式の第
１の変換信号Ｓ１２をビット生成回路１４に対して出力
する。

【００４４】ビット生成回路１４は、第１の実施例にお
いて表３に示したように、第１の変換信号Ｓ１２の各ワ
ードの第９ビットの論理値を反転し、各ワードの第１０
ビットとして付加して８ビット→１０ビット変換の第２
段階を行い、２７Ｍｂｐｓ・１０ビットパラレル形式の
第２の変換信号Ｓ１４としてＰ／Ｓ変換回路１６に対し
て出力する。Ｐ／Ｓ変換回路１６は、第２の変換信号Ｓ
１４を２７０Ｍｂｐｓ・シリアル形式の１次群ＳＤＤＩ
パケットとしてＳＤＤＩ方式のデータ伝送システムに対
して送出する。

【００４５】以下、データ送信装置１の動作を説明す
る。データ送信装置１に入力された入力データＤＩＮ₁
〜ＤＩＮ_nは、ＡＴＭセル生成装置１０により入力デー
タＤＩＮ₁〜ＤＩＮ_nをペイロードとして含むＡＴＭセ
ルＳ１０に変換され、マッピング回路１２に入力され
る。マッピング回路１２は、入力されたＡＴＭセルＳ１
０に対して８ビット→１０ビット変換の第１段階を行
う。ビット生成回路１４は、第１の変換信号Ｓ１２に対
して８ビット→１０ビット変換を行う。Ｐ／Ｓ変換回路
１６は、第２の変換信号Ｓ１４を２７０Ｍｂｐｓ・シリ
アル形式に変換し、１次群ＳＤＤＩパケットとして出力
する。

【００４６】以上説明したように、データ送信装置１に
よれば、第１の実施例に示したＡＴＭセルを１次群ＳＤ
ＤＩパケットのペイロード部のＰＡＤセルとして伝送す
ることが可能になる。また、データ送信装置１は、第１
の実施例において表１〜表３に示した方法を実現可能で
ある点で、この方法と同様の特徴を有する。

【００４７】なお、ＡＴＭセル生成装置１０を、ＡＴＭ
通信回線から受信したＡＴＭセルを８ビットパラレル形
式に変換し、マッピング回路１２に対して出力する装置
に置換し、データ送信装置１をＡＴＭ通信網に接続する
ように変形してもよい。また、データ送信装置１の各構
成部分は、個別にハードウェア的に構成しても、ソフト
ウェア的に実現可能な部分をディジタルシグナルプロセ
ッサ（ＤＳＰ）等を用いた計算機上にソフトウェアとし
て構成してもよい。

【００４８】

【実施例３】以下、本発明の第３の実施例を説明する。
図３は、図１に示した方法によりＳＤＤＩパケットに含
まれるＰＡＤセルに含まれるデータを取り出して出力す
るデータ受信装置２の構成を示す図である。図３に示す
ように、データ受信装置２は、シリアル／パラレル変換
回路（Ｓ／Ｐ変換回路２０、ビット除去回路２２、マッ
ピング回路２４およびＡＴＭセル分解装置２６から構成
されており、例えば第２の実施例に示したデータ送信装
置１が生成し、ＳＤＤＩ方式のデータ伝送システム（図
示せず）から受信したＰＡＤセルを含む１次群ＳＤＤＩ
パケットをＡＴＭセルに変換し、さらにＡＴＭセルのペ
イロードを取り出し、オーディオデータ、ビデオデータ
および計算機用のデータ等の出力データＤＯＵＴ₁〜Ｄ
ＯＵＴ_nとして出力する。

【００４９】つまり、データ受信装置２は、第２の実施
例に示したデータ送信装置１（図２）と逆の動作を行う
装置である。なお、図示の簡略化のため、図３において
は、データ受信装置２の各部分に対するタイミング信号
を生成するタイミング系は省略して図示してある。

【００５０】Ｓ／Ｐ変換回路２０は、ＳＤＤＩ方式のデ
ータ伝送システムとのインターフェース装置を含んでお
り、ＳＤＤＩ方式のデータ伝送システムから受信した２
７０Ｍｂｐｓ・シリアル形式の１次群ＳＤＤＩパケット
を受信し、１０ビットパラレル形式のパラレル信号Ｓ２
０に変換してビット除去回路２２に対して出力する。ビ
ット除去回路２２は、第１の実施例において表４に示し
たように、パラレル信号Ｓ２０のＳＤＤＩパケットのＰ
ＡＤセルの各ワードの第１０ビットを除去し、９ビット
パラレル形式の第１の変換信号Ｓ２２としてマッピング
回路２４に対して出力する。

【００５１】マッピング回路２４は、第１の実施例にお
いて表５に示したように、第１の変換信号Ｓ２２のＰＡ
Ｄセルを区切りなおし、８ビットパラレル形式のＡＴＭ
セルＳ２４を生成してＡＴＭセル分解装置２６に対して
出力する。ＡＴＭセル分解装置２６は、ＡＴＭセルＳ２
４のペイロードを取り出して、出力データＤＯＵＴ₁〜
ＤＯＵＴ_nとして、データ受信装置２に接続される映像
編集装置、記録装置および計算機等のデータ処理機器
（図示せず）に対して出力する。

【００５２】以下、データ受信装置２の動作を説明す
る。Ｓ／Ｐ変換回路２０は、ＳＤＤＩ方式のデータ伝送
システムから１次群ＳＤＤＩパケットを受信し、１０ビ
ットパラレル形式のパラレル信号Ｓ２０に変換し、ビッ
ト除去回路２２は、このＳＤＤＩパケットのＰＡＤセル
の各ワードの第１０ビットを除去する。マッピング回路
２４は、ビット除去回路２２から入力されたＰＡＤセル
を区切りなおし、ＡＴＭセル分解装置２６は、ＡＴＭセ
ルＳ２４のペイロードを出力データＤＯＵＴ₁〜ＤＯＵ
Ｔ_nとして映像編集装置等に対して出力する。

【００５３】以上に示したように、データ受信装置２に
よれば、第１の実施例に示した表４および表５に示す処
理を実現し、ＳＤＤＩ方式のデータ伝送システムから受
信した１次群ＳＤＤＩパケットのペイロード部のＰＡＤ
セルからＡＴＭセルのペイロードを取り出してデータ処
理機器に供給することができる。また、データ受信装置
２は、第１の実施例において表４および表５に示した方
法を実現可能である点で、この方法と同様の特徴を有す
る。

【００５４】なお、ＡＴＭセル分解装置２６を、ＡＴＭ
通信回線に対してＡＴＭＳ２４を送出する装置に置換
し、データ受信装置２をＡＴＭ通信網に接続するように
変形してもよい。また、データ受信装置２の各構成部分
は、個別にハードウェア的に構成しても、ソフトウェア
的に実現可能な部分をディジタルシグナルプロセッサ
（ＤＳＰ）等を用いた計算機上にソフトウェアとして構
成してもよい。

【００５５】

【実施例４】以下、本発明の第４の実施例を説明する。
第４の実施例においては、第１の実施例に示した方法の
変形例であって、ＳＤＤＩパケットのＰＡＤセルに、Ｓ
ＤＤＩ方式の伝送システムにおいてルーティング処理等
に用いられる３バイトのルーティングデータを付加して
変換する方法を説明する。図４は、第４の実施例におけ
るＳＤＤＩ方式の１次群ＳＤＤＩパケットのペイロード
部をルーティングデータを有するセルに分割する方法を
示す図であって、（Ａ）は５２５／６０ビデオ信号用の
ＳＤＤＩパケットを３バイトのルーティングデータを有
するセルに分割する場合を示し、（Ｂ）は変換前のルー
ティングデータとＡＴＭセルとを示し、（Ｃ）は（Ａ）
に示した分割方法の変形例を示す。

【００５６】図４（Ａ）に示すように、３バイトのルー
ティングデータをＰＡＤセルに付す場合には、ＳＤＤＩ
パケットのペイロード部を５１Ｗ×２８のＰＡＤセルに
分割して用いる。ルーティングデータは、図４（Ｂ）に
示すように、ＡＴＭセルの先頭に付加される。このルー
ティングデータが付加されたＡＴＭセルを図４（Ａ）に
示すＳＤＤＩパケットのＰＡＤセルに適合させるために
は、第１の実施例において説明した方法と同様に、図４
（Ｂ）に示す２つの部分に分けて８ビット→１０ビット
変換を行う。

【００５７】図４（Ｂ）に示す第１の部分、つまり、ル
ーティングデータ（３バイト）、ＡＴＭセルのヘッダ
（５バイト）およびペイロードの第１〜第３バイトの計
１１バイトについては、第１の実施例において表１に示
したように、ＰＡＤセルの各ワードの第９ビットとして
ダミーデータｄを付加し、各ワードの第１０ビットとし
てダミーデータの反転論理値ｄ’を付加して８ビット→
１０ビット変換を行い、ＳＤＤＩパケットのＰＡＤセル
の第１〜第１１ワードとする。

【００５８】図４（Ｂ）に示す第２の部分、つまり、ペ
イロードの第４〜第４８バイトの計４５バイトについて
は、第１の実施例において表２に示したように、まず、
ＡＴＭセルのペイロードの第４〜第４８バイトの８ビッ
ト×４５の配列を９ビット×４０の配列に変換し、ＰＡ
Ｄセルの各ワードの第９ビットの論理反転値を各ワード
の第１０ワードとし、ＰＡＤセルの第１２〜第４８ワー
ドとする。上述したＰＡＤセルに含まれるデータをＡＴ
Ｍ通信網に対して送出する場合は、ＰＡＤセルのペイロ
ードの第１〜第３バイトを取り除いてから、第１の実施
例において表４および表５に示したのと同様に、１０ビ
ット→８ビット変換を行ってＰＡＤセルをＡＴＭセルに
逆変換すればよい。

【００５９】以上のように、各ＰＡＤセルにルーティン
グデータを付加することにより、ＡＴＭセルに含まれる
データを変更することなく、放送局等におけるＳＤＤＩ
方式の伝送システムにおいて柔軟な伝送処理を行うこと
ができるようになる。このように、ルーティングデータ
の付加により、第１の実施例に示した方法と全く同じ方
法で変換してもＳＤＤＩ伝送パケットからＡＴＭ通信網
に直接、データを送出できなくなる。しかし、１０ビッ
ト→８ビット変換を行った後に、ルーティングデータを
取り除くことにより、ＡＴＭ通信網にデータを送出する
ことが可能になるので、大きな問題とはならない。

【００６０】なお、図４（Ａ），（Ｂ）に示した方法に
よりＡＴＭセルとＰＡＤセルとを相互に変換する他、同
期符号ＥＡＶ以外の全ての領域をＰＡＤセルに割り当て
ることにより、さらにデータの伝送効率を高めることが
可能である。つまり、図４（Ｃ）に示すように、最大、
１つのＳＤＤＩ伝送パケットを、第１の実施例において
表１および表２に示した方法により８ビット→１０ビッ
ト変換した３５個のＰＡＤセルに分割することができ
る。同様に、第２の実施例に示したように、３バイトの
ルーティングデータを付したＡＴＭセルを８ビット→１
０ビット変換して、１つのＳＤＤＩ伝送パケットを最大
３３個のＰＡＤセルに分割することができる。

【００６１】ここで、図１および図４に示したＳＤＤＩ
方式およびＡＴＭ方式の１次群パケット（２７０ＭＨ
ｚ）による伝送容量をまとめると、表６に示す通りとな
る。最大伝送容量は表６の最下段に示した通りとなる
が、１次群を２次群に多重化する場合には、２次群の伝
送パケット（フレーム）の構成上、表６中段に示す値が
最大値となる。但し、実際には、運用方法として規定さ
れているように、ＡＴＭ方式の通信網においては回線使
用率を適当に抑えるため、表６の最下段に示す最大値と
しても差し支えない。

【００６２】回線使用率を適当に抑えることは、一般に
は、発生するデータは伝送容量以下となるように設定
し、瞬間的に前者が後者をオーバーした場合に、バッフ
ァリングしてオーバーフローを回避する方法により行わ
れる。ただし、このような動作を行った場合、伝送遅延
が大きくなる。また、セルに優先順位を付して、輻輳が
最悪になった場合に、ランクが低いセルを捨てる方法も
あるが、この方法は再送可能なデータを扱う場合に限ら
れる。

【００６３】

【表６】ＳＤＤＩ方式およびＡＴＭ方式の１次群パケットの伝送容量 SDDI方式； 525/60 ； 625/50 ； −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−； ATM 方式 W/cell ；48（図１）；51（図４）；48（図１）；51（図４）；＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝−−； SDDIペイロード部使用；；；；； cell/ 伝送パケット； 29 ； 28 ； 29 ； 28 ；伝送容量 Kcell/s ；436.30326 ；412.25832 ；422.250 ；427.000 ； −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−；全領域使用；；；；； cell/ 伝送パケット； 32 ； 30 ； 32 ； 30 ；伝送容量 Kcell/s ；491.02848 ；472.0275 ；50.000 ；468.750 ； −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−；全領域使用；；；；； cell/ 伝送パケット； (35) ； (33) ； (35) ； (33) ；伝送容量 Kcell/s ；(537.0624)；(506. ；(546.875) ；(515.625) ；；； 37312)；；； −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−； …（６）なお、（）を付して示した数値（最下段）は２次群の
伝送フレームを考慮しない最大限の値を示し、中段の数
値は２次群の伝送フレームを考慮した最大値を示す。

【００６４】

【実施例５】以下、本発明の第５の実施例を説明する。
図５は、図４に示したルーティングデータを有するＰＡ
Ｄセルを伝送するルーティング機能を有するデータ伝送
システム３の構成を示す図である。図６は、図５に示し
たルーティングスイッチ（ＲＳ）３２の構成例を示す図
である。

【００６５】図５に示すように、データ伝送システム３
は、ＳＤＤＩパケット生成／分解回路（ＳＤＤＩ回路）
３０、ルーティングスイッチ３２、インターフェース回
路（ＩＦ回路）３８、Ｐ／Ｓ変換回路３４およびＳ／Ｐ
変換回路３６から構成されており、データ伝送システム
３に接続されるデータ処理機器（図示せず）から入力さ
れる入力データＤＩＮ₁〜ＤＩＮ_nを含む、図４に示し
たＳＤＤＩパケットを生成してＡＴＭ通信網、あるい
は、出力データＳＯＵＴとしてＳＤＤＩ方式のデータ伝
送システム（図示せず）に対して送出する。また、デー
タ伝送システム３は、ＳＤＤＩ方式のデータ伝送システ
ムから受信した入力信号ＳＩＮに含まれるＳＤＤＩパケ
ットからＡＴＭセルを生成してＡＴＭ通信網に送出し、
あるいは、ＡＴＭセルからペイロードを取り出してデー
タ処理機器に対してＤＯＵＴ₁〜ＤＯＵＴ_nとして出力
する。

【００６６】ＳＤＤＩ回路３０は、データ伝送システム
３に接続されるデータ処理機器から入力された入力デー
タＤＩＮ₁〜ＤＩＮ_nをペイロード部のＰＡＤセルに含
む図４（Ａ）に示した１０ビットパラレル形式・２７Ｍ
ｂｐｓのＳＤＤＩパケットＳ３０ａを生成し、ルーティ
ングスイッチ３２に対して出力するとともに、ルーティ
ングスイッチ３２から入力された図４（Ａ）に示したＳ
ＤＤＩパケットＳ３０ｂのペイロード部のＰＡＤセルか
らデータを取り出して出力データＤＯＵＴ₁〜ＤＯＵＴ
_nとしてデータ処理機器に対して出力する。なお、以
下、第５の実施例において、特に断らないかぎり、ＳＤ
ＤＩパケットは図４（Ａ）に示したＳＤＤＩパケットを
示す。

【００６７】ＩＦ回路３８は、ＡＴＭ通信網から受信し
たＡＴＭセルを、ＳＤＤＩパケットに変換してルーティ
ングスイッチ３２の入力端子ｅに対して出力するととも
に、ルーティングスイッチ３２の出力端子ｆから入力さ
れたＳＤＤＩセルをＡＴＭセルに変換してＡＴＭ通信網
に対して出力する。

【００６８】Ｐ／Ｓ変換回路３４は、ルーティングスイ
ッチ３２の出力端子ｂから入力された１０ビットパラレ
ル形式・２７ＭｂｐｓのＳＤＤＩパケットをシリアル形
式・２７０Ｍｂｐｓの伝送信号ＳＯＵＴに変換し、ＳＤ
ＤＩデータ伝送システムに対して送信する。Ｓ／Ｐ変換
回路３６は、ＳＤＤＩデータ伝送システムから入力され
たシリアル形式・２７０Ｍｂｐｓの伝送信号ＳＩＮを１
０ビットパラレル形式・２７ＭｂｐｓのＳＤＤＩパケッ
トに変換し、ルーティングスイッチ３２の入力端子ｄに
対して出力する。

【００６９】ルーティングスイッチ３２は、例えば図６
に示すように、セレクタ回路（ＳＥＬ）３２０、ＦＩＦ
Ｏ回路３２２およびアドレス検出回路３２４から構成さ
れており、入力端子ｄからＳＤＤＩパケットのルーティ
ングデータ、あるいは、設定により、ＰＡＤセルの第４
〜第９ワードに含まれるＡＴＭのヘッダに含まれるデー
タを検出し、検出したデータに基づいて出力端子ａまた
は出力端子ｃから出力する。なお、ルーティングスイッ
チ３２は、入力されたＳＤＤＩパケットが出力端子ｂか
ら出力されるべきものである場合には、そのＳＤＤＩパ
ケットを出力端子ｃに対して出力しない。

【００７０】アドレス検出回路３２４は、データ伝送シ
ステム３に対する設定により、ＳＤＤＩパケットのルー
ティングデータ、あるいは、ＡＴＭのヘッダに含まれる
データを検出し、このデータに基づいて出力端子ｂ，ｃ
のいずれに出力すべきかを判断し、制御信号Ｃ３２０を
介してセレクタ回路３２０を制御する。セレクタ回路３
２０は、制御信号Ｃ３２０を介したアドレス検出回路３
２４の制御に従って、入力端子ａおよびアドレス検出回
路３２４から入力されたＳＤＤＩパケットをＦＩＦＯ回
路３２２に対して出力するとともに、入力端子ａおよび
アドレス検出回路３２４から入力されたＳＤＤＩパケッ
トの衝突制御を行う。ＦＩＦＯ回路３２２は、ルーティ
ングスイッチ３２とＰ／Ｓ変換回路３４とのデータ入出
力のタイミングを合わせ、Ｐ／Ｓ変換回路３４に対して
ＳＤＤＩパケットを出力する。なお、図６においては、
図示の簡略化のために、入力端子ｅおよび出力端子ｆに
関する構成部分を省略して図示してある。

【００７１】以下、データ伝送システム３の動作を説明
する。データ処理機器からＳＤＤＩ回路３０に入力され
た入力データＤＩＮ₁〜ＤＩＮ_nは、ＳＤＤＩパケット
Ｓ３０ａとして入力端子ａから、また、Ｓ／Ｐ変換回路
３６においてパラレル形式に変換されたＳＤＤＩパケッ
トは入力端子ｄからルーティングスイッチ３２に入力さ
れる。ルーティングスイッチ３２は、入力端子ａから入
力されたＳＤＤＩパケットを出力端子ｂから出力すると
ともに、入力端子ｄから入力されたＳＤＤＩパケットの
ＰＡＤセルのルーティングデータまたはＡＴＭセルのヘ
ッダのデータに基づいて、このデータが出力端子ｂ，ｃ
のいずれから出力されるべきか判断し、出力されるべき
出力端子ｂ，ｃのいずれかにルーティングし、Ｐ／Ｓ変
換回路３４を介して出力データＳＯＵＴとして出力す
る。

【００７２】ＡＴＭセルのヘッダおよびＳＤＤＩパケッ
トのルーティングデータは、第１の実施例および第４の
実施例において、表１および表３に示したように８ビッ
ト→１０ビット変換されているので、配列を変換するこ
となく内容を読みだすことができる。従って、アドレス
検出回路３２４の構成および処理が簡単で済む。

【００７３】なお、ルーティングスイッチ３２におい
て、入力端子ａにも対応してアドレス検出回路３２４お
よびセレクタ回路３２０を設け、任意の入力端子から入
力されたＳＤＤＩパケットを任意の出力端子から出力す
るようにルーティングスイッチ３２を構成してもよい。
また、ルーティングスイッチ３２がＳＤＤＩパケットの
ＡＴＭセルのヘッダに基づいてルーティングを行う場
合、データ伝送システム３を図１に示したＳＤＤＩパケ
ットの伝送に用いることも可能である。

【００７４】

【実施例６】以下、本発明の第６の実施例を説明する。
第６の実施例においては、現在、検討されているＨＤＴ
Ｖ対応のＳＤＩパケット（1.485Gbps ；以下、１．５Ｇ
パケットと略記する）を２次群と位置づけ、これにＡＴ
Ｍ方式に対応させたＳＤＤＩ方式（これを１次群として
位置付ける）の多重分離方法について説明する。図７
は、第６の実施例において、図１および図４に示した方
法で生成されたＰＡＤセルを含む６つの１次群のＳＤＤ
Ｉ方式の伝送用パケットを、１つのＳＤＤＩ方式のＨＤ
ＴＶ対応の伝送パケットに多重化する方法を示す図であ
って、（Ａ）は図１に示した方法に係るＳＤＤＩ１次群
伝送パケットを多重化する場合を示し、（Ｂ）は図４
（Ａ）に示した方法に係るＳＤＤＩ１次群伝送パケット
を多重化する場合を示し、（Ｃ）は１．５Ｇフレームの
ペイロード部における各ＳＤＤＩフレームのＰＡＤセル
の多重化方法を示す。

【００７５】図７（Ａ），（Ｂ）に示すように、１．５
Ｇフレームは、１フレームが４４００Ｗ×１０ビットの
構成であり、ＳＤＤＩパケットと同様に、先頭に８Ｗの
同期符号ＥＡＶ（３ＦＦｈ，３ＦＦｈ，０００ｈ，００
０ｈ，０００ｈ，０００ｈ，ＸＹＺ，ＸＹＺ）を、最後
に２ＷのＣＲＣ符号を有し、１．５Ｇｂｐｓでシリアル
伝送される。この１．５Ｇフレームに、第１の実施例に
おいて図１、表１および表２に示した方法で生成された
ＰＡＤセルを含む６個のＳＤＤＩパケットを多重化する
ためには、図７（Ａ）に示すように、１．５Ｇフレーム
のペイロード部分の空き領域（第５〜第７４ワード；７
０Ｗ）以降の領域を（６×４８Ｗ）の１５の多重化セル
Ｍ₁〜Ｍ₁₅に分割して用いる。

【００７６】図７（Ｃ）に示すように、多重化セルそれ
ぞれには、第１〜第６のＳＤＤＩパケットそれぞれに含
まれるＰＡＤセルそれぞれのワードＷ１_q，Ｗ２_q，
…，Ｗ６_q（１≦ｑ≦ｎ＝１５）がワード多重化されて
いる。図７（Ｃ）に示したように、それぞれのＳＤＤＩ
パケットのＰＡＤセルに含まれるワードをを順次、ワー
ド単位で多重化する多重化方法は、ＡＴＭ方式におい
て、４つの１次群伝送パケットを１つの２次群伝送パケ
ットに多重化する方法に同じである。

【００７７】また、第４の実施例において、図４（Ａ）
に示したように、３バイトのルーティングデータを付し
たＡＴＭセルを８ビット→１０ビット変換して得られる
ＰＡＤセルを含む６つのＳＤＤＩパケットを１つの１．
５Ｇフレームに多重化するためには、図７（Ｂ）に示す
ように、１．５Ｇフレームのペイロード部分の空き領域
（第５〜第１１０ワード；１０６Ｗ）以降の領域を（６
×５１Ｗ）の１４の多重化セルＭ₁’〜Ｍ₁₄’に分割し
て用いる。

【００７８】図７（Ｂ）に示す場合も、図７（Ａ）に示
した場合と同様に、多重化セルそれぞれには、第１〜第
６のＳＤＤＩパケットそれぞれのＰＡＤセルそれぞれに
含まれるワードＷ１_q，Ｗ２_q，…，Ｗ６_q（１≦ｑ≦
ｎ＝１４）がワード単位で多重化される。なお、図７
（Ｂ）に示す方法によって多重化された１．５Ｇフレー
ムは、ルーティングデータが含まれるため、直接、ＡＴ
Ｍ回線には接続できない。しかし、ワード多重されてい
るため、ルーティングデータは容易に取り除くことが可
能であり、これを取り除くことによりＡＴＭ回線への接
続が可能になる。

【００７９】図７（Ａ），（Ｂ）に示した方法で多重化
された１．５Ｇフレームの伝送容量を表７に示す。

【００８０】

【表７】図７（Ａ），（Ｂ）に示した方法で多重化された１．５Ｇフレームの伝送容量ＡＴＭセル W/cell ；４８；５１；＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝； cell/ 伝送フレーム；１５×６；１４×６；伝送容量 k cells/s ；3,037.500 ；2,835.000 ；伝送容量 k cells/sch ；506.250 ；472.500 ； …（７）

【００８１】なお、表７において、「cell/ 伝送フレー
ム」はＨＤＴＶ１ライン相当分であり、１１２５ライン
×３０は１秒当たりのライン数となる。従って、４８Ｗ
セルの場合（ただし、伝送フレームは２７０Ｍ，１．５
Ｇともビデオの１ライン＝１フレームの構成）には、秒
当たりのセル数は表７に示すように約３Ｍセルとなる。
１次群当たりのセル数は約５０６Ｋであり、１次群のセ
ル数は約４９１Ｋよりも多くなる。

【００８２】第７の実施例に示したように、ワード単位
の多重化により６つの１次群ＳＤＤＩパケットを１つの
１．５Ｇフレームに多重化すると、ビット多重した場合
と異なり、ＡＴＭヘッダの内容を直接、読むことが可能
であり、ＰＡＤセル単位で多重化した場合に比べて必要
となるハードウェア量が少なくて済む。また、図７
（Ａ），（Ｂ）に示した１．５Ｇフレームにおいて、同
期符号ＥＡＶの後ろの空き領域を、多重化された６つの
ＳＤＤＩ伝送それぞれに対応する６つの独立したデータ
領域に分割し、図７に示した１．５Ｇフレームを用いて
伝送を行うＳＤＤＩ方式のデータ伝送システムにおける
同期確立、伝送制御および網管理等のためのデータの伝
送に用いることも可能である。なお、この空き領域の分
割は、６の整数倍の領域に分割するのが好適である。６
の整数倍に分割すると、多重化セルとの関係上、ハード
ウェアの構成が簡単になるからである。

【００８３】また、第７の実施例に示したように６つの
１次群ＳＤＤＩパケットを多重化することにより、１次
群のＳＤＤＩパケット相互間および１次群のＳＤＤＩパ
ケットと１．５Ｇフレームとの非同期伝送および同期伝
送が可能である。つまり、ＳＤＨ方式のデータ伝送シス
テムにおいては、データ伝送システム全体が網同期して
動作する必要があり、ＳＤＩパケット同士を非同期に伝
送することができなかった。

【００８４】しかし、第７の実施例に示した変換方法に
よれば、１．５Ｇフレームと１次群ＳＤＤＩパケットと
の間の多重化・分離処理の際に、データを若干量バッフ
ァリングすることにより、１次群のＳＤＤＩパケット相
互間および１次群のＳＤＤＩパケットと１．５Ｇフレー
ムとの非同期伝送が可能となっている。なお、ＳＤＩ方
式は、テレビジョン放送局等において用いられる同期信
号に同期して動作するので、従来のＰＤＨにも好適に適
合する。

【００８５】

【実施例７】以下、本発明の第７の実施例を説明する。
図８は、図７に示した１．５Ｇフレームを６つの１次群
ＳＤＤＩパケットに分離する分離装置５の構成を示す図
である。図８に示すように、分離装置５は、インターフ
ェース回路（Ｉ／Ｆ；ＩＦ回路）５０およびデマルチプ
レクサ５２から構成され、デマルチプレクサ５２は、記
憶回路（ＲＡＭ）５２０、スイッチ回路（ＳＷ）５２２
およびタイミング回路（ＴＧ）５２４から構成される。

【００８６】ＩＦ回路５０は、図７（Ａ），（Ｂ）に示
した１．５Ｇフレームを、等化・識別および再生し、２
０本の７４．２５Ｍｂｐｓビットストリーム（以下、７
４Ｍビットストリームと記す）、つまり、２ワード×７
４．２５Ｍｂｐｓのビットストリームに変換して記憶回
路５２０に対して出力する。さらに、ＩＦ回路５０は同
期符号ＥＡＶを検出してタイミング回路５２４に対して
出力する。２０本の７４．２５Ｍｂｐｓビットストリー
ムとするのは、このようにするのがＨＤＴＶのパラレル
規格となっており、ハードウェア等も既に開発済みのも
のを用いることができるからである。

【００８７】タイミング回路５２４は、ＩＦ回路５０に
おいて検出された同期符号ＥＡＶに基づいて、スイッチ
回路５２２の切り替え動作を制御する。なお、図８中に
点線で示すように、タイミング回路５２４が、分離装置
５に接続されるＡＴＭスイッチ（図示せず）が用いるタ
イミング信号を供給するように構成してもよい。記憶回
路５２０は、７４Ｍビットストリームを記憶し、１．５
Ｇフレームの空き多重化セルを取り除いてスイッチ回路
５２２に対して出力する。従って、記憶回路５２０が出
力するデータの量は、記憶回路５２０に入力されたデー
タの量よりも少なくなる。このように記憶回路５２０で
空き多重化セルを取り除くのは、第４の実施例において
表６に、第７の実施例において表７に示したように、６
本の１次群ＳＤＤＩパケットで伝送可能なデータ量は、
１．５Ｇフレームで伝送可能なデータ量よりも少ないの
で、多重時にビットレートを揃えるために空き多重化セ
ルが挿入されているからである。

【００８８】スイッチ回路５２２は、タイミング回路５
２４の制御に従って、所定のセル可能位置（伝送フレー
ム中のＰＡＤセルの区切りに合わせること）の先頭から
順次、７４Ｍビットストリームを６本の１次群ＳＤＤＩ
パケットＳＤＤＩ₁〜ＳＤＤＩ₆に変換して出力する。
なお、空き多重化セル（空きセル）は、１次群において
も２次群においても送るべきデータがない場合にダミー
データを挿入するという意味で、ＶＰＩ／ＶＣＩにおい
て、明文化されていないながら指定がある。（ただし、
ペイロード（４８Ｗ）は固定とすることが明文化されて
いる。）これは、同期再生・タイミング再生に必要であ
るが、ユーザには直接の関係がなく、ＣＬＡＤで適宜、
挿抜される。

【００８９】図９は、６つの１次群ＳＤＤＩパケットか
ら、図７に示した１．５Ｇフレームを生成する多重化回
路４の構成を示す図である。図９に示すように、多重化
回路４は、マルチプレクサ４０およびインターフェース
回路（Ｉ／Ｆ；ＩＦ回路）４２から構成され、マルチプ
レクサ４０は、スイッチ回路（ＳＷ）４００、タイミン
グ回路（ＴＧ）４０２、ＥＡＶ発生回路（ＥＡＶ）４０
４および記憶回路（ＲＡＭ）４０６から構成される。

【００９０】スイッチ回路４００は、タイミング回路４
０２から入力されるタイミング信号に従って、入力され
た６本の１次群ＳＤＤＩパケットを多重化し、多重化デ
ータとしてワード単位で記憶回路４０６に対して出力す
る。記憶回路４０６は、１．５Ｇフレームのセル可能位
置に合わせてスイッチ回路４００からの多重化データを
記憶し、分離装置５とは逆に、１．５Ｇフレームにおけ
る空き領域に所定のデータ、例えば固定値１または０を
挿入し、さらに、図７に示した位置にＥＡＶ発生回路４
０４から入力された同期符号ＥＡＶ、および、必要なら
ば伝送制御用のデータを挿入し、２０本の７４Ｍビット
ストリームとしてＩＦ回路４２に対して出力する。

【００９１】以上説明した多重化回路４および分離装置
５を用いることにより、図７に示した１．５Ｇフレーム
を用いたデータ伝送システムを実現することができる。
なお、図９中に点線で示すように、多重化回路４におい
ても、タイミング回路４０２が、多重化回路４に接続さ
れるＡＴＭスイッチ（図示せず）が用いるタイミング信
号を供給するように構成してもよい。また、多重化回路
４および分離装置５の各構成部分は、個別にハードウェ
ア的に構成しても、ソフトウェア的に実現可能な部分を
ディジタルシグナルプロセッサ（ＤＳＰ）等を用いた計
算機上にソフトウェアとして構成してもよい。

【００９２】

【実施例８】以下、本発明の第８の実施例を説明する。
図１０は、２次群伝送路で用いられるＡＴＭスイッチ６
の構成を示す図である。１．５Ｇフレームを用いる２次
群伝送路でデータ伝送システム、特にＬＡＮシステムを
構成する場合、１．５Ｇフレームから直接、ＡＴＭセル
のヘッダを読み出してスイッチング（交換）を行う方法
と、一度、１次群に分離してからスイッチングを行う方
法とがある。前者は、１．５ＧＨｚの信号を処理する必
要があるため高速処理が必要であり、スイッチング処理
が難しい。一方、後者は２次群を１次群に分離する処
理、スイッチング処理および１次群を２次群に多重化す
る処理が必要となり、スイッチング処理が複雑化すると
いう問題がある。全国的なＡＴＭ通信網といった大規模
な通信網を考えた場合、いずれの方法も考えうるが、例
えば企業内通信網といった、比較的小規模なＡＴＭ通信
網に用いるスイッチング装置としては、上記２つの方法
はいずれも採りがたい。

【００９３】ＡＴＭスイッチ６は、比較的小規模なＡＴ
Ｍ通信網に用いられるスイッチング装置であって、ハブ
（端末）ごとに予め設定された群をアクセスすることに
より、１段階でＡＴＭスイッチング装置を実現したもの
である。図１０に示すように、ＡＴＭスイッチ６は、ス
イッチ回路６０₁〜６０_n、ＡＴＭセル生成回路６２お
よびＡＴＭセル分解回路６４から構成される。ＡＴＭス
イッチ６に接続されるハブ（図示せず）は、スイッチ回
路６０₁〜６０_nそれぞれに対応する１次群のいずれか
に属しており、この属性はハブそれぞれに割り当てられ
るＡＴＭセルのヘッダのアドレスあるいはＶＣＩ（Virt
ual Channel Identification；ＶＰＩ（Virtual Path I
dentification ）とともにＡＴＭセルの宛て先を識別す
るために用いられる）に反映される。具体的には、例え
ばＡＴＭセルのヘッダの特定のビットが論理値１である
か０であるかを判断するといったことにより、比較的容
易にハブがいずれの１次群に属するか判定可能にしてお
くと好適である。

【００９４】ＡＴＭセル生成回路６２は、接続されたハ
ブから入力される入力データＤＩＮを含むＡＴＭセルを
生成し、さらに、図１等に示したＳＤＤＩパケットとし
てスイッチ回路６０₁〜６０_nに対して出力する。スイ
ッチ回路６０₁〜６０_nは、それぞれＡＴＭセル生成回
路６２から入力されたＳＤＤＩパケットについて、例え
ば上述のように属性が反映されたＳＤＤＩパケットのＡ
ＴＭヘッダのアドレスを判断し、宛て先のハブが接続さ
れている場合にのみスイッチングを行い、出力データＳ
ＯＵＴ₁〜ＳＯＵＴ₆として出力する。

【００９５】同様に、スイッチ回路６０₁〜６０_nは、
それぞれ入力データＳＩＮ₁〜ＳＩＮ₆として入力され
たＳＤＤＩパケットについて、ＡＴＭヘッダのアドレス
を判断し、宛て先のハブが接続されている場合にのみス
イッチングを行い、ＡＴＭセル分解回路６４に対して出
力する。このようにＡＴＭスイッチ６を構成することに
より、スイッチ回路６０₁〜６０_nそれぞれは、他の５
つのスイッチ回路が交換すべきＳＤＤＩパケットに対す
る処理を行う必要がないので、高速な処理が比較的要求
されない。従って、１段階のスイッチング処理でＡＴＭ
通信網のスイッチング装置を構成することができるの
で、第８の実施例の冒頭に示した２つの方法に比べて装
置規模が非常に小さくて済む。

【００９６】なお、図１０に示した場合と逆に、スイッ
チ回路６０₁〜６０_nをハブからデータが入力される側
を１チャネルとし、ハブにデータを出力する側を６チャ
ネルに構成してもよく、この場合も上述の方法より小型
に構成することが可能である。また、入力データＳＩＮ
₁〜ＳＩＮ₂のアドレス判定回路をスイッチ回路６０ ₁
〜６０_nそれぞれにおいて２重系とし、スイッチ回路６
０₁〜６０_nのいずれかが障害を起こした場合に、他の
スイッチ回路にスイッチング処理を代行させうるように
構成してもよい。このように構成することにより、ＡＴ
Ｍスイッチ６の信頼性を飛躍的に高めることが可能であ
る。

【００９７】

【発明の効果】以上述べたように、本発明に係るデータ
伝送方法およびその装置によれば、放送機器等の間の音
声・映像データの伝送に好適なＳＤＩパケットおよびＳ
ＤＤＩパケットとＡＴＭセルとを整合させることができ
る。また、本発明に係るデータ伝送方法およびその装置
によれば、ＳＤＩパケットおよびＳＤＤＩパケットに複
数のアドレスを含めることを可能とし、伝送制御等に用
いられる短い制御データを伝送する場合にもデータの伝
送の効率が低下しない。

【図面の簡単な説明】

【図１】第１の実施例におけるＳＤＩ方式を改良したＳ
ＤＤＩ方式の１次群ＳＤＤＩパケットのペイロード部を
ＡＴＭ方式に対応したセルに分割する方法を示す図であ
って、（Ａ）は５２５／６０ビデオ信号用のＳＤＤＩパ
ケットをセルに分割した場合を示し、（Ｂ）は６２５／
６０ビデオ信号用の１次群ＳＤＤＩパケットをセルに分
割した場合を示す。

【図２】図１に示した方法によりＡＴＭセルをＳＤＤＩ
パケットに適合させるデータ送信装置の構成を示す図で
ある。

【図３】図１に示した方法によりＳＤＤＩパケットに含
まれるＰＡＤセルに含まれるデータを取り出して出力す
るデータ受信装置の構成を示す図である。

【図４】第４の実施例におけるＳＤＤＩ方式の１次群Ｓ
ＤＤＩパケットのペイロード部をルーティングデータを
有するセルに分割する方法を示す図であって、（Ａ）は
５２５／６０ビデオ信号用のＳＤＤＩパケットを３バイ
トのルーティングデータを有するセルに分割する場合を
示し、（Ｂ）は変換前のルーティングデータとＡＴＭセ
ルとを示し、（Ｃ）は（Ａ）に示した分割方法の変形例
を示す。

【図５】図４に示したルーティングデータを有するＰＡ
Ｄセルを伝送するルーティング機能を有するデータ伝送
システムの構成を示す図である。

【図６】図５に示したルーティングスイッチ（ＲＳ）の
構成例を示す図である。

【図７】第６の実施例において、図１および図４に示し
た方法で生成されたＰＡＤセルを含む６つの１次群のＳ
ＤＤＩ方式の伝送用パケットを、１つのＳＤＤＩ方式の
ＨＤＴＶ対応の伝送パケットに多重化する方法を示す図
であって、（Ａ）は図１に示した方法に係るＳＤＤＩ１
次群伝送パケットを多重化する場合を示し、（Ｂ）は図
４（Ａ）に示した方法に係るＳＤＤＩ１次群伝送パケッ
トを多重化する場合を示し、（Ｃ）は１．５Ｇフレーム
のペイロード部における各ＳＤＤＩフレームのＰＡＤセ
ルの多重化方法を示す。

【図８】図７に示した１．５Ｇフレームを６つの１次群
ＳＤＤＩパケットに分離する分離装置の構成を示す図で
ある。

【図９】６つの１次群ＳＤＤＩパケットから、図７に示
した１．５Ｇフレームを生成する多重化回路の構成を示
す図である。

【図１０】２次群伝送路で用いられるＡＴＭスイッチの
構成を示す図である。

【符号の説明】

１…データ送信装置、１０…ＡＴＭセル生成装置、１２
…マッピング回路、１４…ビット生成回路、１６…Ｐ／
Ｓ変換回路、２…データ受信装置、２０…Ｓ／Ｐ変換回
路、２２…ビット除去回路、２４…マッピング回路、２
６…ＡＴＭセル分解装置、３…データ伝送システム、３
０…ＳＤＤＩ回路、３４…Ｐ／Ｓ変換回路、３６…Ｓ／
Ｐ変換回路、３８…ＩＦ回路、３２…ルーティングスイ
ッチ、３２０…セレクタ回路、３２２…ＦＩＦＯ回路、
３２４…アドレス検出回路、５…分離装置５、５０…Ｉ
Ｆ回路、５２…デマルチプレクサ、５２０…記憶回路、
５２２…スイッチ回路、５２４…タイミング回路、４…
多重化回路、４０…マルチプレクサ、４００…スイッチ
回路、４０２…タイミング回路、４０４…ＥＡＶ発生回
路、４２…ＩＦ回路、６…ＡＴＭスイッチ、６０₁〜６
０_n…スイッチ回路、６２…ＡＴＭセル生成回路、６４
…ＡＴＭセル分解回路

Claims

【特許請求の範囲】

【請求項１】１ワード８ビット構成のＡＴＭセルのヘッ
ダ、または、前記ＡＴＭセルのヘッダおよびペイロード
の一部に所定のデータをこれらの第９ビットとして付加
して１ワード９ビット構成に変換し、前記ＡＴＭセルのペイロードの全部または残りの部分を
並び換えて１ワード９ビット構成に変換し、１ワード９ビット構成に変換した前記ＡＴＭセルのヘッ
ダおよびペイロードの第９ビットの論理反転値をこれら
の第１０ビットとして付加して１ワード１０ビット構成
に変換し、１ワード１０ビット構成に変換した前記ＡＴＭセルのヘ
ッダおよびペイロードを、所定の部分に複数含む１ワー
ド１０ビット構成の所定の伝送方式（ＳＤＩ方式または
ＳＤＤＩ方式）の１次群伝送パケットを生成し、所定数の前記１次群伝送パケットに含まれる１０ビット
構成に変換した前記ＡＴＭセルのヘッダおよびペイロー
ドをワード単位で多重化し、前記所定の伝送方式の２次
群用伝送路を用いて前記所定の伝送方式の２次群伝送パ
ケットを伝送するデータ伝送方法。
【請求項２】所定数の前記１次群伝送パケットそれぞれ
から１ワード１０ビット構成に変換した前記ＡＴＭセル
のヘッダおよびペイロードが含まれない領域を除去し、
前記領域を除いた所定数の前記１次群伝送パケットを多
重化して前記２次群伝送パケットを生成する請求項１に
記載のデータ伝送方法。
【請求項３】前記２次群伝送パケットを受信して記憶
し、記憶した前記２次群伝送パケットの所定の位置に、この
２次群伝送パケットに含まれる前記１次群伝送パケット
それぞれの前記領域を挿入し、前記領域を付加した前記２次群伝送パケットをワード単
位で分離して所定数の前記１次群伝送パケットを再生す
る請求項２に記載のデータ伝送方法。
【請求項４】１ワード８ビット構成のＡＴＭセルのヘッ
ダ、または、前記ＡＴＭセルのヘッダおよびペイロード
の一部に所定のデータをこれらの第９ビットとして付加
して１ワード９ビット構成に変換する第１の８ビット・
９ビット変換手段と、前記ＡＴＭセルのペイロードの全部または残りの部分を
並び換えて１ワード９ビット構成に変換する第２の８ビ
ット・９ビット変換手段と、１ワード９ビット構成に変換した前記ＡＴＭセルのヘッ
ダおよびペイロードの第９ビットの論理反転値をこれら
の第１０ビットとして付加して１ワード１０ビット構成
に変換する９ビット・１０ビット変換手段と、１ワード１０ビット構成に変換した前記ＡＴＭセルのヘ
ッダおよびペイロードを、所定の部分に複数含む１ワー
ド１０ビット構成の所定の伝送方式（ＳＤＩ方式または
ＳＤＤＩ方式）の１次群伝送パケットを生成する１次群
伝送パケット生成手段と、所定数の前記１次群伝送パケットに含まれる１０ビット
構成に変換した前記ＡＴＭセルのヘッダおよびペイロー
ドをワード単位で多重化し、前記所定の伝送方式の２次
群伝送パケットを生成する２次群伝送パケット生成手段
と、生成した前記２次群伝送パケットを前記所定の伝送方式
の２次群伝送パケット用の伝送路を用いて伝送する伝送
手段とを有するデータ伝送装置。
【請求項５】所定数の前記１次群伝送パケットそれぞれ
から１ワード１０ビット構成に変換した前記ＡＴＭセル
のヘッダおよびペイロードが含まれない領域を削除する
領域削除手段をさらに有し、前記２次群伝送パケット生成手段は、前記領域を除いた
所定数の前記１次群伝送パケットを多重化して前記２次
群伝送パケットを生成する請求項４に記載のデータ伝送
装置。
【請求項６】前記２次群伝送パケットを受信して記憶す
る記憶手段と、記憶した前記２次群伝送パケットの所定の位置に、この
２次群伝送パケットに含まれる前記１次群伝送パケット
それぞれの前記領域を挿入する領域挿入手段と、前記領域を付加した前記２次群伝送パケットをワード単
位で分離して所定数の前記１次群伝送パケットを再生す
る１次群伝送パケット再生手段とをさらに有する請求項
５に記載のデータ伝送装置。