JPH08321994A - Television image compositing device - Google Patents
Television image compositing deviceInfo
- Publication number
- JPH08321994A JPH08321994A JP7126485A JP12648595A JPH08321994A JP H08321994 A JPH08321994 A JP H08321994A JP 7126485 A JP7126485 A JP 7126485A JP 12648595 A JP12648595 A JP 12648595A JP H08321994 A JPH08321994 A JP H08321994A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- clip
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 230000002194 synthesizing effect Effects 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000003786 synthesis reaction Methods 0.000 claims description 9
- 239000002131 composite material Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 239000000203 mixture Substances 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、テレビジョン画面合成
を行う装置に関し、特に、キー信号を用いて映像合成を
行う装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for synthesizing a television screen, and more particularly to an apparatus for synthesizing an image by using a key signal.
【0002】[0002]
【従来の技術】図3は、一般的なミックスキーヤー(以
下、「MK」と称す)回路の基本系統図であり、図4
は、図3に示す回路の各ポイントA〜Gにおける映像信
号を示す図である。2. Description of the Related Art FIG. 3 is a basic system diagram of a general mix keyer (hereinafter referred to as "MK") circuit.
FIG. 4 is a diagram showing video signals at points A to G of the circuit shown in FIG. 3.
【0003】従来より、MK回路にて2種類の映像信号
を合成する場合は、図3及び図4に示すように映像信号
Aと映像信号Bについて各ポイントにおいて所定の処理
が行われ、それにより合成された映像信号が出力されて
いた。Conventionally, when two types of video signals are combined by the MK circuit, predetermined processing is performed at each point for the video signal A and the video signal B as shown in FIGS. The combined video signal was being output.
【0004】図5は、図3に示したMK回路を適用する
従来のテレビジョン映像合成装置の一例を示すブロック
図である。FIG. 5 is a block diagram showing an example of a conventional television image synthesizing apparatus to which the MK circuit shown in FIG. 3 is applied.
【0005】本従来例は図5に示すように、テレビジョ
ン画面合成用キー信号及びクリップ信号が入力され、加
算を行う加算回路130と、加算回路130における加
算結果にゲイン信号を乗算する乗算回路140と、乗算
回路140における乗算結果をある一定のレベルで制限
して出力するリミット回路150と、映像信号A、映像
信号B及びリミット回路150からの出力が入力され、
合成映像信号を出力するMK回路160とから構成され
ている。In this conventional example, as shown in FIG. 5, a television screen synthesizing key signal and a clip signal are input, and an adding circuit 130 for performing addition and a multiplying circuit for multiplying the addition result in the adding circuit 130 by a gain signal are added. 140, a limit circuit 150 that limits and outputs the multiplication result in the multiplication circuit 140 at a certain level, and the video signal A, the video signal B, and the outputs from the limit circuit 150 are input.
It is composed of an MK circuit 160 which outputs a composite video signal.
【0006】上述したテレビジョン映像合成装置にて映
像信号Aと映像信号Bとを合成する場合、テレビジョン
画面合成用キー信号に加算されるクリップ信号のレベル
を上げることにより映像の合成が行われていた。When the above-mentioned television image synthesizing apparatus synthesizes the image signal A and the image signal B, the image is synthesized by increasing the level of the clip signal added to the television screen synthesizing key signal. Was there.
【0007】通常、クリップ信号は、映像の合成のため
にレベルを上げられた場合でも ”0 ”または負の値し
かとらないため、テレビジョン画面合成用キー信号が加
算されても加算結果が ”0 ”より大きくならないレベ
ルにクリップ信号が設定されている場合は、映像の合成
は行われないが、加算結果が ”0 ”より大きくなるレ
ベルまで引き上げられた場合は、映像の合成が行われる
ようになっている。Usually, the clip signal takes only "0" or a negative value even when the level is raised for image synthesis, so that the addition result is "even if the television screen synthesis key signal is added." If the clip signal is set to a level that does not exceed 0 ", the video synthesis is not performed, but if the addition result is raised to a level higher than" 0 ", the video synthesis is performed. It has become.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上述し
た従来のテレビジョン映像合成装置では、クリップ信号
のレベルが負の値から ”0 ”までの範囲しかとらない
ため、テレビジョン画面合成用キー信号のレベルが ”
0 ”の領域においては、クリップ信号が加算されても
加算結果が ”0 ”より大きくなることがなかった。そ
のため、乗算回路においてどんな値を乗算しても乗算結
果が ”0 ”となってしまい、映像の合成を行うことが
できないという問題点があった。However, in the above-mentioned conventional television image synthesizing apparatus, since the level of the clip signal is only in the range from a negative value to "0", the television screen synthesizing key signal The level is
In the region of "0", the addition result does not become larger than "0" even if the clip signals are added. Therefore, no matter what value is multiplied in the multiplication circuit, the multiplication result becomes "0". However, there was a problem that the images cannot be combined.
【0009】図6は、図5に示したテレビジョン映像合
成装置の各ポイントL〜oにおける処理信号の一例を示
す図である。FIG. 6 is a diagram showing an example of processed signals at respective points L to o of the television image synthesizer shown in FIG.
【0010】図6に示すように、L点におけるテレビジ
ョン画面合成用キー信号のうち、レベルが ”0 ”の部
分xにおいては、クリップ信号が加算された場合(図6
の場合、クリップ信号は最大値である ”0 ”とする)
でも、 ”0 ”より大きくならず、その後の乗算回路1
40においてゲイン信号が乗算された場合でも、出力レ
ベルは ”0 ”のままとなってしまい、リミット回路1
50からの出力信号レベルが ”0 ”となり、xの部分
については映像の合成は行われなくなってしまう。As shown in FIG. 6, of the television screen synthesizing key signal at point L, when the clip signal is added to the portion x of which the level is "0" (see FIG. 6).
In the case of, the clip signal is the maximum value "0")
However, it does not become larger than "0", and the multiplication circuit 1
Even when the gain signal is multiplied by 40, the output level remains "0", and the limit circuit 1
The output signal level from 50 becomes "0", and video composition is not performed for the x portion.
【0011】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、テレビジョ
ン画面合成用キー信号が ”0 ”の領域においても映像
の合成を行うことができるテレビジョン映像合成装置を
提供することを目的とする。The present invention has been made in view of the problems of the above-mentioned conventional techniques, and video composition can be performed even in the area where the television screen composition key signal is "0". It is an object of the present invention to provide a television image synthesizing device that can be used.
【0012】[0012]
【課題を解決するための手段】上記目的を達成するため
に本発明は、画面合成用のキー信号と、レベルが可変で
あるクリップ信号とを加算する加算回路と、前記加算回
路における加算結果にゲイン信号を乗算する乗算回路
と、前記乗算回路における乗算結果を一定のレベルで制
限して出力するリミット回路と、合成する第1の映像信
号及び第2の映像信号と、前記リミット回路の出力結果
とに基づき前記第1の映像信号と前記第2の映像信号を
合成し、合成映像を出力するミックスキーヤー回路とを
有するテレビジョン映像合成装置において、前記クリッ
プ信号のレベルを正の方向にスライド変換するレベル変
換回路を有することを特徴とする。To achieve the above object, the present invention provides an addition circuit for adding a key signal for screen synthesis and a clip signal whose level is variable, and an addition result in the addition circuit. A multiplication circuit for multiplying a gain signal, a limit circuit for limiting and outputting the multiplication result in the multiplication circuit at a constant level, a first video signal and a second video signal to be combined, and an output result of the limit circuit In a television image synthesizing device having a mix keyer circuit for synthesizing the first video signal and the second video signal based on the above, and outputting a synthetic video, the level of the clip signal is slide-converted in the positive direction. It has a level conversion circuit that operates.
【0013】また、前記レベル変換回路は、前記クリッ
プ信号のレベルが常時正の値となるように変換すること
を特徴とする。Further, the level conversion circuit is characterized in that the level of the clip signal is constantly converted to a positive value.
【0014】[0014]
【作用】上記のように構成された本発明では、負の値か
ら ”0 ”までの範囲しかとらないクリップ信号が、画
面合成のためにレベル変換回路に入力されると、レベル
変換回路により画面合成用のキー信号に加算されるクリ
ップ信号のレベルが正の方向に上げられるので、その
後、画面合成用のキー信号と加算される際、画面合成用
のキー信号が ”0 ”領域であっても、加算結果が ”
0 ”より大きくなり、その後の乗算回路における乗算
結果が ”0 ”になることはなく、全ての領域におい
て、映像の合成が行われる。According to the present invention configured as described above, when a clip signal having a range from a negative value to "0" is input to the level conversion circuit for screen composition, the level conversion circuit causes the screen to be displayed. Since the level of the clip signal added to the key signal for composition is increased in the positive direction, when it is subsequently added with the key signal for screen composition, the key signal for screen composition is in the "0" area. Also, the addition result is "
It is larger than 0 "and the multiplication result in the multiplication circuit thereafter does not become" 0 ", and the image synthesis is performed in all areas.
【0015】[0015]
【実施例】以下に、本発明の実施例について図面を参照
して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0016】図1は、本発明のテレビジョン映像合成装
置の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a television image synthesizing apparatus of the present invention.
【0017】本実施例は図1に示すように、クリップ信
号のレベルを変換するレベル変換回路10と、レベル変
換されたクリップ信号あるいはレベル変換されないクリ
ップ信号のどちらかを選択する選択回路20と、選択回
路20から出力された信号とテレビジョン画面合成用キ
ー信号とを加算する加算回路30と、加算回路30にお
ける加算結果にゲイン信号を乗算する乗算回路40と、
乗算回路40における乗算結果をある一定のレベルで制
限して出力するリミット回路50と、映像信号A、映像
信号B及びリミット回路50からの出力が入力され、合
成映像信号を出力するMK回路60とから構成されてい
る。In this embodiment, as shown in FIG. 1, a level conversion circuit 10 for converting the level of a clip signal, and a selection circuit 20 for selecting either a level-converted clip signal or a level-unconverted clip signal. An adding circuit 30 for adding the signal output from the selecting circuit 20 and the television screen synthesizing key signal; a multiplying circuit 40 for multiplying the addition result of the adding circuit 30 by a gain signal;
A limit circuit 50 that limits the multiplication result in the multiplication circuit 40 to a certain level and outputs the result, and an MK circuit 60 that inputs the video signal A, the video signal B, and the output from the limit circuit 50 and outputs a composite video signal. It consists of
【0018】以下に、上述した構成における映像の合成
動作について説明する。The video synthesizing operation in the above configuration will be described below.
【0019】図2は、図1に示したテレビジョン映像合
成装置の各ポイントa〜gにおける処理信号波形の一例
を示す図である。FIG. 2 is a diagram showing an example of processed signal waveforms at points a to g of the television image synthesizer shown in FIG.
【0020】ポイントaにおける処理信号波形は、入力
されるクリップ信号の波形そのもので、クリップ信号の
レベルは可変のものであり、時間軸右方向へ行くにつれ
て一定の割合でレベルが上げられていく状態を表してい
る。The processed signal waveform at the point a is the waveform itself of the input clip signal, the level of the clip signal is variable, and the level is raised at a constant rate as it goes to the right in the time axis. Is represented.
【0021】ポイントbにおける処理信号波形は、入力
されたクリップ信号のレベルをそのまま正の方向へスラ
イドするようにレベル変換が行われている。この場合、
可変であるクリップ信号の最大値は少なくとも正の値と
なる。The processed signal waveform at the point b is level-converted so that the level of the input clip signal is slid in the positive direction. in this case,
The maximum value of the variable clip signal is at least a positive value.
【0022】クリップ信号(a点における信号)が入力
されると、レベル変換回路10において、入力されたク
リップ信号のレベルが正の方向へレベル変換されて出力
される(b点における信号)。When the clip signal (the signal at the point a) is input, the level conversion circuit 10 converts the level of the input clip signal in the positive direction and outputs the signal (the signal at the point b).
【0023】レベル変換回路10において変換されたb
点における信号と、レベル変換回路10に入力されなか
ったa点における信号とが、信号の出力レベルに応じて
選択回路20において選択される。B converted by the level conversion circuit 10
The signal at the point and the signal at the point a not input to the level conversion circuit 10 are selected by the selection circuit 20 according to the output level of the signal.
【0024】選択回路20において選択された信号とテ
レビジョン画面合成用キー信号とが加算回路30にて加
算される。この際、テレビジョン画面合成用キー信号が
”0 ”の領域においても、選択回路20において選択
されたc点における信号が正のレベルにある場合、加算
されたe点における信号は ”0 ”よりも大きな値をと
る。The addition circuit 30 adds the signal selected by the selection circuit 20 and the television screen synthesis key signal. At this time, even in the area where the television screen synthesizing key signal is "0", when the signal at the point c selected by the selection circuit 20 is at a positive level, the added signal at the point e is more than "0". Also takes a large value.
【0025】そして、乗算回路40において、加算回路
30における加算結果とゲイン信号とが乗算され(f点
における信号)、さらに、リミット回路50において、
乗算結果がある一定のレベルで制限されて出力される
(g点における信号)。Then, in the multiplication circuit 40, the addition result of the addition circuit 30 is multiplied by the gain signal (signal at point f), and further, in the limit circuit 50,
The multiplication result is limited to a certain level and is output (signal at point g).
【0026】その後、リミット回路50から出力された
信号と、映像信号Aと、映像信号BとがMK回路60に
おいて合成処理され、合成された映像が出力される。Thereafter, the signal output from the limit circuit 50, the video signal A, and the video signal B are combined in the MK circuit 60, and the combined video is output.
【0027】また、クリップ信号のレベルを、最小値が
正の値をとるようなレベルまで引き上げる操作を行うレ
ベル変換回路を用いても問題はない。Further, there is no problem even if a level conversion circuit for raising the level of the clip signal to such a level that the minimum value takes a positive value is used.
【0028】[0028]
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載するような効果を奏する。Since the present invention is constructed as described above, it has the following effects.
【0029】請求項1に記載のものにおいては、クリッ
プ信号のレベルを正の方向にスライド変換するレベル変
換回路を有する構成としたため、画面合成用のキー信号
が”0 ”領域であっても、加算結果が ”0 ”より大
きくなり、その後の乗算回路における乗算結果が ”0
”になることはなく、全ての領域において、映像の合
成を行うことができる。According to the first aspect of the invention, since the level conversion circuit for slidingly converting the level of the clip signal in the positive direction is provided, even if the key signal for screen combination is in the "0" area, The addition result becomes larger than "0", and the multiplication result in the subsequent multiplication circuit is "0".
It is possible to combine images in all areas.
【0030】請求項2に記載のものにおいては、レベル
変換回路を、可変であるクリップ信号のレベルが常時正
の値をとるように変換するような構成としたため、わざ
わざ映像合成のためにクリップ信号のレベルを上げなく
てもキー信号に加算される信号が正の値となり、映像の
合成を行うことができる。According to the second aspect of the present invention, since the level conversion circuit is configured to convert the level of the variable clip signal so as to always take a positive value, the clip signal is purposely designed for video synthesis. Even if the level of is not raised, the signal added to the key signal has a positive value, and video can be combined.
【図1】本発明のテレビジョン映像合成装置の一実施例
を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a television image synthesizing apparatus of the present invention.
【図2】図1に示したテレビジョン映像合成装置の各ポ
イントa〜gにおける処理信号波形の一例を示す図であ
る。FIG. 2 is a diagram showing an example of processed signal waveforms at points a to g of the television image synthesizer shown in FIG.
【図3】一般的なMK回路の基本系統図である。FIG. 3 is a basic system diagram of a general MK circuit.
【図4】図3に示す回路の各ポイントA〜Gにおける映
像信号を示す図である。4 is a diagram showing video signals at points A to G of the circuit shown in FIG.
【図5】図3に示したMK回路を適用する従来のテレビ
ジョン映像合成装置の一例を示すブロック図である。5 is a block diagram showing an example of a conventional television image synthesizing apparatus to which the MK circuit shown in FIG. 3 is applied.
【図6】図5に示したテレビジョン映像合成装置の各ポ
イントL〜oにおける処理信号の一例を示す図である。6 is a diagram showing an example of processed signals at respective points L to o of the television image synthesizing apparatus shown in FIG.
10 レベル変換回路 20 選択回路 30,130 加算回路 40,140 乗算回路 50,150 リミット回路 60,160 MK回路 10 level conversion circuit 20 selection circuit 30,130 addition circuit 40,140 multiplication circuit 50,150 limit circuit 60,160 MK circuit
Claims (2)
であるクリップ信号とを加算する加算回路と、 前記加算回路における加算結果にゲイン信号を乗算する
乗算回路と、 前記乗算回路における乗算結果を一定のレベルで制限し
て出力するリミット回路と、 合成する第1の映像信号及び第2の映像信号と、前記リ
ミット回路の出力結果とに基づき前記第1の映像信号と
前記第2の映像信号を合成し、合成映像を出力するミッ
クスキーヤー回路とを有するテレビジョン映像合成装置
において、 前記クリップ信号のレベルを正の方向にスライド変換す
るレベル変換回路を有することを特徴とするテレビジョ
ン映像合成装置。1. An addition circuit for adding a key signal for screen synthesis and a clip signal whose level is variable, a multiplication circuit for multiplying the addition result of the addition circuit by a gain signal, and a multiplication result of the multiplication circuit. Limit circuit for limiting and outputting a predetermined level, a first video signal and a second video signal to be combined, and the first video signal and the second video based on the output result of the limit circuit. A television image synthesizing device having a mix keyer circuit for synthesizing signals and outputting a synthesized image, characterized in that the television image synthesizing device has a level conversion circuit for slidingly converting the level of the clip signal in a positive direction. apparatus.
装置において、 前記レベル変換回路は、前記クリップ信号のレベルが常
時正の値となるように変換することを特徴とするテレビ
ジョン映像合成装置。2. The television image synthesizing device according to claim 1, wherein the level conversion circuit performs a conversion so that the level of the clip signal is always a positive value. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7126485A JPH08321994A (en) | 1995-05-25 | 1995-05-25 | Television image compositing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7126485A JPH08321994A (en) | 1995-05-25 | 1995-05-25 | Television image compositing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321994A true JPH08321994A (en) | 1996-12-03 |
Family
ID=14936379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7126485A Pending JPH08321994A (en) | 1995-05-25 | 1995-05-25 | Television image compositing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321994A (en) |
-
1995
- 1995-05-25 JP JP7126485A patent/JPH08321994A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005091A (en) | Image signal synthesizing apparatus and method | |
| CA2138834A1 (en) | Video display system with digital de-interlacing | |
| JPH02303281A (en) | mixed effect switcher device | |
| JPS5844883A (en) | Method and device for adjusting digital color signal | |
| JPH09244609A (en) | Video display | |
| JPH08321994A (en) | Television image compositing device | |
| JPH0795817B2 (en) | Digital television signal processor with error correction | |
| US5543859A (en) | Horizontal contour emphasizing signal processor | |
| JP3350968B2 (en) | Video signal synthesizer | |
| JPS61161875A (en) | Miller effect generating system | |
| JP2833244B2 (en) | Image adjustment device | |
| JPS636199B2 (en) | ||
| JPH02213283A (en) | Contour emphasis quantity adjusting circuit | |
| JPS5851684A (en) | Video signal synthesizing system | |
| JP3789307B2 (en) | Imaging device | |
| JP3449950B2 (en) | Video signal standard converter | |
| JPH0636579B2 (en) | Super processor equipment | |
| JP2760257B2 (en) | Contour correction circuit | |
| JP2005311835A (en) | Video signal processing circuit | |
| JPH08265801A (en) | Screen vertical expansion circuit and method | |
| WO1998011735A1 (en) | Video signal processor | |
| JP3216271B2 (en) | Scan converter | |
| JPH08181913A (en) | Video image compositing device | |
| JPH06189160A (en) | Digital gamma correcting device | |
| JPH0530389A (en) | Blanking level signal generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |