JPH0832200A - 電気回路板及びプリント配線板 - Google Patents
電気回路板及びプリント配線板Info
- Publication number
- JPH0832200A JPH0832200A JP6161104A JP16110494A JPH0832200A JP H0832200 A JPH0832200 A JP H0832200A JP 6161104 A JP6161104 A JP 6161104A JP 16110494 A JP16110494 A JP 16110494A JP H0832200 A JPH0832200 A JP H0832200A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- signal line
- line
- electric circuit
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Logic Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】デジタル信号を取扱う電気回路における不要輻
射による問題の解決。 【構成】 信号線７と電源線５との間と、信号線７とグ
ランド線６との間に夫々コンデンサ８，９を挿入した電
気回路板及び該電気回路板に使用し得るプリント配線
板。
射による問題の解決。 【構成】 信号線７と電源線５との間と、信号線７とグ
ランド線６との間に夫々コンデンサ８，９を挿入した電
気回路板及び該電気回路板に使用し得るプリント配線
板。
Description
【０００１】
【産業上の利用分野】本発明は電気回路板及びプリント
配線板に関し、更に詳しくはデジタル回路に好適に使用
し得る電気回路板及び該電気回路板に使用し得るプリン
ト配線板に回する。
配線板に関し、更に詳しくはデジタル回路に好適に使用
し得る電気回路板及び該電気回路板に使用し得るプリン
ト配線板に回する。
【０００２】
【従来の技術】従来より信号線が不要な信号輻射を受け
る結果、ノイズを拾ってしまい誤動作等が発生するとい
う問題があった。このため従来より不要輻射を小さくす
る対策として、信号線に抵抗やフェライトビーズを挿入
したり、信号線とグランド（ＧＮＤ）線との間にコンデ
ンサを挿入することが行なわれている。信号線とＧＮＤ
間にコンデンサを挿入する場合は抵抗およびインダクタ
ンスと組み合わせローパスフィルタを形成するのが一般
的である。
る結果、ノイズを拾ってしまい誤動作等が発生するとい
う問題があった。このため従来より不要輻射を小さくす
る対策として、信号線に抵抗やフェライトビーズを挿入
したり、信号線とグランド（ＧＮＤ）線との間にコンデ
ンサを挿入することが行なわれている。信号線とＧＮＤ
間にコンデンサを挿入する場合は抵抗およびインダクタ
ンスと組み合わせローパスフィルタを形成するのが一般
的である。
【０００３】特に、このような不要輻射対策は１００Ｍ
Ｈ以上の高周波成分が発生する回路において重要であ
り、近年のデジタル回路の発展は不要輻射対策の重要性
を再認識させている。
Ｈ以上の高周波成分が発生する回路において重要であ
り、近年のデジタル回路の発展は不要輻射対策の重要性
を再認識させている。
【０００４】従来の不要輻射対策の一例を図面を用いて
説明する。
説明する。
【０００５】図６は従来の電気回路板に配置された各電
気部品の配置の一例を説明するための模式的配置図であ
る。
気部品の配置の一例を説明するための模式的配置図であ
る。
【０００６】図６において、１はクワッド フラット
パッケージタイプ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ；ＱＦＰタイプ）のデジタルＩＣ（集積回路素子）、
３は出力信号ピン、４はＧＮＤピン、６はＧＮＤ線、７
は信号線、９はコンデンサ、１０はスモール アウトラ
イン パッケージタイプ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
Ｐａｃｋａｇｅ；ＳＯＰタイプ）のＩＣ、１１はＩＣ
１０の入力信号ピン、である。
パッケージタイプ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ；ＱＦＰタイプ）のデジタルＩＣ（集積回路素子）、
３は出力信号ピン、４はＧＮＤピン、６はＧＮＤ線、７
は信号線、９はコンデンサ、１０はスモール アウトラ
イン パッケージタイプ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
Ｐａｃｋａｇｅ；ＳＯＰタイプ）のＩＣ、１１はＩＣ
１０の入力信号ピン、である。
【０００７】図６に示されるように、信号線７とＧＮＤ
線６とはＩＣ１の端子側でコンデンサ９を介して接続さ
れている。
線６とはＩＣ１の端子側でコンデンサ９を介して接続さ
れている。
【０００８】このようなコンデンサ９の挿入によって、
周波数の非常に高い領域においてコンデンサ９を通るル
ープを形成することで不要輻射対策が行なわれている。
周波数の非常に高い領域においてコンデンサ９を通るル
ープを形成することで不要輻射対策が行なわれている。
【０００９】
【発明が解決しようとする課題】しかしながら、図６に
示されるような信号線７とＧＮＤ線６との間にのみコン
デンサ９を挿入するだけでは、信号レベルがハイ（Ｈｉ
ｇｈ）からロー（Ｌｏｗ）に変化する場合は問題がない
が、信号レベルがＬｏｗからＨｉｇｈに変化する場合は
充分な対策とはいえない場合がある。
示されるような信号線７とＧＮＤ線６との間にのみコン
デンサ９を挿入するだけでは、信号レベルがハイ（Ｈｉ
ｇｈ）からロー（Ｌｏｗ）に変化する場合は問題がない
が、信号レベルがＬｏｗからＨｉｇｈに変化する場合は
充分な対策とはいえない場合がある。
【００１０】図７は図６に示される電気回路板の回路の
一部を示す概略的回路図である。この図を用いて上記理
由を説明する。
一部を示す概略的回路図である。この図を用いて上記理
由を説明する。
【００１１】図７において、２２はＩＣ１中のバッフ
ァ、２６はＩＣ１０中のバッファ、２７はＩＣ１のバイ
パスコンデンサ、２８，２９，３０，３１は夫々電源線
パターンのインダクタンス、３２はＩＣ１０のバイパス
コンデンサである。尚、図中において図６と同じ番号の
ものは図６と同じものを指している。
ァ、２６はＩＣ１０中のバッファ、２７はＩＣ１のバイ
パスコンデンサ、２８，２９，３０，３１は夫々電源線
パターンのインダクタンス、３２はＩＣ１０のバイパス
コンデンサである。尚、図中において図６と同じ番号の
ものは図６と同じものを指している。
【００１２】周波数の非常に高い領域において不要輻射
対策を行なう場合、対策する高周波電流の流れる経路を
短くし、高周波電流がつくるループ面積を小さくするこ
とは重要である。
対策を行なう場合、対策する高周波電流の流れる経路を
短くし、高周波電流がつくるループ面積を小さくするこ
とは重要である。
【００１３】そこで、図６及び図７に示されるように信
号線７とＧＮＤ線６との間にコンデンサ９を介装するこ
とにより、高周波がつくるループ面積を小さくしようと
していた。
号線７とＧＮＤ線６との間にコンデンサ９を介装するこ
とにより、高周波がつくるループ面積を小さくしようと
していた。
【００１４】しかしながら、信号レベルがＨｉｇｈ→Ｌ
ｏｗの場合は図中２５の矢印に示されるような短い経路
のループが形成されるものの、Ｌｏｗ→Ｈｉｇｈの場合
は図中３４の矢印に示されるような長い経路のループが
形成される。
ｏｗの場合は図中２５の矢印に示されるような短い経路
のループが形成されるものの、Ｌｏｗ→Ｈｉｇｈの場合
は図中３４の矢印に示されるような長い経路のループが
形成される。
【００１５】つまり、図に示されるような不要輻射対策
の場合、ＨｉｇｈからＬｏｗへの過渡期は充分な効果が
出ても、ＬｏｗからＨｉｇｈへの過渡期の場合は充分な
対策とはならない場合があった。
の場合、ＨｉｇｈからＬｏｗへの過渡期は充分な効果が
出ても、ＬｏｗからＨｉｇｈへの過渡期の場合は充分な
対策とはならない場合があった。
【００１６】このように、高周波電流の流れる経路が長
くなると、直接的にノーマルモードの放射が大きくなる
ばかりか、ＩＣの電源，グランド系が不安定となり、結
果としてコモンモードの放射も増加し、不要輻射対策の
効果が小さくなる場合があった。
くなると、直接的にノーマルモードの放射が大きくなる
ばかりか、ＩＣの電源，グランド系が不安定となり、結
果としてコモンモードの放射も増加し、不要輻射対策の
効果が小さくなる場合があった。
【００１７】尚、ノーマルモードの放射は信号線とグラ
ンドからなるループに流れる電流から生じる放射であ
り、コモンモード放射はコモンモード電位（多くの場合
グランド電位）によりケーブル等をアンテナとして放射
される放射のことである。
ンドからなるループに流れる電流から生じる放射であ
り、コモンモード放射はコモンモード電位（多くの場合
グランド電位）によりケーブル等をアンテナとして放射
される放射のことである。
【００１８】本発明は電気回路、特にデジタル信号を取
扱う電気回路で問題となる不要輻射の問題が生じないか
実質的に生じない電気回路板及び該電気回路板に使用し
得るプリント配線板を提供することを目的とする。
扱う電気回路で問題となる不要輻射の問題が生じないか
実質的に生じない電気回路板及び該電気回路板に使用し
得るプリント配線板を提供することを目的とする。
【００１９】また本発明は特に周波数の高い領域におい
て高い不要輻射対策の効果を有する電気回路板及び該電
気回路板に使用し得るプリント配線板を提供することを
目的とする。
て高い不要輻射対策の効果を有する電気回路板及び該電
気回路板に使用し得るプリント配線板を提供することを
目的とする。
【００２０】更に本発明は、より広い周波数帯域におい
て高い不要輻射対策を行なうことが可能な電気回路板及
び該電気回路板に使用し得るプリント配線板を提供する
ことを目的とする。
て高い不要輻射対策を行なうことが可能な電気回路板及
び該電気回路板に使用し得るプリント配線板を提供する
ことを目的とする。
【００２１】加えて本発明は、信号線のＬｏｗからＨｉ
ｇｈへの過渡期及びＨｉｇｈからＬｏｗへの過渡期のい
ずれにおいても効果的に不要輻射対策を行なうことが可
能な電気回路板及び該電気回路板に使用し得るプリント
配線板を提供することを目的とする。
ｇｈへの過渡期及びＨｉｇｈからＬｏｗへの過渡期のい
ずれにおいても効果的に不要輻射対策を行なうことが可
能な電気回路板及び該電気回路板に使用し得るプリント
配線板を提供することを目的とする。
【００２２】
【課題を解決するための手段】上記目的を達成する本発
明の電気回路板は、基板上に配された複数の端子を有す
る集積回路素子と、該集積回路素子の前記端子近傍にお
いて、前記端子と接続される信号線と電源線及び信号線
とグランド線との間にコンデンサを有することを特徴と
する。
明の電気回路板は、基板上に配された複数の端子を有す
る集積回路素子と、該集積回路素子の前記端子近傍にお
いて、前記端子と接続される信号線と電源線及び信号線
とグランド線との間にコンデンサを有することを特徴と
する。
【００２３】また、上記目的を達成する本発明のプリン
ト配線板は、基体と、該基体上の集積回路素子が配され
る位置に、前記集積回路素子の複数の端子に対応して設
けられたランド部と該ランド部に接続された配線とを有
するプリント配線板において、前記ランド部近傍で前記
配線の１つと該配線とは異なる２つの配線との間に夫々
コンデンサを有することを特徴とする。
ト配線板は、基体と、該基体上の集積回路素子が配され
る位置に、前記集積回路素子の複数の端子に対応して設
けられたランド部と該ランド部に接続された配線とを有
するプリント配線板において、前記ランド部近傍で前記
配線の１つと該配線とは異なる２つの配線との間に夫々
コンデンサを有することを特徴とする。
【００２４】
【作用】上記した構成とすることによって、信号レベル
がＨｉｇｈからＬｏｗに変化する場合も、またＬｏｗか
らＨｉｇｈに変化する場合も各コンデンサによって不要
輻射の要因となる高周波電流のループをより小さい面積
（高周波電流の流れる経路をより短く）にできるため、
充分な不要輻射対策を行なうことができる。
がＨｉｇｈからＬｏｗに変化する場合も、またＬｏｗか
らＨｉｇｈに変化する場合も各コンデンサによって不要
輻射の要因となる高周波電流のループをより小さい面積
（高周波電流の流れる経路をより短く）にできるため、
充分な不要輻射対策を行なうことができる。
【００２５】また、信号線を更に電源線とグランド線を
隣接させてブロックすることによって、より一層の不要
輻射対策を行なうことができる。
隣接させてブロックすることによって、より一層の不要
輻射対策を行なうことができる。
【００２６】
【実施例】以下、図面を用いて本発明を説明する。
【００２７】＜実施例１＞図１は本発明の第１の実施例
を説明するための電気回路板の各部品の模式的配置を説
明する模式図（以下「模式的配置図」）である。
を説明するための電気回路板の各部品の模式的配置を説
明する模式図（以下「模式的配置図」）である。
【００２８】本実施例においては、信号線７とＧＮＤ線
６との間にコンデンサ９が別部品として実装、挿入され
ているだけでなく、信号線７と電源線５との間に更に別
部品としてコンデンサ８が実装、挿入されている。
６との間にコンデンサ９が別部品として実装、挿入され
ているだけでなく、信号線７と電源線５との間に更に別
部品としてコンデンサ８が実装、挿入されている。
【００２９】ＩＣ１及びＩＣ１０は夫々プリント配線板
上に形成された導電層を有するランド部に半田付けによ
って実装されている。
上に形成された導電層を有するランド部に半田付けによ
って実装されている。
【００３０】従って、ＩＣ１の出力信号ピン３は信号線
７と、電源ピン２は電源線５と、ＧＮＤピン４はＧＮＤ
線６と夫々電気的に接続されている。
７と、電源ピン２は電源線５と、ＧＮＤピン４はＧＮＤ
線６と夫々電気的に接続されている。
【００３１】なお、図１において、ＩＣ１は図６と同様
に４方向にリードピンがでているＱＦＰタイプのデジタ
ルＩＣで、たとえばＣＭＯＳのデジタルＩＣなどであ
る。また、ＩＣ１０も図６と同様に２方向にリードピン
がでているＳＯＰタイプのデジタルＩＣの例で示してあ
る。
に４方向にリードピンがでているＱＦＰタイプのデジタ
ルＩＣで、たとえばＣＭＯＳのデジタルＩＣなどであ
る。また、ＩＣ１０も図６と同様に２方向にリードピン
がでているＳＯＰタイプのデジタルＩＣの例で示してあ
る。
【００３２】図２に、図１の電気回路板の回路の一部を
示す概略的回路図を示す。
示す概略的回路図を示す。
【００３３】本実施例においては、信号線７と電源線５
との間にコンデンサ８を挿入してあるので、特にデジタ
ル信号がＬｏｗからＨｉｇｈに変化する時に発生する非
常に高い周波数成分の高周波電流は図中３３で示した矢
印の経路で流れるためループが最短になり、ノーマルモ
ードの放射はもちろん、電源も安定化するためコモンモ
ードの放射もおさえることができる。
との間にコンデンサ８を挿入してあるので、特にデジタ
ル信号がＬｏｗからＨｉｇｈに変化する時に発生する非
常に高い周波数成分の高周波電流は図中３３で示した矢
印の経路で流れるためループが最短になり、ノーマルモ
ードの放射はもちろん、電源も安定化するためコモンモ
ードの放射もおさえることができる。
【００３４】もちろん、ＨｉｇｈからＬｏｗへ変化する
ときには図中２５の経路で高周波電流は流れるのでやは
りループは最短になり不要な輻射をおさえることができ
る。
ときには図中２５の経路で高周波電流は流れるのでやは
りループは最短になり不要な輻射をおさえることができ
る。
【００３５】又、コンデンサ８及び９は、できる限りＩ
Ｃの各ピンと信号線７、電源線５、ＧＮＤ線６との接続
部の近くに配されることが望ましい。これは、図１及び
図２からも理解されるように、コンデンサ８及び９がＩ
Ｃ１のピンと離れる程、形成される電流の流れる経路が
長くなり、ループの面積が大きくなって放射を抑えるこ
とが難しくなるためである。
Ｃの各ピンと信号線７、電源線５、ＧＮＤ線６との接続
部の近くに配されることが望ましい。これは、図１及び
図２からも理解されるように、コンデンサ８及び９がＩ
Ｃ１のピンと離れる程、形成される電流の流れる経路が
長くなり、ループの面積が大きくなって放射を抑えるこ
とが難しくなるためである。
【００３６】また、コンデンサ８と９の容量を等しい容
量にすることには必ずしも必要ない。集積回路素子の特
性に応じてコンデンサの容量を変えることは好ましいこ
とである。
量にすることには必ずしも必要ない。集積回路素子の特
性に応じてコンデンサの容量を変えることは好ましいこ
とである。
【００３７】たとえば、信号を出力する集積回路素子の
立上り、立下り時間の特性を比較し、立上り時間が立下
り時間より速い場合は信号線と電源線との間に接続する
コンデンサ（コンデンサ８）の容量を大きくし、信号の
立下り時間が速い場合は信号線とグランド線との間に接
続するコンデンサ（コンデンサ９）の容量を大きくする
ことが望ましい。
立上り、立下り時間の特性を比較し、立上り時間が立下
り時間より速い場合は信号線と電源線との間に接続する
コンデンサ（コンデンサ８）の容量を大きくし、信号の
立下り時間が速い場合は信号線とグランド線との間に接
続するコンデンサ（コンデンサ９）の容量を大きくする
ことが望ましい。
【００３８】コンデンサ８と９の容量は、好ましくは１
０ｐＦ以上、１００ｐＦ以下、より好ましくは１５ｐＦ
以上、８０ｐＦ以下、さらに好ましくは２０ｐＦ以上、
６０ｐＦ以下とするのが望ましい。
０ｐＦ以上、１００ｐＦ以下、より好ましくは１５ｐＦ
以上、８０ｐＦ以下、さらに好ましくは２０ｐＦ以上、
６０ｐＦ以下とするのが望ましい。
【００３９】もちろん、これらの値は不要輻射対策を行
ないたい目的の周波数に応じて適宜選択されるのが好ま
しい。
ないたい目的の周波数に応じて適宜選択されるのが好ま
しい。
【００４０】＜実施例２＞図３に本発明の第２の実施例
の電気回路板の各部品の模式的配置図を示す。
の電気回路板の各部品の模式的配置図を示す。
【００４１】本実施例では実施例１で説明した２つのコ
ンデンサ８，９に加えてＩＣ１の信号ピン３とコンデン
サ８及び９との間に抵抗１２を挿入してある。尚、抵抗
１２はインダクタンス成分を有するものを代わりに介挿
しても良い。
ンデンサ８，９に加えてＩＣ１の信号ピン３とコンデン
サ８及び９との間に抵抗１２を挿入してある。尚、抵抗
１２はインダクタンス成分を有するものを代わりに介挿
しても良い。
【００４２】本実施例によれば、実施例１の場合に較べ
てより低い周波数帯域において不要輻射の問題を低減す
ることができた。
てより低い周波数帯域において不要輻射の問題を低減す
ることができた。
【００４３】尚、コンデンサの容量や抵抗の大きさを適
宜選択することが好ましい。一般には、容量もしくは抵
抗が小さい程高く周波数側に、大きい程低い周波数側に
効果がある。ただし、必要以上に容量もしくは抵抗を大
きくすると信号波形がなまるので注意が必要である。
宜選択することが好ましい。一般には、容量もしくは抵
抗が小さい程高く周波数側に、大きい程低い周波数側に
効果がある。ただし、必要以上に容量もしくは抵抗を大
きくすると信号波形がなまるので注意が必要である。
【００４４】＜実施例３＞図４に本発明の第３の実施例
の電気回路板の各部品の模式的配置図を示す。
の電気回路板の各部品の模式的配置図を示す。
【００４５】本実施例では実施例２と同様に２つのコン
デンサと１つの抵抗を不要輻射対策のために有するに加
えて、信号線７の一方の側に電源線５を他方の側にＧＮ
Ｄ線６を信号線７に近接して沿って配してある。
デンサと１つの抵抗を不要輻射対策のために有するに加
えて、信号線７の一方の側に電源線５を他方の側にＧＮ
Ｄ線６を信号線７に近接して沿って配してある。
【００４６】コンデンサ８は電源線５と信号線７の間
に、コンデンサ９は信号線７とＧＮＤ線６の間に、そし
て信号線７の途中には抵抗１２を夫々挿入している。
に、コンデンサ９は信号線７とＧＮＤ線６の間に、そし
て信号線７の途中には抵抗１２を夫々挿入している。
【００４７】もちろん、本実施例の場合も抵抗１２はイ
ンダクタンス成分を有するものを用いて良い。
ンダクタンス成分を有するものを用いて良い。
【００４８】ＧＮＤ線６と電源線５は夫々信号線７に近
接して配されガードした構造とされている。電源線５は
ＩＣ１０の下を通ってＩＣ１０の電源ピン１７に接続さ
れている。またＧＮＤ線６はＩＣ１０の下を通ってＩＣ
１０のＧＮＤピン１８に接続される。もちろん実施例１
及び２においても各線の接続先は同じである。
接して配されガードした構造とされている。電源線５は
ＩＣ１０の下を通ってＩＣ１０の電源ピン１７に接続さ
れている。またＧＮＤ線６はＩＣ１０の下を通ってＩＣ
１０のＧＮＤピン１８に接続される。もちろん実施例１
及び２においても各線の接続先は同じである。
【００４９】ＩＣ１０側で電源線５及びＧＮＤ線６がＩ
Ｃ１０のパッケージの下側を通って各ピンに接続された
例を示してあるが、これは、信号線７のガードを信号線
７と信号ピン１１との接続部分まで行なうためである。
Ｃ１０のパッケージの下側を通って各ピンに接続された
例を示してあるが、これは、信号線７のガードを信号線
７と信号ピン１１との接続部分まで行なうためである。
【００５０】従って、ＩＣ１０の各ピンの位置などによ
って、この配線の引き廻しは適宜変更できる。
って、この配線の引き廻しは適宜変更できる。
【００５１】本実施例によれば実施例１に較べてより低
い周波数から高い周波数まで不要輻射に対して効果があ
った。
い周波数から高い周波数まで不要輻射に対して効果があ
った。
【００５２】又、本実施例は信号線７を電源線５及びＧ
ＮＤ線６でガードしているばかりでなく、コンデンサ８
及び９と抵抗１２の配置の仕方から実施例２に較べても
より不要輻射に対する効果が高い。
ＮＤ線６でガードしているばかりでなく、コンデンサ８
及び９と抵抗１２の配置の仕方から実施例２に較べても
より不要輻射に対する効果が高い。
【００５３】つまり、電源５及びＧＮＤ線６による信号
線７のガードは各配線間に容量が形成され、これが不要
輻射に対して効果をあげる。
線７のガードは各配線間に容量が形成され、これが不要
輻射に対して効果をあげる。
【００５４】また、コンデンサ８及び９が実施例２に較
べてＩＣ１側に近づいて配されているので（実施例２で
は抵抗１２の分だけ離れてコンデンサ８及び９が配され
ている）、先述したようによりループが小さくなり不要
輻射に対する一層の効果がある。
べてＩＣ１側に近づいて配されているので（実施例２で
は抵抗１２の分だけ離れてコンデンサ８及び９が配され
ている）、先述したようによりループが小さくなり不要
輻射に対する一層の効果がある。
【００５５】＜実施例４＞図５に本発明の第４の実施例
の電気回路板の各部品の模式的配置図を示す。
の電気回路板の各部品の模式的配置図を示す。
【００５６】本実施例では上記各実施例と異なり、コン
デンサ８及び９を別部品として実装しておらず、プリン
ト配線板に作り込んでいる。
デンサ８及び９を別部品として実装しておらず、プリン
ト配線板に作り込んでいる。
【００５７】つまり、導電層を櫛形パターン状とし、各
突出した部分同士が接触しないように対向させて組み合
わせ、すなわち、一方の配線の導電層の突部の間と他方
の配線の突部が位置するように配され容量を形成する。
突出した部分同士が接触しないように対向させて組み合
わせ、すなわち、一方の配線の導電層の突部の間と他方
の配線の突部が位置するように配され容量を形成する。
【００５８】図５で説明すれば信号線７のＩＣ１側にお
いて信号線７に交わるように枝部（突部）７ａを形成
し、該枝部７ａの間に電源線５から延びた枝部（突部）
５ａ又はＧＮＤ線６から延びた枝部（突部）６ａが位置
するように導電層が形成されている。
いて信号線７に交わるように枝部（突部）７ａを形成
し、該枝部７ａの間に電源線５から延びた枝部（突部）
５ａ又はＧＮＤ線６から延びた枝部（突部）６ａが位置
するように導電層が形成されている。
【００５９】尚、本実施例においても、信号線７を電源
線５及びＧＮＤ線６がガードしているのは実施例３と同
様である。
線５及びＧＮＤ線６がガードしているのは実施例３と同
様である。
【００６０】本実施例においては、容量がプリント配線
板に形成されているのでコンデンサをあらためて実装部
品として実装する必要がなく、実装コストや半田付不良
を生じず信頼性が向上する。
板に形成されているのでコンデンサをあらためて実装部
品として実装する必要がなく、実装コストや半田付不良
を生じず信頼性が向上する。
【００６１】また、コンデンサはＩＣの各ピンのより近
傍に形成可能なためより一層小さいループとすることが
容易である。
傍に形成可能なためより一層小さいループとすることが
容易である。
【００６２】尚、本実施例で例示したコンデンサは図に
示されるような位置に限定されるものではなく、一部が
ＩＣ１のパッケージの下側になるようにしても良い。
示されるような位置に限定されるものではなく、一部が
ＩＣ１のパッケージの下側になるようにしても良い。
【００６３】コンデンサは、図示される形態以外に変形
可能であるし、プリント配線板の基材を間にして上下方
向に対向電極を設けてコンデンサ構造を形成してもよい
ものである。
可能であるし、プリント配線板の基材を間にして上下方
向に対向電極を設けてコンデンサ構造を形成してもよい
ものである。
【００６４】
【発明の効果】デジタル信号を出力するＩＣ端子の近傍
で信号線−電源および信号線−ＧＮＤ間の双方に、コン
デンサ部品を実装するか、あるいはプリントパターン等
で容量性のパターンを形成することで、ＨｉｇｈからＬ
ｏｗ状態への信号変化のみならず特にデジタル信号がＬ
ｏｗからＨｉｇｈ状態への過渡期において高周波電流が
流れる経路を最短にできるため不要輻射対策に効果が大
きい。
で信号線−電源および信号線−ＧＮＤ間の双方に、コン
デンサ部品を実装するか、あるいはプリントパターン等
で容量性のパターンを形成することで、ＨｉｇｈからＬ
ｏｗ状態への信号変化のみならず特にデジタル信号がＬ
ｏｗからＨｉｇｈ状態への過渡期において高周波電流が
流れる経路を最短にできるため不要輻射対策に効果が大
きい。
【００６５】また、信号線の一部または全部を電源線と
ＧＮＤ線の双方でガードすることで、電源とＧＮＤの双
方に信号線から容量を付加した特性を示し、さらに効果
的である。
ＧＮＤ線の双方でガードすることで、電源とＧＮＤの双
方に信号線から容量を付加した特性を示し、さらに効果
的である。
【００６６】尚、本発明は上記した実施例に限定される
ことはなく、本発明の主旨の範囲内で適宜変形、組合せ
できることはいうまでもないことである。
ことはなく、本発明の主旨の範囲内で適宜変形、組合せ
できることはいうまでもないことである。
【図１】本発明の電気回路板の模式的配置を説明する模
式図である。
式図である。
【図２】本発明の電気回路板の回路構成を説明するため
の概略的回路図である。
の概略的回路図である。
【図３】本発明の電気回路板の模式的配置を説明する模
式図である。
式図である。
【図４】本発明の電気回路板の模式的配置を説明する模
式図である。
式図である。
【図５】本発明の電気回路板の模式的配置を説明する模
式図である。
式図である。
【図６】従来の電気回路板の模式的配置を説明する模式
図である。
図である。
【図７】従来の電気回路板の回路構成を説明するための
概略的回路図である。
概略的回路図である。
１ ＩＣ（集積回路素子） ２ 電源ピン ３ 出力信号ピン ４ ＧＮＤピン ５ 電源線 ６ ＧＮＤ線 ７ 信号線 ８ コンデンサ ９ コンデンサ １０ ＩＣ １１ 入力信号ピン １２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲川 秀穂 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 逢坂 徹 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 寺山 芳実 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内
Claims (19)
- 【請求項１】 基板上に配された複数の端子を有する集
積回路素子と、該集積回路素子の前記端子近傍におい
て、前記端子と接続される信号線と電源線及び信号線と
グランド線との間にコンデンサを有することを特徴とす
る電気回路板。 - 【請求項２】 前記集積回路素子はデジタル信号を取扱
う請求項１に記載の電気回路板。 - 【請求項３】 前記コンデンサは実装部品である請求項
１に記載の電気回路板。 - 【請求項４】 前記コンデンサは前記基体上に形成され
た導電層を有する請求項１に記載の電気回路板。 - 【請求項５】 前記導電層は櫛形パターンを有する請求
項４に記載の電気回路板。 - 【請求項６】 前記信号線と接続される前記端子はデジ
タル信号を出力する請求項１に記載野電気回路板。 - 【請求項７】 前記コンデンサの容量は１０ｐＦ以上１
００ｐＦ以下の容量を有する請求項１に記載の電気回路
板。 - 【請求項８】 前記信号線と前記電源線との間に設けら
れた前記コンデンサの容量と、前記信号線と前記グラン
ド線との間に設けられた前記コンデンサの容量は等しい
請求項１に記載の電気回路板。 - 【請求項９】 前記信号線と前記電源線との間に設けら
れた前記コンデンサの容量と、前記信号線と前記グラン
ド線との間に設けられた前記コンデンサの容量は異なっ
ている請求項１に記載の電気回路板。 - 【請求項１０】 前記集積回路素子の特性に応じて前記
コンデンサの容量が変えられている請求項１に記載の電
気回路板。 - 【請求項１１】 基体と、該基体上の集積回路素子が配
される位置に、前記集積回路素子の複数の端子に対応し
て設けられたランド部と該ランド部に接続された配線と
を有するプリント配線板において、前記ランド部近傍で
前記配線の１つと該配線とは異なる２つの配線との間に
夫々コンデンサを有することを特徴とするプリント配線
板。 - 【請求項１２】 前記配線の１つは信号線として使用さ
れ、該配線とは異なる２つの配線は１つが電源線とし
て、残りの１つがグランド線として使用される請求項１
１に記載のプリント配線板。 - 【請求項１３】 前記信号線はデジタル信号を取扱う請
求項１２に記載のプリント配線板。 - 【請求項１４】 前記コンデンサは前記基体上に形成さ
れた導電層によって形成されている請求項１１に記載の
プリント配線板。 - 【請求項１５】 前記導電層は櫛形パターンを有する請
求項１４に記載のプリント配線板。 - 【請求項１６】 前記コンデンサの容量は夫々等しい請
求項１１に記載のプリント配線板。 - 【請求項１７】 前記コンデンサの容量は夫々異なる請
求項１１に記載のプリント配線板。 - 【請求項１８】 前記コンデンサの容量は集積回路素子
の特性に応じて異なっている請求項１７に記載のプリン
ト配線板。 - 【請求項１９】 前記コンデンサの容量は１０ｐＦ以上
１００ｐＦ以下の容量を有する請求項１１に記載のプリ
ント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16110494A JP3554028B2 (ja) | 1994-07-13 | 1994-07-13 | 電気回路板及びプリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16110494A JP3554028B2 (ja) | 1994-07-13 | 1994-07-13 | 電気回路板及びプリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832200A true JPH0832200A (ja) | 1996-02-02 |
| JP3554028B2 JP3554028B2 (ja) | 2004-08-11 |
Family
ID=15728687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16110494A Expired - Fee Related JP3554028B2 (ja) | 1994-07-13 | 1994-07-13 | 電気回路板及びプリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3554028B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006098076A1 (ja) * | 2005-03-15 | 2006-09-21 | Murata Manufacturing Co., Ltd. | 回路基板 |
| JP2008124105A (ja) * | 2006-11-09 | 2008-05-29 | Seiko Epson Corp | 多層プリント配線板 |
-
1994
- 1994-07-13 JP JP16110494A patent/JP3554028B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006098076A1 (ja) * | 2005-03-15 | 2006-09-21 | Murata Manufacturing Co., Ltd. | 回路基板 |
| JP2008124105A (ja) * | 2006-11-09 | 2008-05-29 | Seiko Epson Corp | 多層プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3554028B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023753A (en) | Printed circuit | |
| US7929315B2 (en) | Multilayered printed circuit board | |
| US6163071A (en) | BGA type semiconductor device and electronic equipment using the same | |
| JP3513333B2 (ja) | 多層プリント配線板およびそれを実装する電子機器 | |
| US20070136618A1 (en) | Multilayer print circuit board | |
| US7047515B1 (en) | Method for selecting and placing bypass capacitors on multi-layer printed circuit boards | |
| US20010040274A1 (en) | Semiconductor device | |
| US6642811B2 (en) | Built-in power supply filter for an integrated circuit | |
| JP2988421B2 (ja) | Ｅｍｉ抑制多層プリント基板 | |
| US7291909B2 (en) | BGA type semiconductor device and electronic equipment using the same | |
| JPH0318113A (ja) | ノイズフィルタの取付け構造 | |
| JP3514221B2 (ja) | プリント配線基板 | |
| JPH0832200A (ja) | 電気回路板及びプリント配線板 | |
| WO1995022839A1 (en) | Packaged integrated circuit with reduced electromagnetic interference | |
| US11804425B2 (en) | Electronic device and wiring board | |
| US20020190578A1 (en) | Semiconductor integrated circuit device | |
| CN100435305C (zh) | 使电子元件免于静电放电的保护组件的制造方法和相应构造的电子元件 | |
| US20020030979A1 (en) | Circuit board system for optiming contact pin layout in an integrated circuit | |
| JP2000031650A (ja) | プリント基板 | |
| JP2001135898A (ja) | プリント配線板 | |
| JPH11150343A (ja) | ノイズ抑制回路とそのプリント配線板 | |
| KR20250014189A (ko) | 티코일 패터닝이 적용되는 반도체 칩 패키지 | |
| JP2006310713A (ja) | プリント配線板 | |
| JPH08288339A (ja) | Ｔａｂテープ | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |