JPH11150343A - ノイズ抑制回路とそのプリント配線板 - Google Patents
ノイズ抑制回路とそのプリント配線板Info
- Publication number
- JPH11150343A JPH11150343A JP31723897A JP31723897A JPH11150343A JP H11150343 A JPH11150343 A JP H11150343A JP 31723897 A JP31723897 A JP 31723897A JP 31723897 A JP31723897 A JP 31723897A JP H11150343 A JPH11150343 A JP H11150343A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- power supply
- noise
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002401 inhibitory effect Effects 0.000 title abstract 4
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 230000001629 suppression Effects 0.000 claims description 21
- 238000000926 separation method Methods 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 6
- 230000015654 memory Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電源回路に大きなスイッチング電
流が流れて高周波のノイズが電源ラインに発生しても、
ノイズを抑制できるノイズ抑制回路とそのプリント配線
板を提供する。 【解決手段】 デバイスに電源を供給する電源側ライン
にノイズフィルタを設け、デバイスの電源側とＧＮＤ間
とにバイパス用のコンデンサを設けたノイズ抑制回路に
おいて、前記デバイスのスイッチング時に発生する高周
波ノイズを抑制するフィルタ手段をＧＮＤ側ラインに具
備した解決手段。
流が流れて高周波のノイズが電源ラインに発生しても、
ノイズを抑制できるノイズ抑制回路とそのプリント配線
板を提供する。 【解決手段】 デバイスに電源を供給する電源側ライン
にノイズフィルタを設け、デバイスの電源側とＧＮＤ間
とにバイパス用のコンデンサを設けたノイズ抑制回路に
おいて、前記デバイスのスイッチング時に発生する高周
波ノイズを抑制するフィルタ手段をＧＮＤ側ラインに具
備した解決手段。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路に発生す
るノイズを抑制するノイズ抑制回路とそのプリント配線
板に関する。
るノイズを抑制するノイズ抑制回路とそのプリント配線
板に関する。
【０００２】
【従来の技術】従来技術の例について、図４〜図７を参
照して説明する。最初に、ノイズ抑制回路について説明
する。図４に示すように、従来のノイズ抑制回路は、各
デバイス１１毎または複数のデバイス１２、１３毎に、
低周波でのインピーダンスが低く容量の大きいコンデン
サＣ１と、高周波でインピーダンスが低く容量の少ない
コンデンサＣ２とを、デバイスの電源ライン例えばＶｃ
ｃと、グランドライン間とに挿入している。
照して説明する。最初に、ノイズ抑制回路について説明
する。図４に示すように、従来のノイズ抑制回路は、各
デバイス１１毎または複数のデバイス１２、１３毎に、
低周波でのインピーダンスが低く容量の大きいコンデン
サＣ１と、高周波でインピーダンスが低く容量の少ない
コンデンサＣ２とを、デバイスの電源ライン例えばＶｃ
ｃと、グランドライン間とに挿入している。
【０００３】例えば、コンデンサＣ１の容量は０．１μ
Ｆであり、コンデンサＣ２の容量は１０００ｐＦであ
る。そして、デバイス１１側から電源をみた低周波から
高周波までのインピーダンスを低くし、ノイズをコンデ
ンサＣ１、Ｃ２へバイパスして、電源回路に発生するノ
イズを抑制している。
Ｆであり、コンデンサＣ２の容量は１０００ｐＦであ
る。そして、デバイス１１側から電源をみた低周波から
高周波までのインピーダンスを低くし、ノイズをコンデ
ンサＣ１、Ｃ２へバイパスして、電源回路に発生するノ
イズを抑制している。
【０００４】プリント配線板に実装されるデバイス１１
が多くても、各デバイスに流れる電流が同じタイミング
でなければ、上記コンデンサＣ１、Ｃ２による方法でも
電源ノイズによる誤動作は防止できた。
が多くても、各デバイスに流れる電流が同じタイミング
でなければ、上記コンデンサＣ１、Ｃ２による方法でも
電源ノイズによる誤動作は防止できた。
【０００５】しかし、プリント配線板に実装された多数
の同一のデバイスが同じタイミングで動作する場合は、
電源に大きなスイッチング電流が流れて高周波のノイズ
が発生し、周辺回路に対する誤動作の原因となる。
の同一のデバイスが同じタイミングで動作する場合は、
電源に大きなスイッチング電流が流れて高周波のノイズ
が発生し、周辺回路に対する誤動作の原因となる。
【０００６】例えば、多数の同一のデバイスを同じタイ
ミングで動作させる例として、１００ｎｓのメモリを４
段のインターリーブ動作させて２５ｎｓの高速化動作さ
せる場合がある。この場合、メモリ容量は１／４になる
ので、実際に必要な容量の４倍のメモリ容量が必要とな
る。
ミングで動作させる例として、１００ｎｓのメモリを４
段のインターリーブ動作させて２５ｎｓの高速化動作さ
せる場合がある。この場合、メモリ容量は１／４になる
ので、実際に必要な容量の４倍のメモリ容量が必要とな
る。
【０００７】従って、大容量でかつ高速化をはかると、
１枚のプリント配線板に実装されるメモリの数が増大し
てスイッチング電流も増加する。
１枚のプリント配線板に実装されるメモリの数が増大し
てスイッチング電流も増加する。
【０００８】例えば、１枚のプリント配線板にメモリの
ＳＲＡＭ（３２Ｋ×８ビット）を３２個実装して、同一
論理で同時スイッチングしたとき１個当たり０．４Ａと
すると、１２．８Ａの大きなスイッチング電流が流れ
る。
ＳＲＡＭ（３２Ｋ×８ビット）を３２個実装して、同一
論理で同時スイッチングしたとき１個当たり０．４Ａと
すると、１２．８Ａの大きなスイッチング電流が流れ
る。
【０００９】そして、大きなスイッチング電流による電
源ノイズとしては、例えば３００ＭＨｚの高周波成分の
ノイズを含む場合もある。このため、３００ＭＨｚの高
周波ノイズは、電源のコンデンサＣ２では高周波でのイ
ンピーダンスが十分低くならずに、高周波ノイズが電源
回路にのってしまい他の回路に誤動作の影響がでてしま
う。
源ノイズとしては、例えば３００ＭＨｚの高周波成分の
ノイズを含む場合もある。このため、３００ＭＨｚの高
周波ノイズは、電源のコンデンサＣ２では高周波でのイ
ンピーダンスが十分低くならずに、高周波ノイズが電源
回路にのってしまい他の回路に誤動作の影響がでてしま
う。
【００１０】そこで、図５に示すように、電源ノイズを
さらに抑制するために、電源Ｖｃｃのラインにノイズフ
ィルタ２０を挿入したり、高周波におけるインピーダン
スの低いコンデンサＣ２をパラレルに接続して、高周波
でのインピーダンスをさらに下げているが、高周波の電
源ノイズを十分抑制できない。ここで、ノイズフィルタ
２０は、コイルとコンデンサとで構成されたＴ型やπ型
のフィルタ手段、またはフェライト若しくはコイル等を
用いたフィルタ手段である。
さらに抑制するために、電源Ｖｃｃのラインにノイズフ
ィルタ２０を挿入したり、高周波におけるインピーダン
スの低いコンデンサＣ２をパラレルに接続して、高周波
でのインピーダンスをさらに下げているが、高周波の電
源ノイズを十分抑制できない。ここで、ノイズフィルタ
２０は、コイルとコンデンサとで構成されたＴ型やπ型
のフィルタ手段、またはフェライト若しくはコイル等を
用いたフィルタ手段である。
【００１１】ところで、ノイズ抑制回路として、１個の
デバイス１１にバイパス用のコンデンサＣ１、Ｃ２を付
加した例で説明したが、デバイス１２、１３のように複
数のデバイス共通にバイパス用のコンデンサＣ１、Ｃ２
を付加して部品点数を少なくする場合も同様である。
デバイス１１にバイパス用のコンデンサＣ１、Ｃ２を付
加した例で説明したが、デバイス１２、１３のように複
数のデバイス共通にバイパス用のコンデンサＣ１、Ｃ２
を付加して部品点数を少なくする場合も同様である。
【００１２】次に、デバイスが１個のノイズ抑制回路を
実装したプリント配線板について、図６と図７とを参照
して説明する。
実装したプリント配線板について、図６と図７とを参照
して説明する。
【００１３】図６と図７とに示すように、プリント配線
板７０は、配線パターンと、各部品を表面実装するため
のパッド６１と、内層の電源パターンやＧＮＤパターン
に層間接続するバイアホール６０とが設けられている。
そして、デバイス１１と、ノイズフィルタ２０と、コン
デンサＣ１、Ｃ２とはプリント配線板７０の各パッド６
１にそれぞれ表面実装されている。
板７０は、配線パターンと、各部品を表面実装するため
のパッド６１と、内層の電源パターンやＧＮＤパターン
に層間接続するバイアホール６０とが設けられている。
そして、デバイス１１と、ノイズフィルタ２０と、コン
デンサＣ１、Ｃ２とはプリント配線板７０の各パッド６
１にそれぞれ表面実装されている。
【００１４】また、プリント配線板の電源の共通Ｖｃｃ
パターン４０と共通ＧＮＤパターン５０とはベタパター
ンとして、電源回路のインピーダンスをできるだけ低く
なるようにしている。
パターン４０と共通ＧＮＤパターン５０とはベタパター
ンとして、電源回路のインピーダンスをできるだけ低く
なるようにしている。
【００１５】そして、図７に示すように、電源のＶｃｃ
パターン３０とノイズフィルタ２０との一端がパッド６
１を介して接続され、ノイズフィルタ２０の他端はパッ
ド６１とバイアホール６０とを介して共通Ｖｃｃパター
ン４０に接続される。
パターン３０とノイズフィルタ２０との一端がパッド６
１を介して接続され、ノイズフィルタ２０の他端はパッ
ド６１とバイアホール６０とを介して共通Ｖｃｃパター
ン４０に接続される。
【００１６】さらに、デバイス１１のＶｃｃピン側とＧ
ＮＤピン側とは、それぞれパッド６１とバイアホール６
０とを介して共通Ｖｃｃパターン４０と、共通ＧＮＤパ
ターン５０とに接続される。
ＮＤピン側とは、それぞれパッド６１とバイアホール６
０とを介して共通Ｖｃｃパターン４０と、共通ＧＮＤパ
ターン５０とに接続される。
【００１７】また、図７の断面図には示していないが、
コンデンサＣ１、Ｃ２とのＶｃｃピン側とＧＮＤピン側
とは、それぞれパッド６１とバイアホール６０とを介し
て共通Ｖｃｃパターン４０と、共通ＧＮＤパターン５０
とに接続される。
コンデンサＣ１、Ｃ２とのＶｃｃピン側とＧＮＤピン側
とは、それぞれパッド６１とバイアホール６０とを介し
て共通Ｖｃｃパターン４０と、共通ＧＮＤパターン５０
とに接続される。
【００１８】上記説明のように、電源に発生するノイズ
の抑制は、ノイズ抑制回路とそのプリント配線板とで実
施している。しかし、多数の同一のデバイスが同じタイ
ミングで動作する場合は、電源回路に大きなスイッチン
グ電流が流れて高周波のノイズが発生して、電源ノイズ
を十分抑制できなくなり他の回路が誤動作することがあ
る。
の抑制は、ノイズ抑制回路とそのプリント配線板とで実
施している。しかし、多数の同一のデバイスが同じタイ
ミングで動作する場合は、電源回路に大きなスイッチン
グ電流が流れて高周波のノイズが発生して、電源ノイズ
を十分抑制できなくなり他の回路が誤動作することがあ
る。
【００１９】
【発明が解決しようとする課題】上記説明のように、多
数の同一のデバイスが同じタイミングで動作する場合
は、電源回路に大きなスイッチング電流が流れて高周波
のノイズが発生して、電源ノイズを十分抑制できなくな
り、他の回路が誤動作する場合があり実用上の不便があ
った。そこで、本発明は、こうした問題に鑑みなされた
もので、その目的は、電源回路に大きなスイッチング電
流が流れて高周波のノイズが発生してもノイズを十分抑
制できるノイズ抑制回路とそのプリント配線板を提供す
ることにある。
数の同一のデバイスが同じタイミングで動作する場合
は、電源回路に大きなスイッチング電流が流れて高周波
のノイズが発生して、電源ノイズを十分抑制できなくな
り、他の回路が誤動作する場合があり実用上の不便があ
った。そこで、本発明は、こうした問題に鑑みなされた
もので、その目的は、電源回路に大きなスイッチング電
流が流れて高周波のノイズが発生してもノイズを十分抑
制できるノイズ抑制回路とそのプリント配線板を提供す
ることにある。
【００２０】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、デバイスに電源を供
給する電源側ラインにフィルタ手段を設け、デバイスの
電源側とＧＮＤ間とにバイパス用のコンデンサを設けた
ノイズ抑制回路において、前記デバイスのスイッチング
時に発生する高周波ノイズを抑制するフィルタ手段をＧ
ＮＤ側ラインに具備したノイズ抑制回路を要旨としてい
る。
るためになされた本発明の第１は、デバイスに電源を供
給する電源側ラインにフィルタ手段を設け、デバイスの
電源側とＧＮＤ間とにバイパス用のコンデンサを設けた
ノイズ抑制回路において、前記デバイスのスイッチング
時に発生する高周波ノイズを抑制するフィルタ手段をＧ
ＮＤ側ラインに具備したノイズ抑制回路を要旨としてい
る。
【００２１】また、上記目的を達成するためになされた
本発明の第２は、実装されるデバイスに電源を供給する
プリント配線板において、該プリント配線板に共通使用
される共通電源パターンと、該共通電源パターンから分
離して設けた分離電源パターンと、前記プリント配線板
に共通使用される共通ＧＮＤパターンと、該共通ＧＮＤ
パターン分離から分離して設けた分離ＧＮＤパターン
と、を具備して分離電源パターンからデバイスの電源パ
ッドに接続し、分離ＧＮＤパターンからデバイスのＧＮ
Ｄパッドに接続していることを特徴としたプリント配線
板を要旨としている。
本発明の第２は、実装されるデバイスに電源を供給する
プリント配線板において、該プリント配線板に共通使用
される共通電源パターンと、該共通電源パターンから分
離して設けた分離電源パターンと、前記プリント配線板
に共通使用される共通ＧＮＤパターンと、該共通ＧＮＤ
パターン分離から分離して設けた分離ＧＮＤパターン
と、を具備して分離電源パターンからデバイスの電源パ
ッドに接続し、分離ＧＮＤパターンからデバイスのＧＮ
Ｄパッドに接続していることを特徴としたプリント配線
板を要旨としている。
【００２２】さらに、上記目的を達成するためになされ
た本発明の第３は、共通ＧＮＤパターンと分離ＧＮＤパ
ターン間とにフィルタ手段となるパターンを設けた本発
明の第２記載のプリント配線板を要旨としている。
た本発明の第３は、共通ＧＮＤパターンと分離ＧＮＤパ
ターン間とにフィルタ手段となるパターンを設けた本発
明の第２記載のプリント配線板を要旨としている。
【００２３】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００２４】
【実施例】本発明の実施例について、図１〜図３を参照
して説明する。最初に、ノイズ抑制回路について説明す
る。図１に示すように、本発明のノイズ抑制回路は、Ｖ
ｃｃラインにノイズフィルタ２０を挿入し、各デバイス
１１毎にまたは複数のデバイス１２、１３毎に、低周波
でのインピーダンスが低く容量の大きいコンデンサＣ１
と、高周波でインピーダンスが低く容量の少ない複数の
コンデンサＣ２とをデバイスの電源ライン例えばＶｃｃ
と、グランドライン間に挿入した従来回路に、ＧＮＤラ
インにコイルＬ１を追加した回路としている。
して説明する。最初に、ノイズ抑制回路について説明す
る。図１に示すように、本発明のノイズ抑制回路は、Ｖ
ｃｃラインにノイズフィルタ２０を挿入し、各デバイス
１１毎にまたは複数のデバイス１２、１３毎に、低周波
でのインピーダンスが低く容量の大きいコンデンサＣ１
と、高周波でインピーダンスが低く容量の少ない複数の
コンデンサＣ２とをデバイスの電源ライン例えばＶｃｃ
と、グランドライン間に挿入した従来回路に、ＧＮＤラ
インにコイルＬ１を追加した回路としている。
【００２５】コンデンサＣ１、Ｃ２と、ノイズフィルタ
２０とは、従来と同じであるので説明を省略する。
２０とは、従来と同じであるので説明を省略する。
【００２６】デバイス１１毎に、または複数のデバイス
１２とデバイス１３毎に、ＧＮＤラインに追加したコイ
ルＬ１は、デバイスが同時動作したとき、電源回路に発
生する高周波ノイズを抑制する働きをする。コイルＬ１
のインダクタンスの大きさは、プリント配線板に搭載す
るデバイスを同時スイッチング動作したとき発生する高
周波ノイズの周波数成分により決定する。
１２とデバイス１３毎に、ＧＮＤラインに追加したコイ
ルＬ１は、デバイスが同時動作したとき、電源回路に発
生する高周波ノイズを抑制する働きをする。コイルＬ１
のインダクタンスの大きさは、プリント配線板に搭載す
るデバイスを同時スイッチング動作したとき発生する高
周波ノイズの周波数成分により決定する。
【００２７】例えば、プリント配線板のパターンでコイ
ルＬ１を形成する場合は、３００ＭＨｚの高周波ノイズ
成分に対して、幅１ｍｍで長さ１５ｍｍのパターンを形
成する。また、フィルタ手段としてのコイルＬ１は、一
般のノイズフィルタでもよいし、コイルＬ１の簡単な例
としては、パッド間にジャンパ線で設けて、ノイズ成分
に対応して長さ調整することによりインダクタンスの調
整をしやすくしてもよい。
ルＬ１を形成する場合は、３００ＭＨｚの高周波ノイズ
成分に対して、幅１ｍｍで長さ１５ｍｍのパターンを形
成する。また、フィルタ手段としてのコイルＬ１は、一
般のノイズフィルタでもよいし、コイルＬ１の簡単な例
としては、パッド間にジャンパ線で設けて、ノイズ成分
に対応して長さ調整することによりインダクタンスの調
整をしやすくしてもよい。
【００２８】次に、デバイス１１を１個実装した場合の
プリント配線板について、図２と図３とを参照して説明
する。
プリント配線板について、図２と図３とを参照して説明
する。
【００２９】図２と図３とに示すように、従来と同様プ
リント配線板７０は、表面に配線パターンと各部品を表
面実装するためのパッド６１と、内層の電源パターンや
ＧＮＤパターンに層間接続するバイアホール６０とが設
けられている。
リント配線板７０は、表面に配線パターンと各部品を表
面実装するためのパッド６１と、内層の電源パターンや
ＧＮＤパターンに層間接続するバイアホール６０とが設
けられている。
【００３０】そして、プリント配線板の電源の共通Ｖｃ
ｃパターン４０と共通ＧＮＤパターン５０とは、デバイ
ス１１毎に、分離Ｖｃｃパターン４１と分離ＧＮＤパタ
ーン５１とを設ける。また、デバイス１１と、ノイズフ
ィルタ２０と、コンデンサＣ１、Ｃ２とはプリント配線
板７０の表面の各パッド６１に表面実装されている。
ｃパターン４０と共通ＧＮＤパターン５０とは、デバイ
ス１１毎に、分離Ｖｃｃパターン４１と分離ＧＮＤパタ
ーン５１とを設ける。また、デバイス１１と、ノイズフ
ィルタ２０と、コンデンサＣ１、Ｃ２とはプリント配線
板７０の表面の各パッド６１に表面実装されている。
【００３１】そして、電源の共通Ｖｃｃパターン４０と
ノイズフィルタ２０の一端とはパッド６１とバイアホー
ル６０とを介して接続され、ノイズフィルタ２０の他端
はパッド６１とバイアホール６０とを介して分離Ｖｃｃ
パターン４１に接続される。
ノイズフィルタ２０の一端とはパッド６１とバイアホー
ル６０とを介して接続され、ノイズフィルタ２０の他端
はパッド６１とバイアホール６０とを介して分離Ｖｃｃ
パターン４１に接続される。
【００３２】また、共通ＧＮＤパターン５０とコイルの
Ｌ１パターン５２の一端とはパッド６１とバイアホール
６０とを介して接続され、コイルのＬ１パターン５２の
他端はパッド６１とバイアホール６０とを介して、分離
ＧＮＤパターン５１に接続される。
Ｌ１パターン５２の一端とはパッド６１とバイアホール
６０とを介して接続され、コイルのＬ１パターン５２の
他端はパッド６１とバイアホール６０とを介して、分離
ＧＮＤパターン５１に接続される。
【００３３】さらに、デバイス１１のＶｃｃピン側とＧ
ＮＤピン側とは、それぞれパッド６１とバイアホール６
０とを介して、分離Ｖｃｃパターン４１と、分離ＧＮＤ
パターン５１とに接続される。また、図３の断面図には
示していないがコンデンサＣ１、Ｃ２のＶｃｃピン側と
ＧＮＤピン側とは、それぞれパッド６１とバイアホール
６０とを介して、分離Ｖｃｃパターン４１と、分離ＧＮ
Ｄパターン５１とに接続される。
ＮＤピン側とは、それぞれパッド６１とバイアホール６
０とを介して、分離Ｖｃｃパターン４１と、分離ＧＮＤ
パターン５１とに接続される。また、図３の断面図には
示していないがコンデンサＣ１、Ｃ２のＶｃｃピン側と
ＧＮＤピン側とは、それぞれパッド６１とバイアホール
６０とを介して、分離Ｖｃｃパターン４１と、分離ＧＮ
Ｄパターン５１とに接続される。
【００３４】上記説明のように、電源パターンとＧＮＤ
パターンとを、それぞれ共通パターンから分離した分離
パターンを設け、一方はノイズフィルタで接続し、他方
はコイルで接続してデバイス側からみた電源とＧＮＤの
高周波インピーダンスが高くなり、バイパス用のコンデ
ンサＣ１、Ｃ２が有効に働いて高周波ノイズを抑制して
いる。また、分離パターンとすることにより形状を小さ
くすることができるので、高周波での共振を避けやすく
なる。
パターンとを、それぞれ共通パターンから分離した分離
パターンを設け、一方はノイズフィルタで接続し、他方
はコイルで接続してデバイス側からみた電源とＧＮＤの
高周波インピーダンスが高くなり、バイパス用のコンデ
ンサＣ１、Ｃ２が有効に働いて高周波ノイズを抑制して
いる。また、分離パターンとすることにより形状を小さ
くすることができるので、高周波での共振を避けやすく
なる。
【００３５】よって、多数の同一のデバイスが同じタイ
ミングで動作する場合に、電源回路に大きなスイッチン
グ電流が流れ高周波のノイズが発生しても、電源ノイズ
を十分抑制でき、他の回路が誤動作することを防止でき
る。
ミングで動作する場合に、電源回路に大きなスイッチン
グ電流が流れ高周波のノイズが発生しても、電源ノイズ
を十分抑制でき、他の回路が誤動作することを防止でき
る。
【００３６】ところで、図３のプリント配線板の断面図
は、わかりやすくするためにプリント配線板の板厚を拡
大して図示しているが、実際の板厚は１．６ｍｍ程度で
あり、コイルＬ１のパターンに対してバイアホール６０
のインダクタンスは無視できる。
は、わかりやすくするためにプリント配線板の板厚を拡
大して図示しているが、実際の板厚は１．６ｍｍ程度で
あり、コイルＬ１のパターンに対してバイアホール６０
のインダクタンスは無視できる。
【００３７】また、実施例の電源はＶｃｃとＧＮＤとし
て説明したが、他の電源においても同様に実施できる。
て説明したが、他の電源においても同様に実施できる。
【００３８】さらに、バイパス用のコンデンサに接続さ
れるデバイスは、１個の場合で図示したが、デバイスの
数は２個以上であっても、複数のデバイスごとに、分離
Ｖｃｃパターンと分離ＧＮＤパターンとを設けることで
同様に実施できる。
れるデバイスは、１個の場合で図示したが、デバイスの
数は２個以上であっても、複数のデバイスごとに、分離
Ｖｃｃパターンと分離ＧＮＤパターンとを設けることで
同様に実施できる。
【００３９】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
高周波ノイズに対して、ノイズフィルタや低容量のコン
デンサを追加しただけでは、高周波成分のノイズの抑制
が十分でなかったが、電源のＧＮＤラインにフィルタ手
段を挿入したことによりバイパスコンデンサが有効に働
き、他の回路が誤動作するのを防止できるノイズ抑制回
路が実現できた。また、電源とＧＮＤのパターンを共通
パターンと分離パターンとに分けたことにより、高周波
での共振が避けやすくなり、高周波成分のノイズの抑制
が十分働くプリント配線板となる。
施され、以下に記載されるような効果を奏する。即ち、
高周波ノイズに対して、ノイズフィルタや低容量のコン
デンサを追加しただけでは、高周波成分のノイズの抑制
が十分でなかったが、電源のＧＮＤラインにフィルタ手
段を挿入したことによりバイパスコンデンサが有効に働
き、他の回路が誤動作するのを防止できるノイズ抑制回
路が実現できた。また、電源とＧＮＤのパターンを共通
パターンと分離パターンとに分けたことにより、高周波
での共振が避けやすくなり、高周波成分のノイズの抑制
が十分働くプリント配線板となる。
【図１】本発明のノイズ抑制回路である。
【図２】本発明のノイズ抑制回路を実装したプリント配
線板の外観図である。
線板の外観図である。
【図３】本発明のノイズ抑制回路を実装したプリント配
線板の図２のＡ−Ａ断面図である。
線板の図２のＡ−Ａ断面図である。
【図４】従来のノイズ抑制回路である。
【図５】従来の改善したノイズ抑制回路である。
【図６】従来のノイズ抑制回路を実装したプリント配線
板の外観図である。
板の外観図である。
【図７】従来のノイズ抑制回路を実装したプリント配線
板の図６のＢ−Ｂ断面図である。
板の図６のＢ−Ｂ断面図である。
１１、１２、１３ デバイス ２０ ノイズフィルタ ３０ Ｖｃｃパターン ４０ 共通Ｖｃｃパターン ４１ 分離Ｖｃｃパターン ５０ 共通ＧＮＤパターン ５１ 分離ＧＮＤパターン ５２ Ｌ１パターン ６０ バイアホール ６１ パッド ７０ プリント配線板
Claims (3)
- 【請求項１】 デバイスに電源を供給する電源側ライン
にフィルタ手段を設け、デバイスの電源側とＧＮＤ間と
にバイパス用のコンデンサを設けたノイズ抑制回路にお
いて、 前記デバイスのスイッチング時に発生する高周波ノイズ
を抑制するフィルタ手段をＧＮＤ側ラインに具備したノ
イズ抑制回路。 - 【請求項２】 実装されるデバイスに電源を供給するプ
リント配線板において、 該プリント配線板に共通使用される共通電源パターン
と、 該共通電源パターンから分離して設けた分離電源パター
ンと、 前記プリント配線板に共通使用される共通ＧＮＤパター
ンと、 該共通ＧＮＤパターンから分離して設けた分離ＧＮＤパ
ターンと、 を具備して分離電源パターンからデバイスの電源パッド
に接続し、分離ＧＮＤパターンからデバイスのＧＮＤパ
ッドに接続していることを特徴としたプリント配線板。 - 【請求項３】 共通ＧＮＤパターンと分離ＧＮＤパター
ン間とにノイズフィルタとなるパターンを設けた請求項
２記載のプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31723897A JPH11150343A (ja) | 1997-11-18 | 1997-11-18 | ノイズ抑制回路とそのプリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31723897A JPH11150343A (ja) | 1997-11-18 | 1997-11-18 | ノイズ抑制回路とそのプリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11150343A true JPH11150343A (ja) | 1999-06-02 |
Family
ID=18086030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31723897A Withdrawn JPH11150343A (ja) | 1997-11-18 | 1997-11-18 | ノイズ抑制回路とそのプリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11150343A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1349271A3 (en) * | 2002-03-19 | 2005-03-09 | Nec Tokin Corporation | Electronic device for supplying DC power comprising a noise filter |
| JP2005101532A (ja) * | 2003-08-29 | 2005-04-14 | Denso Corp | 電子制御装置 |
| US7061772B2 (en) | 2002-08-05 | 2006-06-13 | Nec Tokin Corporation | Electronic circuit with transmission line type noise filter |
| JP2006332698A (ja) * | 2002-03-19 | 2006-12-07 | Nec Tokin Corp | ノイズフィルタ実装基板 |
-
1997
- 1997-11-18 JP JP31723897A patent/JPH11150343A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1349271A3 (en) * | 2002-03-19 | 2005-03-09 | Nec Tokin Corporation | Electronic device for supplying DC power comprising a noise filter |
| JP2006332698A (ja) * | 2002-03-19 | 2006-12-07 | Nec Tokin Corp | ノイズフィルタ実装基板 |
| CN100441072C (zh) * | 2002-03-19 | 2008-12-03 | Nec东金株式会社 | 提供直流电源并有高效减噪的噪音过滤器的电子装置 |
| US7061772B2 (en) | 2002-08-05 | 2006-06-13 | Nec Tokin Corporation | Electronic circuit with transmission line type noise filter |
| KR100693607B1 (ko) * | 2002-08-05 | 2007-03-14 | 엔이씨 도낀 가부시끼가이샤 | 전송선로형 노이즈 필터를 구비하는 전자회로 |
| JP2005101532A (ja) * | 2003-08-29 | 2005-04-14 | Denso Corp | 電子制御装置 |
| US7385792B2 (en) | 2003-08-29 | 2008-06-10 | Denso Corporation | Electronic control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
| JP5354949B2 (ja) | プリント回路板 | |
| US7466560B2 (en) | Multilayered printed circuit board | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| US5023753A (en) | Printed circuit | |
| JP3836384B2 (ja) | デカップリング・コンデンサの配置方法 | |
| JP2001185441A (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
| JPH11150343A (ja) | ノイズ抑制回路とそのプリント配線板 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JPH02298006A (ja) | ディジタルｉｃを有する回路を最適にデカップリングするための回路基板 | |
| JP2000357771A (ja) | 高周波多層回路部品 | |
| JP2012238724A (ja) | プリント配線基板 | |
| JP2002057418A (ja) | プリント配線基板 | |
| JP2758816B2 (ja) | 多層プリント基板のｅｍｉ対策法 | |
| US7405919B2 (en) | Electronic circuit having transmission line type noise filter | |
| JP3680673B2 (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
| JP2009010273A (ja) | プリント配線板の電源ノイズフィルタ構造 | |
| JP2000244128A (ja) | 多層プリント配線基板及びそれを用いたチップ型３端子ノイズフィルタの実装構造 | |
| EP1893011B1 (en) | Semiconductor circuit board and semiconductor circuit | |
| JPH08204341A (ja) | プリント基板内蔵型バイパスコンデンサ | |
| JP2002083920A (ja) | 電源変動低減回路基板 | |
| JP2000156548A (ja) | 電子回路部品の電源パターン接続構造 | |
| JP2006135064A (ja) | プリント基板 | |
| JP2005011844A (ja) | 電子回路ユニット | |
| JP2917629B2 (ja) | バイパス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |