JPH0832367A - Push-pull amplifier - Google Patents

Push-pull amplifier

Info

Publication number
JPH0832367A
JPH0832367A JP19108494A JP19108494A JPH0832367A JP H0832367 A JPH0832367 A JP H0832367A JP 19108494 A JP19108494 A JP 19108494A JP 19108494 A JP19108494 A JP 19108494A JP H0832367 A JPH0832367 A JP H0832367A
Authority
JP
Japan
Prior art keywords
transistor
signal
transistors
signals
amplifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19108494A
Other languages
Japanese (ja)
Inventor
Kuniya Araki
木 邦 彌 荒
Jun Hirai
井 順 平
Takeyoshi Watanabe
辺 健 芳 渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N F KAIRO SEKKEI BLOCK KK
Original Assignee
N F KAIRO SEKKEI BLOCK KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N F KAIRO SEKKEI BLOCK KK filed Critical N F KAIRO SEKKEI BLOCK KK
Priority to JP19108494A priority Critical patent/JPH0832367A/en
Publication of JPH0832367A publication Critical patent/JPH0832367A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】B級と同等の効率を維持しつつ原理的にクロス
オーバー歪の発生を発生しないプッシュプル増幅器を提
供する。 【構成】同極性で互いのベースが接続されたトランジス
タ101、102と、それとは逆極性で、互いのベース
が接続されたトランジスタ103、104を有し、トラ
ンジスタ101とトランジスタ103のエミッタ間の接
続点に入力信号が接続され、トランジスタ102および
104のエミッタが接続され、トランジスタ101およ
び104のコレクタとベース間が接続され、トランジス
タ104のコレクタには電流源が、トランジスタ102
のコレクタには一定の電位が接続され、トランジスタ1
01とトランジスタ103のコレクタから上記一対の信
号を出力するように構成することにより、プッシュプル
増幅器の出力波形がクロスオーバー歪を発生せず、且つ
アイドリング電流が少なくなるように予め入出力特性を
非線形化している。
(57) [Summary] (Correction) [Purpose] To provide a push-pull amplifier that does not generate crossover distortion in principle while maintaining the same efficiency as class B. [Structure] Transistors 101 and 102 having the same polarity and having their bases connected to each other, and transistors 103 and 104 having the opposite polarities and having their bases connected to each other, and a connection between the transistor 101 and the emitter of the transistor 103. The input signal is connected to the point, the emitters of the transistors 102 and 104 are connected, the collector and the base of the transistors 101 and 104 are connected, and a current source is connected to the collector of the transistor 104 and the transistor 102 is connected to the collector.
A constant potential is connected to the collector of the transistor 1
The output waveform of the push-pull amplifier does not cause crossover distortion, and the input / output characteristics are non-linear in advance so that the idling current is reduced. It has become.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプッシュプル増幅器に関
し、特に出力段のアイドリング電流を増加させることな
くクロスオーバー歪を除去し、且つ、高効率なプッシュ
プル増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a push-pull amplifier, and more particularly to a push-pull amplifier which eliminates crossover distortion without increasing the idling current of an output stage and is highly efficient.

【0002】[0002]

【従来の技術】プッシュプル増幅器の無歪動作時の入出
力特性を得るには次のような条件が必要である。今、プ
ッシュプル増幅器の半サイクルを受け持つ能動素子(出
力電流が入力電圧のみで規定される理想能動素子)の入
力電圧をx、出力電流をyとすると、その伝達特性は
(1)式で表わされる。 y=f(x) (1) また、そのプッシュプル増幅器の残りの半サイクルを受
け持つ能動素子の伝達特性は、図形的に考えるとf
(x)を原点を中心にして180度回転させた(2)式
で表わされる。 y=−f(−x) (2) プッシュプル動作の合成伝達特性yは、(1)、(2)
式で表わされる特性を縦軸方向に重ね合わせた特性で
(3)式で表わせる。 y=f(x)−f(−x) (3) この合成伝達特性が線形(リニア)、つまりクロスオー
バ歪が無いための条件はyが直線であること、即ち f(x)−f(−x)=kx (kは定数) (4) である。ここで、クロスオーバー歪とはプッシュプル動
作の場合に合成波形のつなぎ目で生ずる歪のことであ
る。
2. Description of the Related Art The following conditions are required to obtain the input / output characteristics of a push-pull amplifier during distortion-free operation. Now, assuming that the input voltage of an active element (ideal active element whose output current is regulated only by the input voltage) responsible for a half cycle of the push-pull amplifier is x and the output current is y, its transfer characteristic is expressed by equation (1). Be done. y = f (x) (1) Further, the transfer characteristic of the active element which takes charge of the remaining half cycle of the push-pull amplifier is graphically f
Expression (2) is obtained by rotating (x) 180 degrees around the origin. y = −f (−x) (2) The combined transfer characteristic y of the push-pull operation is (1), (2)
The characteristic expressed by the equation is superimposed on the vertical axis, and can be expressed by the equation (3). y = f (x) -f (-x) (3) This combined transfer characteristic is linear, that is, the condition for no crossover distortion is that y is a straight line, that is, f (x) -f ( -X) = kx (k is a constant) (4). Here, the crossover distortion is distortion that occurs at the joint of the combined waveforms in the push-pull operation.

【0003】(4)式の両辺をxで微分すると、(5)
式が得られる。 f'(x)+f'(−x)=k (5) f'(x)は、gm(相互コンダクタンス)にほかなら
ないので、(4)式のプッシュプル増幅器における線形
(即ち無歪)条件は、また gm(x)+gm(−x)=k (6) のようにも表すことができる。
Differentiating both sides of equation (4) by x gives (5)
The formula is obtained. f ′ (x) + f ′ (− x) = k (5) Since f ′ (x) is nothing but gm (transconductance), the linear (that is, distortion-free) condition in the push-pull amplifier of equation (4) is , And gm (x) + gm (−x) = k (6).

【0004】上述したように、プッシュプル増幅器にお
いては、その伝達特性が(4)式を満足するとき線形動
作が得られる。
As described above, in the push-pull amplifier, linear operation is obtained when the transfer characteristic thereof satisfies the expression (4).

【0005】上記特性の能動素子がもつ従来型のA級プ
ッシュプル増幅器のバイアス回路が図6に示されてい
る。トランジスタ501、502によりドライブ段が構
成され、出力段はパワートランジスタ508,509,
511,512から成る2段ダーリントンエミッタホロ
ワで構成されている。抵抗513及び514は、それぞ
れ抵抗値RE1とRE2を有する熱暴走を防ぐための抵抗で
ある。
FIG. 6 shows a bias circuit of a conventional class A push-pull amplifier having an active element having the above characteristics. A drive stage is configured by the transistors 501 and 502, and the output stage includes power transistors 508, 509,
It consists of a two-stage Darlington emitter follower consisting of 511 and 512. The resistors 513 and 514 are resistors having resistance values RE1 and RE2, respectively, for preventing thermal runaway.

【0006】このプッシュプル増幅器のバイアス回路
は、シリコンダイオード503〜506と可変抵抗器5
07との直列回路で構成されており、パワートランジス
タ508,509,511,512に必要な(7)式で
表わせるアイドリング電流Iidを供給している。 Iid=(Vbias−ΣVbe)/(2Re) (7) ここで、ΣVbeはパワートランジスタ508,509,
511,512の各ベース・エミッタ間電圧の総和、V
biasはバイアス回路の端子電圧、Reは各トランジスタ
のエミッタ抵抗であり、2Re =RE1+RE2 である。
シリコンダイオード503〜506は、パワートランジ
スタと同じく約0.6Vの順方向電圧と約−2.3mV
/℃の温度係数を有しているため、4個のダイオードを
直列に接続すれば必要なバイアス電圧が得られ、且つ温
度補償も行なうことができる。 パワートランジスタ5
08,509,511,512の動作点(アイドリング
電流)は、A級の場合には最大出力の1/2に設定され
る。可変抵抗器507によりアイドリング電流が調節さ
れる。
The bias circuit of this push-pull amplifier includes silicon diodes 503 to 506 and a variable resistor 5.
It is composed of a series circuit with the power supply circuit 07, and supplies the idling current Iid required by the equation (7) to the power transistors 508, 509, 511 and 512. Iid = (Vbias−ΣVbe) / (2Re) (7) where ΣVbe is the power transistors 508, 509,
511, 512 sum of each base-emitter voltage, V
bias is the terminal voltage of the bias circuit, Re is the emitter resistance of each transistor, and 2Re = RE1 + RE2.
The silicon diodes 503 to 506 have a forward voltage of about 0.6 V and about -2.3 mV, like the power transistors.
Since it has a temperature coefficient of / ° C, a required bias voltage can be obtained by connecting four diodes in series, and temperature compensation can be performed. Power transistor 5
The operating points (idling currents) of 08, 509, 511 and 512 are set to ½ of the maximum output in the case of class A. The variable resistor 507 adjusts the idling current.

【0007】[0007]

【発明が解決しようとする課題】上述のような構成の従
来のプッシュプル増幅器は、A級動作ではクロスオーバ
ー歪は発生しないが、アイドリング電流が大きいので効
率が悪いという問題がある。効率を改善するためには、
B級動作が望ましいが、B級動作では、クロスオーバー
歪が大きいという問題がある。
The conventional push-pull amplifier configured as described above does not cause crossover distortion in class A operation, but has a problem of poor efficiency because of large idling current. To improve efficiency,
Class B operation is desirable, but class B operation has a problem that crossover distortion is large.

【0008】そこで、本発明の目的は、B級と同等の効
率を維持しつつ原理的にクロスオーバー歪を発生しない
高効率なプッシュプル増幅器を提供することである。
Therefore, an object of the present invention is to provide a high-efficiency push-pull amplifier which, in principle, maintains efficiency equivalent to that of class B and does not generate crossover distortion in principle.

【0009】[0009]

【課題を解決するための手段】前述の課題を解決するた
め本発明の一態様によるプッシュプル増幅器は、入力信
号に応答して、位相が互いに180度異なる一対の信号
を出力する信号発生手段と、前記信号発生手段のそれぞ
れの出力信号を増幅する第1の増幅手段と第2の増幅手
段と、前記第1の増幅手段と第2の増幅手段のそれぞれ
の出力信号を合成して共通の負荷に信号を取り出す信号
合成手段を有するプッシュプル増幅器において、前記信
号発生手段は、同極性で互いのベースが接続された第1
と第2のトランジスタと、前記第1と第2のトランジス
タとは逆極性で、互いのベースが接続された第3と第4
のトランジスタを有し、前記第1のトランジスタと第3
のトランジスタのエミッタ間が接続され、この接続点に
前記入力信号が接続され、前記第2と第4のトランジス
タのエミッタが接続され、前記第1のトランジスタ及び
前記第4のトランジスタはそれぞれコレクタとベース間
が接続されており、前記第4のトランジスタのコレクタ
には電流源が接続され、前記第2のトランジスタのコレ
クタは一定の電位に接続され、前記第1のトランジスタ
と第3のトランジスタのコレクタから前記一対の信号が
出力されるように構成される。
In order to solve the above-mentioned problems, a push-pull amplifier according to one aspect of the present invention includes a signal generating means for outputting a pair of signals having phases different from each other by 180 degrees in response to an input signal. , A first amplification means and a second amplification means for amplifying respective output signals of the signal generation means, and a common load by combining respective output signals of the first amplification means and the second amplification means. In a push-pull amplifier having a signal synthesizing unit for extracting a signal, the signal generating unit has a first base whose polarity is connected to each other.
And a second transistor, and third and fourth transistors having opposite polarities to the first and second transistors and having their bases connected to each other.
The first transistor and the third transistor.
The emitters of the transistors are connected to each other, the input signal is connected to this connection point, the emitters of the second and fourth transistors are connected, and the first transistor and the fourth transistor are respectively a collector and a base. Are connected to each other, a current source is connected to the collector of the fourth transistor, a collector of the second transistor is connected to a constant potential, and collectors of the first transistor and the third transistor are connected to each other. It is configured to output the pair of signals.

【0010】本発明の他の態様によるプッシュプル増幅
器は、入力信号に応答して、位相が互いに180度異な
る一対の信号を出力する信号発生手段と、前記信号発生
手段のそれぞれの出力信号を増幅する第1の増幅手段と
第2の増幅手段と、前記第1の増幅手段と第2の増幅手
段のそれぞれの出力信号を合成して共通の負荷に信号を
取り出す信号合成手段を有するプッシュプル増幅器にお
いて、前記信号発生手段は、同極性で互いのベースが接
続された第1と第2のトランジスタと、前記第1と第2
のトランジスタとは逆極性で、互いのベースが接続され
た第3と第4のトランジスタを有し、前記第1のトラン
ジスタと第3のトランジスタのエミッタ間が接続され、
この接続点に前記入力信号が接続され、前記第2と第4
のトランジスタのエミッタが接続され、前記第2のトラ
ンジスタ及び前記第4のトランジスタはそれぞれコレク
タとベース間が接続されており、前記第4のトランジス
タのコレクタには電流源が接続され、前記第2のトラン
ジスタのコレクタは一定の電位に接続され、前記第1の
トランジスタと第3のトランジスタのコレクタから前記
一対の信号が出力されるように構成される。
A push-pull amplifier according to another aspect of the present invention is a signal generating means for outputting a pair of signals having phases different from each other by 180 degrees in response to an input signal, and amplifying respective output signals of the signal generating means. A push-pull amplifier having a first amplifying means, a second amplifying means, and a signal synthesizing means for synthesizing respective output signals of the first amplifying means and the second amplifying means to extract a signal to a common load. In the above, the signal generating means includes first and second transistors having the same polarity and mutually connected bases, and the first and second transistors.
And a third transistor having opposite polarities to each other and having bases connected to each other, and the emitters of the first transistor and the third transistor are connected to each other,
The input signal is connected to this connection point, and the second and fourth signals are connected.
The emitter of the second transistor is connected, the collector and the base of the second transistor and the fourth transistor are connected to each other, and the current source is connected to the collector of the fourth transistor. The collector of the transistor is connected to a constant potential, and the collectors of the first transistor and the third transistor are configured to output the pair of signals.

【0011】本発明の更に他の態様によるプッシュプル
増幅器は、入力信号に応答して、位相が互いに180度
異なる一対の信号を出力する信号発生手段と、前記信号
発生手段のそれぞれの出力信号を増幅する第1の増幅手
段と第2の増幅手段と、前記第1の増幅手段と第2の増
幅手段のそれぞれの出力信号を合成して共通の負荷に信
号を取り出す信号合成手段を有するプッシュプル増幅器
において、前記信号発生手段は、同極性で互いのベース
が接続された第1と第2のトランジスタと、前記第1と
第2のトランジスタとは逆極性で、互いのベースが接続
された第3と第4のトランジスタを有し、前記第1のト
ランジスタと第3のトランジスタのエミッタ間が接続さ
れ、この接続点に前記入力信号が接続され、前記第2と
第4のトランジスタのエミッタが接続され、前記第2の
トランジスタ及び前記第4のトランジスタはそれぞれコ
レクタとベース間が接続されており、前記第4のトラン
ジスタのコレクタは一定の電位に接続され、前記第2の
トランジスタのコレクタには電流源が接続され、前記第
1のトランジスタと第3のトランジスタのコレクタから
前記一対の信号が出力されるように構成される。
In a push-pull amplifier according to still another aspect of the present invention, in response to an input signal, a signal generating means for outputting a pair of signals having phases different from each other by 180 degrees and an output signal of each of the signal generating means. Push-pull having a first amplifying means and a second amplifying means for amplifying, and a signal synthesizing means for synthesizing respective output signals of the first amplifying means and the second amplifying means to extract a signal to a common load. In the amplifier, the signal generating means includes first and second transistors having the same polarity and having their bases connected to each other, and first and second transistors having the opposite polarity to the first and second transistors and having their bases connected to each other. 3 and a fourth transistor, the emitters of the first transistor and the third transistor are connected, the input signal is connected to this connection point, and the second and fourth transistors are connected. Of the second transistor and the fourth transistor are connected between the collector and the base of the second transistor, respectively, and the collector of the fourth transistor is connected to a constant potential. A current source is connected to the collector, and the pair of signals is output from the collectors of the first transistor and the third transistor.

【0012】上記プッシュプル増幅器において、前記コ
レクタとベース間が接続されたトランジスタのすべて若
しくは一部をダイオードに置き替えることもできる。
In the push-pull amplifier, all or some of the transistors connected between the collector and the base may be replaced with diodes.

【0013】本発明の更にまた他の態様によるプッシュ
プル増幅器は、入力信号Iに応答して、位相が互いに1
80度異なる一対の信号を出力する信号発生手段と、前
記信号発生手段のそれぞれの出力信号を増幅する第1の
増幅手段と第2の増幅手段と、前記第1の増幅手段と第
2の増幅手段のそれぞれの出力信号を合成して共通の負
荷に信号を取り出す信号合成手段を有するプッシュプル
増幅器において、前記入力信号Iと、前記信号発生手段
からの一対の信号を構成する第1の信号I1と第2の信
号I2のうち、該第1の信号I1は、前記入力信号Iが正
の値に対しては前記入力信号Iの増加とともにI1=I
に漸近し、一方、前記入力信号Iが零の近傍および負の
値に対しては予め定めた一定値に漸近する第1の関数で
表わされ、前記第2の信号I2は前記第1の信号I1との
合成出力が直線的関係になる第2の関数で表わされるよ
うに構成される。
A push-pull amplifier according to yet another aspect of the present invention is responsive to an input signal I and is in phase with one another.
Signal generating means for outputting a pair of signals different by 80 degrees, first amplifying means and second amplifying means for amplifying respective output signals of the signal generating means, the first amplifying means and the second amplifying means. In a push-pull amplifier having a signal combining means for combining respective output signals of the means to extract a signal to a common load, the input signal I and a first signal I1 forming a pair of signals from the signal generating means. And the second signal I2, the first signal I1 is I1 = I as the input signal I increases with respect to a positive value of the input signal I.
While the input signal I is represented by a first function that asymptotically approaches a predetermined constant value for near zero and negative values, the second signal I2 being It is constructed so as to be represented by a second function in which the combined output with the signal I1 has a linear relationship.

【0014】本発明の他の態様によるプッシュプル増幅
器は、入力信号Iに応答して、位相が互いに180度異
なる一対の信号を出力する信号発生手段と、前記信号発
生手段のそれぞれの出力信号を増幅する第1の増幅手段
と第2の増幅手段と、前記第1の増幅手段と第2の増幅
手段のそれぞれの出力信号を合成して共通の負荷に信号
を取り出す信号合成手段を有するプッシュプル増幅器に
おいて、前記入力信号Iと、前記信号発生手段からの一
対の信号を構成する第1の信号I1と第2の信号I2のう
ち、該第1の信号I1は前記入力信号Iと、前記入力信
号Iとは無関係な一定値K1、K2とにより、K1(I+
√(I2+K2))なる第1の関数で表わされ、前記第2
の信号I2は前記第1の信号I1との合成出力が直線的関
係になる第2の関数で表わされるように構成される。
In a push-pull amplifier according to another aspect of the present invention, in response to an input signal I, a signal generating means for outputting a pair of signals having phases different from each other by 180 degrees and an output signal of each of the signal generating means are provided. Push-pull having a first amplifying means and a second amplifying means for amplifying, and a signal synthesizing means for synthesizing respective output signals of the first amplifying means and the second amplifying means to extract a signal to a common load. In the amplifier, the first signal I1 of the input signal I and the first signal I1 and the second signal I2 forming a pair of signals from the signal generating means is the input signal I and the input signal I2. With constant values K1 and K2 irrelevant to the signal I, K1 (I +
√ (I 2 + K 2)) and the second function
Signal I2 of is expressed by a second function whose combined output with the first signal I1 has a linear relationship.

【0015】[0015]

【作用】本発明の一例においては、入力信号に応答して
発生された位相が互いに180度異なる一対の信号を、
同一特性を有する第1の増幅手段と第2の増幅手段で増
幅し、増幅出力を信号合成するプッシュプル増幅器で、
上記一対の信号を発生する回路は、同極性で互いのベー
スが接続された第1と第2のトランジスタと、上記第1
と第2のトランジスタとは逆極性で、互いのベースが接
続された第3と第4のトランジスタを有し、上記第1の
トランジスタと第3のトランジスタのエミッタ間が接続
され、この接続点に上記入力信号が接続され、上記第2
と第4のトランジスタのエミッタが接続され、上記第1
のトランジスタ及び上記第4のトランジスタはそれぞれ
コレクタとベース間が接続されており、、上記第4のト
ランジスタのコレクタには電流源が接続され、上記第2
のトランジスタのコレクタは一定の電位に接続され、上
記第1のトランジスタと第3のトランジスタのコレクタ
から上記一対の信号が出力されるように構成することに
より、プッシュプル増幅器の合成波形(出力波形)がク
ロスオーバー歪を発生せず、且つアイドリング電流が少
なくなるように予め入出力特性(伝達特性)を非線形化
している。
In one example of the present invention, a pair of signals generated in response to an input signal and having phases different from each other by 180 degrees are
A push-pull amplifier that amplifies by the first amplifying means and the second amplifying means having the same characteristics and synthesizes the amplified output as a signal,
The circuit for generating the pair of signals includes a first and a second transistor which have the same polarity and whose bases are connected to each other;
And a second transistor have opposite polarities and have third and fourth transistors whose bases are connected to each other, and the emitters of the first transistor and the third transistor are connected to each other The input signal is connected, and the second
And the emitter of the fourth transistor are connected to each other, and
And the fourth transistor are connected between the collector and the base, respectively, and a current source is connected to the collector of the fourth transistor.
The collector of the transistor is connected to a fixed potential, and the pair of signals is output from the collectors of the first transistor and the third transistor. The input / output characteristics (transfer characteristics) are made non-linear beforehand so that crossover distortion does not occur and the idling current is reduced.

【0016】[0016]

【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図1は本発明によるプッシュプル増幅
器の一実施例を示す回路図で、バイアス回路100を用
いた電圧入力−電流出力の電力増幅器(コンダクタンス
・アンプ)であり、出力トランジスタ7、10に流すア
イドリング電流を最大出力電流の1/10〜1/20に
抑えてもA級プッシュプルと同様にクロスオーバー歪を
原理的に発生しないという特徴を有している。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of a push-pull amplifier according to the present invention, which is a voltage input-current output power amplifier (conductance amplifier) using a bias circuit 100, and an idling current flowing through output transistors 7 and 10. As in the case of the class A push-pull, there is a characteristic that crossover distortion is not generated in principle even if is suppressed to 1/10 to 1/20 of the maximum output current.

【0017】信号源1(電圧源ei)からの信号が、コ
ンダクタンスgm をもつ増幅器2で増幅され、電流I1
がバイアス回路100に供給される。バイアス回路10
0は、同一特性を有する一対のトランジスタ101と1
02及びトランジスタ103と104、更には電流源1
05を有する。
A signal from the signal source 1 (voltage source ei) is amplified by an amplifier 2 having a conductance gm and a current I1
Are supplied to the bias circuit 100. Bias circuit 10
0 is a pair of transistors 101 and 1 having the same characteristics.
02, transistors 103 and 104, and a current source 1
Have 05.

【0018】トランジスタ101と103のエミッタ
間、トランジスタ102と104のエミッタ間がそれぞ
れ接続され、トランジスタ101と102のベース間、
トランジスタ103と104のベース間がそれぞれ接続
され、トランジスタ101と103のエミッタ及びベー
ス間、トランジスタ102と104のエミッタ及びベー
ス間が接続され、トランジスタ101と103のエミッ
タに増幅器2からの電流I1 が供給されている。また、
トランジスタ101のコレクタとベースが、トランジス
タ104のコレクタとベースがそれぞれ接続されてい
る。トランジスタ104のコレクタと電源−V間には電
流源105が挿入されており、トランジスタ102のコ
レクタには電源+Vが接続されている。トランジスタ1
01のコレクタには、ベースが電源+Vに接続されてい
るトランジスタ5のエミッタが接続され、トランジスタ
5のコレクタには抵抗3(R1)を介して電源+VB が
接続されている。一方、トランジスタ103のコレクタ
が抵抗4(R2)を介して電源−VB に接続されてい
る。
The emitters of the transistors 101 and 103, the emitters of the transistors 102 and 104 are connected to each other, and the bases of the transistors 101 and 102 are connected,
The bases of the transistors 103 and 104 are connected to each other, the emitters and the bases of the transistors 101 and 103 are connected, and the emitters and the bases of the transistors 102 and 104 are connected to each other, and the current I1 from the amplifier 2 is supplied to the emitters of the transistors 101 and 103. Has been done. Also,
The collector and the base of the transistor 101 are connected, and the collector and the base of the transistor 104 are connected. The current source 105 is inserted between the collector of the transistor 104 and the power supply −V, and the power supply + V is connected to the collector of the transistor 102. Transistor 1
The collector of 01 is connected to the emitter of the transistor 5 whose base is connected to the power supply + V, and the collector of the transistor 5 is connected to the power supply + VB via the resistor 3 (R1). On the other hand, the collector of the transistor 103 is connected to the power supply -VB via the resistor 4 (R2).

【0019】こうして、抵抗3と4には、それぞれ入力
電流I1に応答して、互いに位相が180度異なる電流
I1(+)とI1(−)が流れる。電流I1(+)及びI1
(−)は、オペアンプ6とトランジスタ7及びオペアン
プ9とトランジスタ10によりそれぞれ増幅され、電流
Io(+)とIo(−)が得られ、両電流の合成電流I
oが出力電流とされる。尚、トランジスタ7と10のエ
ミッタには、抵抗8と11を介して、それぞれ電源+V
B と−VB が接続されている。
Thus, currents I1 (+) and I1 (-) having phases different from each other by 180 degrees flow in the resistors 3 and 4 in response to the input current I1. Current I1 (+) and I1
The (-) is amplified by the operational amplifier 6 and the transistor 7 and by the operational amplifier 9 and the transistor 10, respectively, and the currents Io (+) and Io (-) are obtained, and the combined current I of both currents is obtained.
o is the output current. The emitters of the transistors 7 and 10 are connected to the power source + V via resistors 8 and 11, respectively.
B and -VB are connected.

【0020】バイアス回路100の動作を図2を参照し
て説明する。なお、簡単のため各トランジスタのベース
電流は無視するものとする。また、トランジスタ101
の特性はトランジスタ102の特性に等しく、トランジ
スタ103の特性はトランジスタ104の特性に等しい
ものとする。
The operation of the bias circuit 100 will be described with reference to FIG. Note that the base current of each transistor is ignored for simplicity. In addition, the transistor 101
Is equal to the characteristic of the transistor 102, and the characteristic of the transistor 103 is equal to the characteristic of the transistor 104.

【0021】今、図2において、入力電流Iiがゼロと
すると、図中のIo(+)、Io(−)はそれぞれ次のよ
うに表わせる。 Io(+)=Is・exp(aV1) (8) −Io(−)=Is・exp(aV3) (9) ここでIs=逆方向飽和電流、a=q/kT(q=電子
の電荷、k=ボルツマン定数、T=絶対温度)である。
Now, assuming that the input current Ii is zero in FIG. 2, Io (+) and Io (-) in the figure can be respectively expressed as follows. Io (+) = Is · exp (aV1) (8) −Io (−) = Is · exp (aV3) (9) where Is = reverse saturation current, a = q / kT (q = electron charge, k = Boltzmann constant, T = absolute temperature).

【0022】従って、V1+V3 は次のようになる。 V1+V3=(1/a)〔ln(−Io(+)・Io(−)/Is2)〕 (10) 一方、バイアス電流Irと、V2、V4との間には次の様
な関係がある。 Ir=Is・exp(aV2) (11) Ir=Is・exp(aV4) (12) よって、V2+V4は次のように表わせる。 V2+V4=(1/k)・ln(Ir2/Is2) (13) ここで、V1+V3=V2+V4 であるので (1/k)〔ln(−Io(+)・Io(−)/Is2)〕 =(1/k)・ln(Ir2/Is2) (14) となる。これから、Io(+)、Io(−)、Ir の間に
は次のような関係が成立する。 −Io(+)・Io(−)=Ir2 (15)
Therefore, V1 + V3 becomes as follows. V1 + V3 = (1 / a ) [ln (-Io (+) · Io (-) / Is 2) ] (10) On the other hand, there is a relation following manner between the bias current Ir, and V2, V4 . Ir = Is · exp (aV2) (11) Ir = Is · exp (aV4) (12) Therefore, V2 + V4 can be expressed as follows. V2 + V4 = (1 / k ) · ln (Ir 2 / Is 2) (13) where, since it is V1 + V3 = V2 + V4 ( 1 / k) [ln (-Io (+) · Io (-) / Is 2) ] = (1 / k) ln (Ir 2 / Is 2 ) (14) From this, the following relationship is established among Io (+), Io (-), and Ir. −Io (+) · Io (−) = Ir 2 (15)

【0023】次に入力電流I1を考慮すると、Io(−)
=−Io(+)+Iiであるから、(15)式は Io(+)・(Io(+)−Ii)=Ir2 (16) となり、これを整理すると次の方程式が得られる。 Io(+)2−Ii・Io(+)−Ir2=0 (17) この方程式をIo(+)について解き、Io(+)≧0で
あることを考慮すると、Io(+)は次のように表わさ
れる。 Io(+)=(1/2)(Ii+√(Ii2+4Ir2)) (18)
Next, considering the input current I1, Io (-)
= -Io (+) + Since Ii is, equation (15) Io (+) · (Io ( +) - Ii) = Ir 2 (16) , and the following equation is obtained when organizing this. Io (+) 2 −Ii · Io (+) − Ir 2 = 0 (17) Solving this equation for Io (+) and considering that Io (+) ≧ 0, Io (+) is It is expressed as follows. Io (+) = (1/2) (Ii + √ (Ii 2 + 4Ir 2 )) (18)

【0024】ところで、入力電流Iiは、Io(+)とI
o(−)とに分流するので、 Io(+)=Ii−Io(−) であることを考慮すると、Io(−)は次式のようにな
る。 Io(−)=(1/2)(Ii−√(Ii2+4Ir2)) (19)
By the way, the input current Ii is equal to Io (+) and Io
Since it is divided into o (−) and Io (+) = Ii−Io (−), Io (−) is given by the following equation. Io (-) = (1/2) (Ii-√ (Ii 2 + 4Ir 2)) (19)

【0025】プッシュプルの線形条件である式(4)に
おいて、f(x)=Io(+)、f(−x)=−Io
(−)とすると、f(x)−f(−x)=Iiとなり、
右辺はIiの1次式となり、(4)式を満足する。従っ
て、このことから本発明による図2のバイアス回路はプ
ッシュプル増幅器に使用した場合、線形無歪動作を行な
うことがわかる。
In the equation (4) which is the push-pull linear condition, f (x) = Io (+), f (-x) =-Io
(-), F (x) -f (-x) = Ii,
The right side is a linear expression of Ii, which satisfies the expression (4). Therefore, it can be seen from this that the bias circuit of FIG. 2 according to the present invention performs a linear distortion-free operation when used in a push-pull amplifier.

【0026】図3には、Io(+)とIo(−)の特性及
びその合成特性が従来例(A級プッシュプル)とともに
示されている。図において、一点鎖線は従来のプッシュ
プル増幅器のA級プッシュプルの特性例であり、太い実
線は本発明によるプッシュプル増幅器の特性例であり、
細い実線は従来例と本発明に共通な合成特性である。I
fは最大出力値であり、A級プッシュプル(一点鎖線)
の場合の動作点は図3に示す如くIf/2である。
FIG. 3 shows characteristics of Io (+) and Io (-) and their combined characteristics together with a conventional example (class A push-pull). In the figure, the alternate long and short dash line is the characteristic example of the class A push-pull of the conventional push-pull amplifier, and the thick solid line is the characteristic example of the push-pull amplifier according to the present invention.
A thin solid line is a synthetic characteristic common to the conventional example and the present invention. I
f is the maximum output value, Class A push-pull (dashed line)
In this case, the operating point is If / 2 as shown in FIG.

【0027】本発明におけるバイアス特性の特長は、ア
イドリング電流と呼ばれるなるべく少ない方が望ましい
無信号時のバイアス電流(=Ir)がA級プッシュプル
の場合に比べて大幅に減少(図3の斜線部)しているこ
とであり、バイアス回路の効率が改善されている。ま
た、その合成特性は前述のように線形無歪の動作条件を
満足しているため、A級プッシュプル並みの良好な直線
性が得られる。つまり、B級プッシュプルの効率と、A
級プッシュプルの直線性を兼ね備えている。
The feature of the bias characteristics in the present invention is that the bias current (= Ir) at the time of no signal, which is called an idling current and is preferably as small as possible, is greatly reduced as compared with the case of the class A push-pull (the hatched portion in FIG. 3). ) And the efficiency of the bias circuit is improved. Moreover, since the combined characteristic satisfies the linear distortion-free operating condition as described above, good linearity equivalent to class A push-pull can be obtained. In other words, the efficiency of Class B push-pull and A
Combines the linearity of a class push-pull.

【0028】この特性で動作点(即ちバイアス点)Ir
は調整可能であり、通常は出力電流の1/10〜1/2
0に設定される。
With this characteristic, the operating point (that is, the bias point) Ir
Is adjustable, usually 1/10 to 1/2 of output current
Set to 0.

【0029】図1に示す実施例におけるバイアス回路1
00の他の構成例が図4に示されている。図4(A)
は、図1のバイアス回路100のトランジスタ101の
コレクタとベース間の接続をなくし、トランジスタ10
2のコレクタとベース間を接続したものである。図4
(B)は、図1のバイアス回路100のトランジスタ1
01〜104の極性をすべて異なる極性のトランジスタ
に置き換えたものである。図4(C)も、図4(A)の
バイアス回路100のトランジスタ101〜104の極
性をすべて異なる極性のトランジスタに置き換えたもの
である。このように、バイアス回路におけるPNPとN
PNのトランジスタを入れ替えた回路でも同じ効果を奏
する。
Bias circuit 1 in the embodiment shown in FIG.
Another configuration example of 00 is shown in FIG. FIG. 4 (A)
Eliminates the connection between the collector and base of the transistor 101 of the bias circuit 100 of FIG.
The two collectors and the base are connected together. FIG.
(B) is a transistor 1 of the bias circuit 100 of FIG.
All of the polarities 01 to 104 are replaced with transistors having different polarities. FIG. 4C also shows that the transistors 101 to 104 of the bias circuit 100 of FIG. 4A are all replaced with transistors of different polarities. Thus, PNP and N in the bias circuit
The same effect can be obtained with a circuit in which the PN transistors are replaced.

【0030】また、図1及び図4(A)〜図4(C)に
示すような、コレクタとベース間を接続したトランジス
タは、それぞれダイオードで置き換えることができるこ
とは明らかである。このとき、図4(A)に示す回路の
コレクタとベース間が接続されたトランジスタ102と
104をダイオードに置き換えた回路が図4(D)に示
されている。また、図4(C)の回路のトランジスタを
ダイオードに置き換えた回路が図4(E)に示されてい
る。
Further, it is obvious that the transistors connecting the collector and the base as shown in FIGS. 1 and 4A to 4C can be replaced by diodes. At this time, FIG. 4D shows a circuit in which the transistors 102 and 104 in which the collector and the base are connected to each other in the circuit shown in FIG. 4A are replaced with diodes. A circuit in which the transistor in the circuit in FIG. 4C is replaced with a diode is shown in FIG.

【0031】さて、図4(A)において、入力電流Ii
がゼロとすると、図中のIo(+)、Io(−)はそれぞ
れ次のように表わせる。 Io(+)=Is・exp(aV1) (20) −Io(−)=Is・exp(aV3) (21) ここでIs=逆方向飽和電流、a=q/kT(q=電子
の電荷、k=ボルツマン定数、T=絶対温度)である。
Now, in FIG. 4A, the input current Ii
Is zero, Io (+) and Io (-) in the figure can be expressed as follows. Io (+) = Is · exp (aV1) (20) −Io (−) = Is · exp (aV3) (21) where Is = reverse saturation current, a = q / kT (q = electron charge, k = Boltzmann constant, T = absolute temperature).

【0032】従って、V1+V3 は次のようになる。 V1+V3=(1/a)〔ln(−Io(+)・Io(−)/Is2)〕 (22) 一方、バイアス電流Irと、V2、V4との間には次の様
な関係がある。 Ir=Is・exp(aV2) (23) Ir=Is・exp(aV4) (24) よって、V2+V4は次のように表わせる。 V2+V4=(1/k)・ln(Ir2/Is2) (25) ここで、V1+V3=V2+V4 であるので (1/k)〔ln(−Io(+)・Io(−)/Is2)〕 =(1/k)・ln(Ir2/Is2) (26) となる。これから、Io(+)、Io(−)、Ir の間に
は次のような関係が成立する。 −Io(+)・Io(−)=Ir2 (27)
Therefore, V1 + V3 becomes as follows. V1 + V3 = (1 / a ) [ln (-Io (+) · Io (-) / Is 2) ] (22) On the other hand, there is a relation following manner between the bias current Ir, and V2, V4 . Ir = Is · exp (aV2) (23) Ir = Is · exp (aV4) (24) Therefore, V2 + V4 can be expressed as follows. V2 + V4 = (1 / k ) · ln (Ir 2 / Is 2) (25) where, since it is V1 + V3 = V2 + V4 ( 1 / k) [ln (-Io (+) · Io (-) / Is 2) ] = (1 / k) ln (Ir 2 / Is 2 ) (26) From this, the following relationship is established among Io (+), Io (-), and Ir. −Io (+) · Io (−) = Ir 2 (27)

【0033】次に入力電流I1を考慮すると、Io(−)
=−Io(+)+Iiであるから、(27)式は Io(+)・(Io(+)−Ii)=Ir2 (28) となり、これを整理すると次の方程式が得られる。 Io(+)2−Ii・Io(+)−Ir2=0 (29) この方程式をIo(+)について解き、Io(+)≧0で
あることを考慮すると、Io(+)は次のように表わさ
れる。 Io(+)=(1/2)(Ii+√(Ii2+4Ir2)) (30)
Next, considering the input current I1, Io (-)
= -Io (+) + Since Ii is, equation (27) is Io (+) · (Io ( +) - Ii) = Ir 2 (28) , and the following equation is obtained when organizing this. Io (+) 2 −Ii · Io (+) − Ir 2 = 0 (29) Solving this equation for Io (+) and considering that Io (+) ≧ 0, Io (+) is It is expressed as follows. Io (+) = (1/2) (Ii + √ (Ii 2 + 4Ir 2 )) (30)

【0034】ところで、入力電流Iiは、Io(+)とI
o(−)とに分流するので、 Io(+)=Ii−Io(−) であることを考慮すると、Io(−)は次式のようにな
る。 Io(−)=(1/2)(Ii−√(Ii2+4Ir2)) (31) したがって、図4(A)の回路の動作も図1のバイアス
回路100と同じ動作を行なうことがわかる。
By the way, the input current Ii is equal to Io (+) and Io.
Since it is divided into o (−) and Io (+) = Ii−Io (−), Io (−) is given by the following equation. Io (−) = (1/2) (Ii−√ (Ii 2 + 4Ir 2 )) (31) Therefore, it can be seen that the operation of the circuit of FIG. 4A is the same as that of the bias circuit 100 of FIG. .

【0035】以上の関係は、図4(C)についても同様
に適用される。又、図4(A),図4(C)は、電圧源
と電流源を入れ替えても同じ関係が得られる。
The above relationship is similarly applied to FIG. 4 (C). Further, in FIGS. 4A and 4C, the same relationship can be obtained even if the voltage source and the current source are exchanged.

【0036】さて、前述したように、信号源1は本電力
増幅器の入力信号源であり、相互コンダクタンスgm を
有する増幅器2に印加され、その出力はバイアス回路1
00に入力される。このバイアス回路100の出力に
は、(18)、(19)式に従って非線形変換された電
流Io(+)、Io(−)がそれぞれ抵抗3と抵抗4とに
流れる。
As described above, the signal source 1 is the input signal source of the power amplifier, is applied to the amplifier 2 having the transconductance gm, and its output is the bias circuit 1.
00 is input. At the output of the bias circuit 100, currents Io (+) and Io (-), which are non-linearly converted according to the equations (18) and (19), flow in the resistors 3 and 4, respectively.

【0037】抵抗3とオペアンプ6とトランジスタ7と
抵抗8から成る回路、及び抵抗4とオペアンプ9とトラ
ンジスタ10と抵抗11から成る回路は、それぞれ定電
流源回路を構成しており、R0=R3=R4、Ri=R1=
R2とするとバイアス電流(アイドリング電流)IBは IB=(RO/Ri)・Ir (32) となり、出力電流Ioは Io=gm・(Ro/Ri)・ei (33) となる。
The circuit composed of the resistor 3, the operational amplifier 6, the transistor 7 and the resistor 8 and the circuit composed of the resistor 4, the operational amplifier 9, the transistor 10 and the resistor 11 respectively constitute a constant current source circuit, and R0 = R3 = R4, Ri = R1 =
When R2 is set, the bias current (idling current) IB becomes IB = (RO / Ri) Ir (32), and the output current Io becomes Io = gm (Ro / Ri) ei (33).

【0038】以上説明したように、本発明のバイアス回
路を用いれば、アイドリング電流が出力電流Ioの5〜
10%程度であっても、そのプッシュプル合成特性は線
形性が保障される。これは従来のA級増幅器におけるア
イドリング電流が出力電流の50%必要であったことを
考えると、本発明のバイアス回路を用いた場合は格段に
効率がアップすることがわかる。また、このように効率
が良い上に、B級プッシュプルと違い、回路のどの部分
もカットオフしていないため、バイポーラトランジスタ
において問題となる少数キャリア蓄積による悪影響を避
けることが出来るため、高速・広帯域化が容易に実現で
きるということも他のメリットとして挙げることができ
る。
As described above, when the bias circuit of the present invention is used, the idling current is 5 to 5 times the output current Io.
Even if it is about 10%, the push-pull composition characteristic is guaranteed to be linear. Considering that the idling current in the conventional class A amplifier is required to be 50% of the output current, it can be seen that the efficiency is remarkably improved when the bias circuit of the present invention is used. Further, in addition to the high efficiency, unlike the class B push-pull, since no part of the circuit is cut off, it is possible to avoid the adverse effect due to the minority carrier accumulation, which is a problem in the bipolar transistor. Another advantage is that a wide band can be easily realized.

【0039】図5は本発明によるプッシュプル増幅器の
第2の実施例であり、電流モード・フィードバック機能
を有する電力増幅器に本発明のバイアス回路100,2
00を適用した例である。図1の場合と同じように、出
力トランジスタ315,319に流すアイドリング電流
を最大出力電流の1/10〜1/20に抑えてもA級プッ
シュプルと同様にクロスオーバー歪を発生しないという
優れた特長を有している。
FIG. 5 shows a second embodiment of the push-pull amplifier according to the present invention, which is applied to a power amplifier having a current mode feedback function and bias circuits 100 and 2 of the present invention.
In this example, 00 is applied. As in the case of FIG. 1, even if the idling current flowing through the output transistors 315 and 319 is suppressed to 1/10 to 1/20 of the maximum output current, crossover distortion does not occur as in the case of class A push-pull. It has features.

【0040】入力信号源301からの出力は、トランジ
スタ302,303,308,309から成るアンプに
印加される。このアンプの出力の一方(トランジスタ3
08のコレクタ側)は、上記バイアス回路100に入力
され、このアンプの出力の他方(トランジスタ309の
コレクタ側)もバイアス回路100と同様なバイアス回
路200に入力される。
The output from the input signal source 301 is applied to an amplifier composed of transistors 302, 303, 308 and 309. One of the outputs of this amplifier (transistor 3
The collector side of 08 is input to the bias circuit 100, and the other output of this amplifier (the collector side of the transistor 309) is also input to the bias circuit 200 similar to the bias circuit 100.

【0041】トランジスタ302,303,308,3
09は、図示の如く接続され、トランジスタ302と3
03のエミッタは、それぞれ定電流源304と305を
介して電源+Vccと−Vccに接続されている。また、定
電流源306及び307が、定電流源304とトランジ
スタ308のコレクタ間及び定電流源305とトランジ
スタ309のコレクタ間に、それぞれ挿入されている。
こうして、図示方向の電流Is(+)とIs(−)がバイ
アス回路100と200に入力されている。
Transistors 302, 303, 308, 3
09 are connected as shown, and transistors 302 and 3 are connected.
The emitter of 03 is connected to the power supplies + Vcc and -Vcc via constant current sources 304 and 305, respectively. Further, the constant current sources 306 and 307 are inserted between the constant current source 304 and the collector of the transistor 308 and between the constant current source 305 and the collector of the transistor 309, respectively.
Thus, the currents Is (+) and Is (-) in the illustrated direction are input to the bias circuits 100 and 200.

【0042】また、図1のトランジスタ5、オぺアンプ
6、トランジスタ7及び抵抗3,8と同様な動作をする
トランジスタ310,オペアンプ313,トランジスタ
315及び抵抗312,314,更には、トランジスタ
311,オペアンプ317,トランジスタ319及び抵
抗316,318から成る回路を有する。更に、トラン
ジスタ315と319のコレクタ間の接続点とトランジ
スタ308と309のエミッタ間には、抵抗320が挿
入され、抵抗321が当該エミッタと接地間に挿入され
ている。
Further, a transistor 310, an operational amplifier 313, a transistor 315 and resistors 312 and 314, which further operate in the same manner as the transistor 5, the operational amplifier 6, the transistor 7 and the resistors 3 and 8 of FIG. The circuit includes a circuit 317, a transistor 319, and resistors 316 and 318. Further, a resistor 320 is inserted between the connection point between the collectors of the transistors 315 and 319 and the emitters of the transistors 308 and 309, and a resistor 321 is inserted between the emitter and the ground.

【0043】抵抗312、オペアンプ313,トランジ
スタ315及び抵抗314から成る回路、及び抵抗31
6,オペアンプ317,トランジスタ319及び抵抗3
18から成る回路は、それぞれ定電流回路を構成してお
り、抵抗312,316に流れる電流に比例した電流が
この定電流回路の出力に流れ、出力Voを出力する。
A circuit composed of a resistor 312, an operational amplifier 313, a transistor 315 and a resistor 314, and a resistor 31.
6, operational amplifier 317, transistor 319 and resistor 3
Each of the circuits composed of 18 constitutes a constant current circuit, and a current proportional to the current flowing through the resistors 312 and 316 flows to the output of this constant current circuit and outputs the output Vo.

【0044】本回路の出力は、抵抗320と321を介
してトランジスタ308と309のエミッタに電圧信号
VNF(抵抗320と321の分圧電圧)としてフィード
バックされ、それぞれのバイアス回路100と200の
出力側には、非線形変換された電流I1(+)とI1
(−)が得られる。
The output of this circuit is fed back to the emitters of the transistors 308 and 309 via the resistors 320 and 321 as a voltage signal VNF (divided voltage of the resistors 320 and 321), and the output side of the bias circuits 100 and 200, respectively. Are the non-linearly converted currents I1 (+) and I1
(-) Is obtained.

【0045】本実施例も図1に示す実施例と同様に、バ
イアス電流が出力電流の10%程度であってもそのプッ
シュプル合成特性は直線となる。このため、B級プッシ
ュプルと遜色のない効率を有すると同時に、A級プッシ
ュプルの場合と同様にクロスオーバー歪は発生しないと
いう優れた特性を示す。
In this embodiment as well, similar to the embodiment shown in FIG. 1, even if the bias current is about 10% of the output current, the push-pull composite characteristic becomes linear. Therefore, while exhibiting efficiency comparable to that of class B push-pull, it exhibits excellent characteristics that crossover distortion does not occur as in the case of class A push-pull.

【0046】更に、このように効率が良い上に、B級プ
ッシュプルと違い、回路のどの部分もカットオフしてい
ないためバイポーラトランジスタにおいて問題となる少
数キャリア蓄積による悪影響を避けることができるた
め、高速・広帯域化が容易に実現できるというメリット
もある。
Further, in addition to the high efficiency, unlike the class B push-pull, no adverse effect due to the minority carrier accumulation, which is a problem in the bipolar transistor, can be avoided because no part of the circuit is cut off. There is also an advantage that high speed and wide bandwidth can be easily realized.

【0047】[0047]

【発明の効果】本発明のバイアス回路を用いることによ
り、プッシュプル増幅器の出力素子にバイポーラトラン
ジスタが用いられていてもA級増幅器と同様に原理的に
クロスオーバー歪を発生しないため、アイドリング電流
をA級増幅器に比べて少なくすることができる。このた
め、歪の低減と効率のアップという相異なる要求を具現
化した低歪・高効率の増幅器を実現できる。また、B級
プッシュプルと同等の出力効率であるにもかかわらず、
B級プッシュプルと違い、回路がカットオフすることが
ないため高速・広帯域の増幅器を容易に実現できる。
By using the bias circuit of the present invention, even if a bipolar transistor is used as the output element of the push-pull amplifier, crossover distortion does not occur in principle as in the case of the class A amplifier. The number can be reduced as compared with a class A amplifier. Therefore, it is possible to realize a low-distortion, high-efficiency amplifier that realizes different requirements of reducing distortion and increasing efficiency. In addition, even though the output efficiency is equivalent to that of class B push-pull,
Unlike Class B push-pull, the circuit does not cut off, so a high-speed and wide-band amplifier can be easily realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるプッシュプル増幅器の一実施例を
示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a push-pull amplifier according to the present invention.

【図2】図1に示す実施例の基本部の回路図である。FIG. 2 is a circuit diagram of a basic part of the embodiment shown in FIG.

【図3】図1に示す実施例の動作を説明するための図で
ある。
FIG. 3 is a diagram for explaining the operation of the embodiment shown in FIG.

【図4】図1に示す実施例の他の構成回路図である。FIG. 4 is another configuration circuit diagram of the embodiment shown in FIG.

【図5】本発明によるプッシュプル増幅器の他の実施例
を示す回路図である。
FIG. 5 is a circuit diagram showing another embodiment of the push-pull amplifier according to the present invention.

【図6】従来のプッシュプル増幅器の回路図である。FIG. 6 is a circuit diagram of a conventional push-pull amplifier.

【符号の説明】[Explanation of symbols]

1,301 信号源 2 増幅器 3,4,8,11,312,314,316,318,
320,321,510,513,514 抵抗 5,7,10,101〜104,201〜204,30
2,303,308〜311,315,319,50
1,502,508,509,511,512
トランジスタ 6,9,313,317 オペアンプ 100,200,500 バイアス回路 105,205,304〜307 電流源 106 電圧源 503〜506 ダイオード 507 可変抵抗器
1,301 Signal source 2 Amplifier 3,4,8,11,312,314,316,318,
320, 321, 510, 513, 514 Resistance 5, 7, 10, 101-104, 201-204, 30
2,303,308 to 311,315,319,50
1,502,508,509,511,512
Transistor 6,9,313,317 Operational amplifier 100,200,500 Bias circuit 105,205,304-307 Current source 106 Voltage source 503-506 Diode 507 Variable resistor

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】入力信号に応答して、位相が互いに180
度異なる一対の信号を出力する信号発生手段と、前記信
号発生手段のそれぞれの出力信号を増幅する第1の増幅
手段と第2の増幅手段と、前記第1の増幅手段と第2の
増幅手段のそれぞれの出力信号を合成して共通の負荷に
信号を取り出す信号合成手段を有するプッシュプル増幅
器において、 前記信号発生手段は、同極性で互いのベースが接続され
た第1と第2のトランジスタと、前記第1と第2のトラ
ンジスタとは逆極性で、互いのベースが接続された第3
と第4のトランジスタを有し、前記第1のトランジスタ
と第3のトランジスタのエミッタ間が接続され、この接
続点に前記入力信号が接続され、前記第2と第4のトラ
ンジスタのエミッタが接続され、前記第1のトランジス
タ及び前記第4のトランジスタはそれぞれコレクタとベ
ース間が接続されており、前記第4のトランジスタのコ
レクタには電流源が接続され、前記第2のトランジスタ
のコレクタは一定の電位に接続され、前記第1のトラン
ジスタと第3のトランジスタのコレクタから前記一対の
信号が出力されることを特徴とするプッシュプル増幅
器。
1. In response to an input signal, the phases are 180 degrees relative to each other.
Signal generating means for outputting a pair of different signals, first amplifying means and second amplifying means for amplifying the respective output signals of the signal generating means, the first amplifying means and the second amplifying means In a push-pull amplifier having a signal synthesizing means for synthesizing respective output signals of the above and extracting a signal to a common load, the signal generating means includes first and second transistors having the same polarity and having their bases connected to each other. , A third transistor having opposite polarities to the first and second transistors and having their bases connected to each other.
And a fourth transistor, the emitters of the first transistor and the third transistor are connected, the input signal is connected to this connection point, and the emitters of the second and fourth transistors are connected. The collector and the base of the first transistor and the fourth transistor are connected to each other, a current source is connected to the collector of the fourth transistor, and the collector of the second transistor has a constant potential. And a pair of signals output from the collectors of the first transistor and the third transistor.
【請求項2】入力信号に応答して、位相が互いに180
度異なる一対の信号を出力する信号発生手段と、前記信
号発生手段のそれぞれの出力信号を増幅する第1の増幅
手段と第2の増幅手段と、前記第1の増幅手段と第2の
増幅手段のそれぞれの出力信号を合成して共通の負荷に
信号を取り出す信号合成手段を有するプッシュプル増幅
器において、 前記信号発生手段は、同極性で互いのベースが接続され
た第1と第2のトランジスタと、前記第1と第2のトラ
ンジスタとは逆極性で、互いのベースが接続された第3
と第4のトランジスタを有し、前記第1のトランジスタ
と第3のトランジスタのエミッタ間が接続され、この接
続点に前記入力信号が接続され、前記第2と第4のトラ
ンジスタのエミッタが接続され、前記第2のトランジス
タ及び前記第4のトランジスタはそれぞれコレクタとベ
ース間が接続されており、前記第4のトランジスタのコ
レクタには電流源が接続され、前記第2のトランジスタ
のコレクタは一定の電位に接続され、前記第1のトラン
ジスタと第3のトランジスタのコレクタから前記一対の
信号が出力されることを特徴とするプッシュプル増幅
器。
2. In response to an input signal, the phases are 180 degrees relative to each other.
Signal generating means for outputting a pair of different signals, first amplifying means and second amplifying means for amplifying the respective output signals of the signal generating means, the first amplifying means and the second amplifying means In a push-pull amplifier having a signal synthesizing means for synthesizing respective output signals of the above and extracting a signal to a common load, the signal generating means includes first and second transistors having the same polarity and having their bases connected to each other. , A third transistor having opposite polarities to the first and second transistors and having their bases connected to each other.
And a fourth transistor, the emitters of the first transistor and the third transistor are connected, the input signal is connected to this connection point, and the emitters of the second and fourth transistors are connected. The collector and the base of the second transistor and the fourth transistor are connected to each other, a current source is connected to the collector of the fourth transistor, and the collector of the second transistor has a constant potential. And a pair of signals output from the collectors of the first transistor and the third transistor.
【請求項3】入力信号に応答して、位相が互いに180
度異なる一対の信号を出力する信号発生手段と、前記信
号発生手段のそれぞれの出力信号を増幅する第1の増幅
手段と第2の増幅手段と、前記第1の増幅手段と第2の
増幅手段のそれぞれの出力信号を合成して共通の負荷に
信号を取り出す信号合成手段を有するプッシュプル増幅
器において、 前記信号発生手段は、同極性で互いのベースが接続され
た第1と第2のトランジスタと、前記第1と第2のトラ
ンジスタとは逆極性で、互いのベースが接続された第3
と第4のトランジスタを有し、前記第1のトランジスタ
と第3のトランジスタのエミッタ間が接続され、この接
続点に前記入力信号が接続され、前記第2と第4のトラ
ンジスタのエミッタが接続され、前記第2のトランジス
タ及び前記第4のトランジスタはそれぞれコレクタとベ
ース間が接続されており、前記第4のトランジスタのコ
レクタは一定の電位に接続され、前記第2のトランジス
タのコレクタには電流源が接続され、前記第1のトラン
ジスタと第3のトランジスタのコレクタから前記一対の
信号が出力されることを特徴とするプッシュプル増幅
器。
3. In response to an input signal, the phases are 180 degrees relative to each other.
Signal generating means for outputting a pair of different signals, first amplifying means and second amplifying means for amplifying the respective output signals of the signal generating means, the first amplifying means and the second amplifying means In a push-pull amplifier having a signal synthesizing means for synthesizing respective output signals of the above and extracting a signal to a common load, the signal generating means includes first and second transistors having the same polarity and having their bases connected to each other. , A third transistor having opposite polarities to the first and second transistors and having their bases connected to each other.
And a fourth transistor, the emitters of the first transistor and the third transistor are connected, the input signal is connected to this connection point, and the emitters of the second and fourth transistors are connected. , The second transistor and the fourth transistor each have a collector and a base connected to each other, a collector of the fourth transistor is connected to a constant potential, and a collector of the second transistor has a current source. Are connected, and the pair of signals are output from the collectors of the first transistor and the third transistor.
【請求項4】前記コレクタとベース間が接続されたトラ
ンジスタのすべて若しくは一部をダイオードに置き替え
た請求項1、2または3に記載されたプッシュプル増幅
器。
4. The push-pull amplifier according to claim 1, 2 or 3, wherein all or part of the transistor connected between the collector and the base is replaced with a diode.
【請求項5】入力信号Iに応答して、位相が互いに18
0度異なる一対の信号を出力する信号発生手段と、前記
信号発生手段のそれぞれの出力信号を増幅する第1の増
幅手段と第2の増幅手段と、前記第1の増幅手段と第2
の増幅手段のそれぞれの出力信号を合成して共通の負荷
に信号を取り出す信号合成手段を有するプッシュプル増
幅器において、 前記入力信号Iと、前記信号発生手段からの一対の信号
を構成する第1の信号I1と第2の信号I2のうち、該第
1の信号I1は、前記入力信号Iが正の値に対しては前
記入力信号Iの増加とともにI1=Iに漸近し、一方、
前記入力信号Iが零の近傍および負の値に対しては予め
定めた一定値に漸近する第1の関数で表わされ、前記第
2の信号I2は前記第1の信号I1との合成出力が直線的
関係になる第2の関数で表わされることを特徴とするプ
ッシュプル増幅器。
5. In response to an input signal I, the phases are 18 degrees relative to each other.
Signal generating means for outputting a pair of signals different by 0 degrees, first amplifying means and second amplifying means for amplifying respective output signals of the signal generating means, the first amplifying means and the second amplifying means.
In a push-pull amplifier having a signal synthesizing means for synthesizing the respective output signals of the amplifying means and extracting the signals to a common load, a first pull-up circuit comprising the input signal I and a pair of signals from the signal generating means is provided. Of the signal I1 and the second signal I2, the first signal I1 gradually approaches I1 = I as the input signal I increases with respect to a positive value of the input signal I, while
The input signal I is represented by a first function that asymptotically approaches a predetermined constant value for near zero and a negative value, and the second signal I2 is a combined output with the first signal I1. Is represented by a second function having a linear relationship.
【請求項6】入力信号Iに応答して、位相が互いに18
0度異なる一対の信号を出力する信号発生手段と、前記
信号発生手段のそれぞれの出力信号を増幅する第1の増
幅手段と第2の増幅手段と、前記第1の増幅手段と第2
の増幅手段のそれぞれの出力信号を合成して共通の負荷
に信号を取り出す信号合成手段を有するプッシュプル増
幅器において、 前記入力信号Iと、前記信号発生手段からの一対の信号
を構成する第1の信号I1と第2の信号I2のうち、該第
1の信号I1は前記入力信号Iと、前記入力信号Iとは
無関係な一定値K1、K2とにより、K1(I+√(I2+
K2))なる第1の関数で表わされ、前記第2の信号I2
は前記第1の信号I1との合成出力が直線的関係になる
第2の関数で表わされることを特徴とするプッシュプル
増幅器。
6. In response to an input signal I, the phases are 18 degrees relative to each other.
Signal generating means for outputting a pair of signals different by 0 degrees, first amplifying means and second amplifying means for amplifying respective output signals of the signal generating means, the first amplifying means and the second amplifying means.
In a push-pull amplifier having a signal synthesizing means for synthesizing the respective output signals of the amplifying means and extracting the signals to a common load, a first pull-up circuit comprising the input signal I and a pair of signals from the signal generating means is provided. among the signal I1 of the second signal I2, the signal I1 wherein the first and the input signal I, the said input signal I independent of the constant values K1, K2, K1 (I + √ (I 2 +
K2)) and the second signal I2
Is represented by a second function in which the combined output with the first signal I1 has a linear relationship.
JP19108494A 1994-07-20 1994-07-20 Push-pull amplifier Pending JPH0832367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19108494A JPH0832367A (en) 1994-07-20 1994-07-20 Push-pull amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19108494A JPH0832367A (en) 1994-07-20 1994-07-20 Push-pull amplifier

Publications (1)

Publication Number Publication Date
JPH0832367A true JPH0832367A (en) 1996-02-02

Family

ID=16268598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19108494A Pending JPH0832367A (en) 1994-07-20 1994-07-20 Push-pull amplifier

Country Status (1)

Country Link
JP (1) JPH0832367A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083415A (en) * 2000-02-12 2001-09-01 김홍기 Cross over distortion compensation circuit in a monitor
KR20030087089A (en) * 2002-05-06 2003-11-13 엘지이노텍 주식회사 Bias circuit of mmic die chip for power amplifier module
US6741133B2 (en) 2001-07-31 2004-05-25 Agilent Technologies, Inc. High output amplifier for stable operation
JP2006128916A (en) * 2004-10-27 2006-05-18 Nf Corp Power amplifier circuit and power amplifier
JP2011009906A (en) * 2009-06-24 2011-01-13 New Japan Radio Co Ltd Output circuit
KR101322682B1 (en) * 2009-04-09 2013-10-30 한국델파이주식회사 Correction circuit for input voltage lever of Linear Power Module
EP3713082A1 (en) 2019-03-22 2020-09-23 Yamaha Corporation Amplification circuit
KR20210073811A (en) * 2019-12-11 2021-06-21 한국해양대학교 산학협력단 Offset Circuit for Same Outputable of Micro Charge and Discharge Signal of Electrochemical Impedance Measuring Circuit
JP2025500372A (en) * 2022-08-15 2025-01-09 クローズド-アップ ジョイント-ストック カンパニー ドライブ Signal supply device for signal transmission

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083415A (en) * 2000-02-12 2001-09-01 김홍기 Cross over distortion compensation circuit in a monitor
US6741133B2 (en) 2001-07-31 2004-05-25 Agilent Technologies, Inc. High output amplifier for stable operation
KR20030087089A (en) * 2002-05-06 2003-11-13 엘지이노텍 주식회사 Bias circuit of mmic die chip for power amplifier module
JP2006128916A (en) * 2004-10-27 2006-05-18 Nf Corp Power amplifier circuit and power amplifier
KR101322682B1 (en) * 2009-04-09 2013-10-30 한국델파이주식회사 Correction circuit for input voltage lever of Linear Power Module
JP2011009906A (en) * 2009-06-24 2011-01-13 New Japan Radio Co Ltd Output circuit
EP3713082A1 (en) 2019-03-22 2020-09-23 Yamaha Corporation Amplification circuit
KR20210073811A (en) * 2019-12-11 2021-06-21 한국해양대학교 산학협력단 Offset Circuit for Same Outputable of Micro Charge and Discharge Signal of Electrochemical Impedance Measuring Circuit
JP2025500372A (en) * 2022-08-15 2025-01-09 クローズド-アップ ジョイント-ストック カンパニー ドライブ Signal supply device for signal transmission

Similar Documents

Publication Publication Date Title
US4272728A (en) Differential-input amplifier circuit
JPH0783219B2 (en) Signal conversion circuit
JP3118393B2 (en) Differential amplifier circuit
CN114268284A (en) Single-ended differential transimpedance amplifier
US7471150B2 (en) Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier
US5673000A (en) Dynamically invariant AB linear operation amplifier
JPH04369107A (en) Differential amplifier
JP4076858B2 (en) Fully differential variable gain amplifier and multidimensional amplifier configuration
JPH0752815B2 (en) Push-pull amplifier
US6078220A (en) Complementary class AB current amplifier
JPH04369105A (en) Amplifier
JPS6313571B2 (en)
US4453134A (en) High voltage operational amplifier
JP3991306B2 (en) Amplifier circuit
JP3922906B2 (en) Wideband differential amplifier circuit
US4935704A (en) Low distortion linear amplifier with high-level output
US7061300B2 (en) Low supply voltage analog multiplier
US5914639A (en) Amplifier with common base input stage
JP2661358B2 (en) Level shift circuit
JP3733215B2 (en) Amplifier circuit
US6281750B1 (en) Transistor amplifier
JP2520219Y2 (en) Power amplifier
JPS61219208A (en) variable gain amplifier
JP7480473B2 (en) Amplification circuit
JP2797322B2 (en) amplifier