JPH0832456A - ビタビ最尤復号装置 - Google Patents

ビタビ最尤復号装置

Info

Publication number
JPH0832456A
JPH0832456A JP16129794A JP16129794A JPH0832456A JP H0832456 A JPH0832456 A JP H0832456A JP 16129794 A JP16129794 A JP 16129794A JP 16129794 A JP16129794 A JP 16129794A JP H0832456 A JPH0832456 A JP H0832456A
Authority
JP
Japan
Prior art keywords
branch metric
metric
circuit
path
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16129794A
Other languages
English (en)
Inventor
Toshiaki Mizushima
敏明 水島
Ryuichi Oya
竜一 大家
Sakiko Nakamura
咲子 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16129794A priority Critical patent/JPH0832456A/ja
Publication of JPH0832456A publication Critical patent/JPH0832456A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【目的】ビタビ最尤復号装置において、少ないメモリ量
で、簡単に各パスに対するブランチメトリックを得るこ
とを目的とする。 【構成】本発明は、各パスに対するブランチメトリック
を与える環状構造を持ったテーブル102を持ち、受信
系列が決まると、ブランチメトリック導出回路101に
より、前記テーブルの読み出しを始める位置を決め、決
められた読み出し方法によって前記テーブルの読み出し
を行ない、前記テーブルに対して、読み出しを始める位
置を更新していくことで、各状態に対応したブランチメ
トリックを導出し、ACS回路103にその結果を与え
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はビタビ最尤復号装置に関
する。
【0002】
【従来の技術】ビタビ復号は畳み込み符号化されたデー
タをビタビアルゴリズムと呼ばれるアルゴリズムを用い
て行なう最尤復号である。
【0003】ビタビ復号では、情報ビット1ビットに対
応する符号化データ(受信系列)を得るごとに、その時
点での各状態の生き残りパスのメトリック(累積計量)
を計算し、更新する演算処理を行なう。このとき、その
時点の受信系列の値に対して各パスが取るブランチメト
リックを毎回計算しては演算量が膨大になる。
【0004】そこで、従来、ビタビ復号を使用した誤り
訂正復号装置は、あらかじめ各パスが取るブランチメト
リックの値を受信系列の値ごとに記憶したテーブルを記
憶回路に備え、それぞれの時点での受信系列の値に応じ
てテーブルから各ブランチメトリックの値を引き出すこ
とによって少ない演算で各状態のメトリックを計算し更
新していくことが出来るよう構成されている。
【0005】図5および図6は、従来のビタビ復号を使
用した誤り訂正復号装置のブランチメトリック記憶回路
に記憶されているテーブル化されたブランチメトリック
の値の一例を示す図である。
【0006】これは、符号化率=9/17、拘束長=6
のパンクチャド符号で、生成多項式は、
【0007】
【数1】
【0008】である。また、パンクチャリングマトリッ
クスは、
【0009】
【数2】
【0010】である。このとき、ビタビ復号を使用した
誤り訂正復号装置において、拘束長K=6より状態数は
32となり、また硬判定復号を行なうとすると受信系列
は2ビットになり、ダミービットを含まない場合は、 A:(0、0) B:(0、1) C:(1、0) D:(1、1) の4通りであり、また、ダミービット(*で示す)を含
む場合、 E:(0、*) F:(1、*) の2通りに、それぞれ場合分けされる。また、各状態で
は1つ前の時点からその状態に伸ばすパスが2本あるの
で、A〜Fのいずれにおいても各状態のブランチメトリ
ックの値は2つ持つことになる。このようにして得られ
たテーブルが図5および図6のものである。
【0011】上記ビタビ復号を使用した誤り訂正復号装
置では、上述のようなテーブルを使用して次のように復
号化している。
【0012】受信データが入力されると、受信系列がA
〜Fのどれに当たるかを判断し、それに応じてブランチ
メトリック記憶回路に記憶されている図5または図6に
示すようなテーブルにおける2本のパスのブランチメト
リック値を引き出し、その値と1つ前の時点からその状
態にパスを伸ばす2状態のメトリックの値とを、それぞ
れ加え比較することにより生き残りパスを決定する。
【0013】このように、上記従来技術の誤り訂正復号
装置では、受信系列の値に対して各パスが取るブランチ
メトリックを毎回計算せずに、受信系列ごとのブランチ
メトリックのテーブルを用いることにより少ない演算量
でメトリックの計算をすることが出来る。
【0014】
【発明が解決しようとする課題】しかしながら、上記従
来のビタビ復号の誤り訂正装置では、各受信系列ごとに
全てのブランチメトリックの値をメモリ回路に記憶して
おく必要があるため、多くのメモリ量を必要とするとい
う問題があった。
【0015】また、それを解決するための手法として、
特開平4ー177917(H03M13/12)がある
が、これは、受信系列に対して、ブランチメトリックの
候補を決めるテーブルと、状態に対して、その候補を組
み合わせるためのテーブルの2つのテーブルを引かなけ
ればならないため、1つのテーブルを引く方法に比して
処理量が増し、また、依然として多くのメモリ量を必要
とするという問題点があった。
【0016】そこで、本発明は、上述した従来の問題を
解決するものであり、処理量の増加がなく、さらにメモ
リ量を大幅に減少させてビタビ復号を行なうことの出来
る優れたビタビ最尤復号装置を提供することを目的とす
るものである。
【0017】
【課題を解決するための手段】上記の課題に鑑み、本発
明はビタビ最尤復号装置において、受信系列に対して、
各時点における各状態が取り得るパスのブランチメトリ
ックを与える環状構造、またはそれと同様の効果をもた
らすテーブルと、受信系列から前記テーブルを用い、各
状態が取り得るパスのブランチメトリックを導出するブ
ランチメトリック回路と、導出されたブランチメトリッ
クと前時点までの生き残りパスの累計メトリックを加算
比較するACS回路と、その累計結果を記憶するメトリ
ック記憶回路と、比較結果を生き残りパスとして記憶す
るメトリック記憶回路を備え、受信系列が決まると、ブ
ランチメトリック導出回路は前記テーブルの読み出しを
始める位置を決め、決められた読み出し方法によって前
記テーブルの読み出しを行ない、前記テーブルに対し
て、読み出しを始める位置を更新していくことで、各状
態に対応したブランチメトリックを導出することを特徴
とするものである。
【0018】
【作用】本発明は上記のような構成により次のような効
果を有する。受信系列が入力されると、その値から、ブ
ランチメトリックテーブルからブランチメトリックを読
み出すパターンと、リングバッファを読み出す時の基準
のアドレスの初期値が決まり、各状態に対して、読み出
しパターンに従った読み出しと基準アドレスの更新を繰
り返すことで、少ないメモリ量で簡単に各パスのブラン
チメトリックを得ることが出来る。
【0019】
【実施例】以下、本発明について図示の実施例に基づい
て説明する。図1は本発明の実施例を示す図である。図
2、および図3は本発明の実施例で使用するブランチメ
トリックテーブルを示す説明図である。
【0020】図1に示すビタビ最尤復号装置は、ブラン
チメトリック導出回路101と、ブランチメトリックテ
ーブル102と、ACS回路103と、メトリック記憶
回路104と、パスメモリー回路105と最尤判定回路
106を備えており、下記のように構成されている。
【0021】ここで、ブランチメトリック導出回路10
1は受信データを入力端子Tiから取り込み、ブランチ
メトリックテーブル102からブランチメトリックを求
め、加算比較(ACS:Add Compare Select)回路10
3にその結果を与える。ACS回路103はブランチメ
トリック導出回路101からのブランチメトリックとメ
トリック記憶回路104からのメトリックを加算比較
し、メトリック値の少ない方を尤度の高いパスとして選
択し、パスメモリー回路105に記憶し、メトリック値
をメトリック記憶回路104に記憶する。最尤判定回路
106はパスメモリー回路105とメトリック記憶回路
104より、生き残りパスから復号結果を導出し、復号
データとして出力端子Toから出力する。
【0022】ブランチメトリックテーブル102は、受
信符号がダミービットを含むパンクチャド符号の場合は
図2、および図3に示す2つのブランチメトリックテー
ブルから構成され、また受信符号がダミービットを含ま
ない畳み込み符号の場合は図2に示すブランチメトリッ
クテーブルのみから構成される。
【0023】ところで、図2に示すテーブル201と図
3に示すテーブル301は、リング(環状)バッファ構
造を有するものになっている。リングバッファとはある
メモリ領域における最大番地の次の番地が最小番地に等
しくなる構造を持つバッファで、例えば201のテーブ
ル内容を読み出すためのアドレスを左から順に0、1、
2、3とすると、アドレス3を1増すとアドレス0にな
り、またアドレス2を3増すとアドレス1になる。この
ようなバッファを実現する方法の一つとしては、テーブ
ルに供給するアドレス信号線のうち、下位の何ビットか
のみを有効にする方法がある。201のテーブルのよう
にテーブルの要素数が4つの場合は、テーブルに供給さ
れるアドレス信号線のうち、下位2ビットのみを有効に
することで、所望のリングバッファ構造が得られる。
【0024】次に、上記実施例の動作について以下に説
明する。受信符号が、符号化率R=1/2、拘束長K=
6の畳み込み符号で、生成多項式は、
【0025】
【数3】
【0026】とする。ビタビ復号を使用した誤り訂正復
号装置において、硬判定復号を行おうとすると、受信系
列は2ビットになり、 A:(0、0) B:(0、1) C:(1、0) D:(1、1) の4通りである。これらは、それぞれ場合分けされる。
このとき、復号器のシフトレジスタが5ビットで構成さ
れているとするなら、ビタビ復号器において状態Siは
i=0〜31の32通りをとる。
【0027】図4は、ある時点における状態S2nと状
態S2n+1に対し、一つ前の時点の状態Snと状態S
n+16から4本のパスが伸びている様子を示してい
る。各状態について一つ前の時点から、その状態に伸び
るパスが2本あるので、ブランチメトリックの値は、 P2n(a)、 P2n(b)、 P2n+1(a)、 P2n+1(b) の4つがある。
【0028】図2のブランチメトリックテーブルの内容
はこれら2つの状態に対応する P2n(a)、 P2n(b)、 P2n+1(a)、 P2n+1(b) の4つの値と、 その次の2つの状態に対応する P2n+2(a)、 P2n+2(b)、 P2n+3(a)、 P2n+3(b) の4つの値に対応している。すなわち一度のテーブル読
み出しに対し、4つの状態に対応する8つのブランチメ
トリックが読み出されることになる。これら8つの値と
ブランチメトリックテーブル201との対応関係は図2
におけるパターン1とパターン2の2種類の読み出しパ
ターンに分けられる。読み出しパターンは基準となるア
ドレスr、およびrから相対的に離れたアドレスr+
1、r+2、およびr+3からテーブルの内容を読み出
す手段であり、パターン1とパターン2は状態がS0〜
S15の時と、S16〜31の時とで使い分けられる。
すなわち受信信号が00、または11の時は、 S0〜S15:パターン1 S15〜S0:パターン2 受信信号が01、または10の時は、 S0〜S15:パターン2 S15〜S0:パターン1 の関係を持つ。
【0029】ある時点において、受信信号を与えられた
ブランチメトリック回路は、まず受信信号に対して読む
出しパターンの基準アドレスrを次のように初期化す
る。ブランチメトリックテーブルの内容が(0121)
であるとすると、受信信号が00、または01の時は、
r=0に初期化し、受信信号が10、または11の時は
r=2に初期化する。ブランチメトリックテーブルはリ
ングバッファとして実現されているので、r=0の時、
r、r+1、r+2、r+3は、それぞれ0、1、2、
1、に対応し、r=2の時は、それぞれ2、1、0、1
に対応する。
【0030】次に、各状態S0〜31で逐次行なわれる
処理について説明する。パターン1もしくはパターン2
に対応した方法で S2n、 S2n+1、 S2n+2、 S2n+3 に伸びる計8つのパスに対応したブランチメトリックを
読みだす。メトリック読み出し後、読み出しパターンの
基準アドレスrを1つ増やす。すなわち、基準アドレス
r、r+1、r+2、r+3が、テーブルの値(012
1)に対応する読み出しが行なわれた後、次に読み出し
が行なわれる時、基準アドレスr、r+1、r+2、r
+3が、(1210)に対応する読み出しが行なわれる
ことになる。
【0031】読み出されたブランチメトリックはACS
回路103、メトリック記憶回路104により、前時点
までの生き残りパスの持つ累計メトリックにそれぞれ加
算され、S2n、S2n+1に伸びる2つずつ計4つの
パスのうち、累計メトリックの少ない、すなわち尤度の
高いパスが一つずつ選択され、その結果がパスメモリー
回路105に記憶され、累計メトリックがメトリック記
憶回路104に記憶される。
【0032】状態S15からS16に移る時は、前述し
たように読み出しパターンの変更が行なわれるが、基準
アドレスrはあらためて初期化する必要はない。
【0033】上記の処理を行なうことで、ある時点の受
信信号に対してS0〜31に伸びる生き残りパスと、そ
れに対応した累計メトリックを求めることが出来る。
【0034】また、受信符号が符号化率R=9/17、
拘束長K=6のパンクチャド符号の場合、パンクチャリ
ングマトリックスを、
【0035】
【数4】
【0036】とすると、受信系列は上記A〜Dの4通り
に加え、ダミービット(*で示す)を含むので、 E:(0、*) F:(1、*) の2通りが増え、計6通りとなる。この場合、図2のブ
ランチメトリックテーブル201に加え、図3のブラン
チメトリックテーブル301を用いる。ブランチメトリ
ックテーブル301は201同様リングバッファにより
構成されているが、読み出しパターンは1種類のみであ
る。
【0037】受信系列にダミービットが含まれる場合、
ブランチメトリック回路101はブランチメトリックテ
ーブル301を用い、受信系列がEの場合、読み出しパ
ターンの基準アドレスrを0に、受信系列がFの場合
は、rを2に初期化する。
【0038】次に、各状態S0〜31での処理について
は読み出しパターンに従って、 P2n(a)、 P2n(b)、 P2n+1(a)、 P2n+1(b) の4つのブランチメトリックを読み出されるが、基準ア
ドレスrは、受信系列A〜Dの場合と異なり、読み出し
パターンにより2回の読み出しが行なわれた後で、2加
算される。それ以外のACS回路103以降の動作は受
信系列がA〜Dの場合と変わるところはない。
【0039】ここで受信系列にダミービットが含まれる
場合のブランチメトリックテーブル301は、テーブル
の内容が0と1の2通りだけであるので、読み出しパタ
ーンと基準アドレスの更新方法の変更により、0と1だ
けの2つの要素からなるリングバッファで構成すること
も出来る。
【0040】このように上記実施例によれば、受信系列
により、リングバッファにより実現されたテーブルに対
する基準アドレスの初期化、読み出しパターンの選択を
行ない、各状態において、リングバッファの読み出しと
基準アドレスの更新を逐次行なうことで、ブランチメト
リックの値を容易に得ることができる。また、上記実施
例によれば、各受信系列ごとに全てのブランチメトリッ
クを記憶しておく必要がなく、わずかなメモリ量から構
成されるリングバッファを使用することで、メモリ量を
大幅に削減することが出来る。
【0041】
【発明の効果】本発明によれば、ビタビ最尤復号装置に
おいて、受信系列に対して、各時点における各状態が取
り得るパスのブランチメトリックを与える環状構造、ま
たはそれと同様の効果をもたらすテーブルと、受信系列
から前記テーブルを用い、各状態が取り得るパスのブラ
ンチメトリックを導出するブランチメトリック回路と、
導出されたブランチメトリックと前時点までの生き残り
パスの累計メトリックを加算比較するACS回路と、そ
の累計結果を記憶するメトリック記憶回路と、比較結果
を生き残りパスとして記憶するメトリック記憶回路を備
え、受信系列が決まると、ブランチメトリック導出回路
は前記テーブルの読み出しを始める位置を決め、決めら
れた読み出し方法によって前記テーブルの読み出しを行
ない、前記テーブルに対して、読み出しを始める位置を
更新していくことで、各状態に対応したブランチメトリ
ックを導出できるという利点を有する。そして、本発明
は、各受信系列に対して、全てのブランチメトリックを
メモリ回路に記憶しておく必要がなく、また2種類のテ
ーブルを介して、ブランチメトリックを求める必要がな
く、わずかなメモリ量から構成されるリングバッファを
使用することで、メモリ量を大幅に削減することが出来
るという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】本発明の一実施例で使用するテーブルを表す図
である。
【図3】本発明の一実施例で使用するテーブルを表す図
である。
【図4】本発明の一実施例の作用を説明するための図で
ある。
【図5】従来装置で使用されているブランチメトリック
テーブルを示す説明図である。
【図6】従来装置で使用されているブランチメトリック
テーブルを示す説明図である。
【符号の説明】
101 ブランチメトリック導出回路 102 ブランチメトリックテーブル 103 ACS回路 104 メトリック記憶回路 105 パスメモリー回路 106 最尤判定回路 201 ブランチメトリックテーブル 301 ブランチメトリックテーブル

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ビタビ最尤復号装置において、受信系列
    に対して、各時点における各状態が取り得るパスのブラ
    ンチメトリックを与える環状構造のテーブルと、受信系
    列から前記テーブルを用い、各状態が取り得るパスのブ
    ランチメトリックを導出するブランチメトリック回路
    と、導出されたブランチメトリックと前時点までの生き
    残りパスの累計メトリックを加算比較するACS回路
    と、その累計結果を記憶するメトリック記憶回路と、比
    較結果を生き残りパスとして記憶するメトリック記憶回
    路を備え、受信系列が決まると、ブランチメトリック導
    出回路は前記テーブルの読み出しを始める位置を決め、
    決められた読み出し方法によって前記テーブルの読み出
    しを行ない、前記テーブルに対して読み出しを始める位
    置を更新することにより各状態に対応したブランチメト
    リックを導出することを特徴とするビタビ最尤復号装
    置。
JP16129794A 1994-07-13 1994-07-13 ビタビ最尤復号装置 Pending JPH0832456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16129794A JPH0832456A (ja) 1994-07-13 1994-07-13 ビタビ最尤復号装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16129794A JPH0832456A (ja) 1994-07-13 1994-07-13 ビタビ最尤復号装置

Publications (1)

Publication Number Publication Date
JPH0832456A true JPH0832456A (ja) 1996-02-02

Family

ID=15732438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16129794A Pending JPH0832456A (ja) 1994-07-13 1994-07-13 ビタビ最尤復号装置

Country Status (1)

Country Link
JP (1) JPH0832456A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6467064B1 (en) 1999-03-19 2002-10-15 Fujitsu Limited Viterbi decoder
JP2006525764A (ja) * 2003-04-30 2006-11-09 モトローラ・インコーポレイテッド データ信号の効率的なインタリーブ解除およびダイバーシチ合成を容易にする方法および装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6467064B1 (en) 1999-03-19 2002-10-15 Fujitsu Limited Viterbi decoder
JP2006525764A (ja) * 2003-04-30 2006-11-09 モトローラ・インコーポレイテッド データ信号の効率的なインタリーブ解除およびダイバーシチ合成を容易にする方法および装置

Similar Documents

Publication Publication Date Title
US5432803A (en) Maximum likelihood convolutional decoder
JP3239870B2 (ja) データ誤り訂正システム
JP2001156651A (ja) ビタビ復号器
JP2000068861A (ja) ビタビデコ―ダおよびビタビデコ―ディング方法
EP0973266A1 (en) Viterbi decoding method and apparatus therefor
US6697442B1 (en) Viterbi decoding apparatus capable of shortening a decoding process time duration
JP2000341140A (ja) 復号方法及び復号装置
US7225393B2 (en) Viterbi decoder and Viterbi decoding method
US8489972B2 (en) Decoding method and decoding device
JPH0832456A (ja) ビタビ最尤復号装置
US20070201586A1 (en) Multi-rate viterbi decoder
JPH06284018A (ja) ビタビ復号方法および誤り訂正復号化装置
JP5413161B2 (ja) テーブル装置、符号化装置、復号装置および符号化/復号装置
JP2591332B2 (ja) 誤り訂正復号装置
JP2002534902A (ja) 復号装置におけるエム・エル状態選択装置及び方法
KR100205547B1 (ko) 비터비 디코더의 트레이스 백 장치
JP3235333B2 (ja) ビタビ復号方法およびビタビ復号化装置
CN102282771B (zh) 解码方法
KR100564757B1 (ko) 저전력 비터비 복호기 및 역추적 방법
JPH0730438A (ja) ビタビ復号方法
JP4729938B2 (ja) ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末
JP3351414B2 (ja) ビタビ復号装置
KR100478835B1 (ko) 고속 비터비 디코딩 장치
JPH06303153A (ja) ビタビ復号器
JPH0746145A (ja) 演算装置