JPH0832573A - フレーム同期保護回路 - Google Patents
フレーム同期保護回路Info
- Publication number
- JPH0832573A JPH0832573A JP6185277A JP18527794A JPH0832573A JP H0832573 A JPH0832573 A JP H0832573A JP 6185277 A JP6185277 A JP 6185277A JP 18527794 A JP18527794 A JP 18527794A JP H0832573 A JPH0832573 A JP H0832573A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- match
- frame sync
- circuit
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004224 protection Effects 0.000 title claims abstract description 39
- 238000012790 confirmation Methods 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、外部入力無しにフレーム同期保護
を行い得るフレーム同期保護回路を提供することを目的
とする。 【構成】 クロックカウンタ３は、ビットストリーム信
号に同期したクロックを受けて、そのクロック数をカウ
ントする。フレーム長記憶回路５は、フレームシンク比
較の初回一致から二回目一致までのクロック数を仮の１
フレームの長さとし、基準フレーム長として記憶する。
フレーム長比較回路６は、カウント値と基準フレーム長
が一致するか否か比較し、両者が一致するとフレーム長
一致パルスを出力し、また、カウント値が次にフレーム
シンクが来ると予想される値になると、フレームシンク
比較結果有効フラグを出力する。前方・後方保護回路７
は、フレームシンク比較結果有効フラグが入力された時
のフレームシンク比較回路１の出力比較結果のみ有効で
あるとしてフレーム同期保護動作を行う。
を行い得るフレーム同期保護回路を提供することを目的
とする。 【構成】 クロックカウンタ３は、ビットストリーム信
号に同期したクロックを受けて、そのクロック数をカウ
ントする。フレーム長記憶回路５は、フレームシンク比
較の初回一致から二回目一致までのクロック数を仮の１
フレームの長さとし、基準フレーム長として記憶する。
フレーム長比較回路６は、カウント値と基準フレーム長
が一致するか否か比較し、両者が一致するとフレーム長
一致パルスを出力し、また、カウント値が次にフレーム
シンクが来ると予想される値になると、フレームシンク
比較結果有効フラグを出力する。前方・後方保護回路７
は、フレームシンク比較結果有効フラグが入力された時
のフレームシンク比較回路１の出力比較結果のみ有効で
あるとしてフレーム同期保護動作を行う。
Description
【０００１】
【産業上の利用分野】本発明はフレーム同期保護回路に
係り、特に伝送内容をフレームに構成し、複数種類のデ
ータを多重して伝送するディジタル放送若しくは通信に
用いる受信装置のフレーム同期保護回路に関する。
係り、特に伝送内容をフレームに構成し、複数種類のデ
ータを多重して伝送するディジタル放送若しくは通信に
用いる受信装置のフレーム同期保護回路に関する。
【０００２】
【従来の技術】従来より、ディジタル放送やディジタル
通信においては、伝送内容をフレーム同期信号（フレー
ムシンク）などと多重したフレームに構成し、このフレ
ーム単位で伝送するようにしているため、受信装置では
伝送されてきたフレームから伝送内容を正確に受信復調
するため、このフレーム同期信号を検出してフレーム位
置を判定する必要がある。このため、受信装置内にはフ
レーム同期保護回路が必要とされる。
通信においては、伝送内容をフレーム同期信号（フレー
ムシンク）などと多重したフレームに構成し、このフレ
ーム単位で伝送するようにしているため、受信装置では
伝送されてきたフレームから伝送内容を正確に受信復調
するため、このフレーム同期信号を検出してフレーム位
置を判定する必要がある。このため、受信装置内にはフ
レーム同期保護回路が必要とされる。
【０００３】一方、複数種類のフレームを伝送するディ
ジタル放送若しくはディジタル通信においては、例えば
データ圧縮された映像信号と音声信号とを一つのフレー
ムに構成して伝送する際、圧縮モードの違いによりフレ
ーム長が異なるフレームを伝送する。
ジタル放送若しくはディジタル通信においては、例えば
データ圧縮された映像信号と音声信号とを一つのフレー
ムに構成して伝送する際、圧縮モードの違いによりフレ
ーム長が異なるフレームを伝送する。
【０００４】例えば、第一の伝送モードでは、図６
（Ａ）に示すように、データ圧縮された映像信号６２及
び音声信号６３とデータ６４とからなる多重信号の先頭
に、フレームシンク６１を時分割多重した構成の２００
０バイトのフレームを、このフレーム単位で図６（Ｂ）
に示すように伝送する。
（Ａ）に示すように、データ圧縮された映像信号６２及
び音声信号６３とデータ６４とからなる多重信号の先頭
に、フレームシンク６１を時分割多重した構成の２００
０バイトのフレームを、このフレーム単位で図６（Ｂ）
に示すように伝送する。
【０００５】また、第二の伝送モードでは、図６（Ｃ）
に示すように、上記とは異なる圧縮モードでデータ圧縮
された映像信号６６及び音声信号６７とデータ６８とか
らなる多重信号の先頭に、フレームシンク６５を時分割
多重した構成の３０００バイトのフレームを、このフレ
ーム単位で図６（Ｄ）に示すように伝送する。なお、フ
レームシンク６５と６１は、それぞれ同一の固定パター
ンである。
に示すように、上記とは異なる圧縮モードでデータ圧縮
された映像信号６６及び音声信号６７とデータ６８とか
らなる多重信号の先頭に、フレームシンク６５を時分割
多重した構成の３０００バイトのフレームを、このフレ
ーム単位で図６（Ｄ）に示すように伝送する。なお、フ
レームシンク６５と６１は、それぞれ同一の固定パター
ンである。
【０００６】このように、複数種類のフレームを伝送す
るディジタル放送若しくはディジタル通信に適用される
受信装置内に用いられるフレーム同期保護回路は、従来
はフレーム長に対応してフレーム長を決定できるパラメ
ータを外部より設定するようにしている。
るディジタル放送若しくはディジタル通信に適用される
受信装置内に用いられるフレーム同期保護回路は、従来
はフレーム長に対応してフレーム長を決定できるパラメ
ータを外部より設定するようにしている。
【０００７】
【発明が解決しようとする課題】しかるに、従来のフレ
ーム同期保護回路では、上記のように受信信号のフレー
ム長が異なる毎にフレーム長を決定するためのパラメー
タを外部より入力しなければならないため、例えばディ
ジタル放送受信中にチャンネルを切り換えた時にそれま
で視聴していたチャンネルの伝送モードと異なる伝送モ
ードを受信することとなるときには、外部からフレーム
長を決定するためのパラメータを変更設定する操作が必
要となり、極めて操作が煩雑であるという問題がある。
ーム同期保護回路では、上記のように受信信号のフレー
ム長が異なる毎にフレーム長を決定するためのパラメー
タを外部より入力しなければならないため、例えばディ
ジタル放送受信中にチャンネルを切り換えた時にそれま
で視聴していたチャンネルの伝送モードと異なる伝送モ
ードを受信することとなるときには、外部からフレーム
長を決定するためのパラメータを変更設定する操作が必
要となり、極めて操作が煩雑であるという問題がある。
【０００８】本発明は、上記の点に鑑みなされたもの
で、外部入力無しにフレーム同期保護を行い得るフレー
ム同期保護回路を提供することを目的とする。
で、外部入力無しにフレーム同期保護を行い得るフレー
ム同期保護回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、受信したビットストリーム信号とフレー
ムシンクパターンとを比較し、フレームシンク比較結果
を出力するフレームシンク比較回路と、フレームシンク
比較結果とビットストリーム信号と同期したクロックと
を入力信号として受け、フレームシンク比較回路から出
力される一致を示すフレームシンク比較結果のうち、リ
セット後最初と２番目のフレームシンク比較結果の入力
時間間隔を基準フレーム長として検出し記憶する検出・
記憶回路と、フレーム長比較回路及び前方・後方保護回
路とより構成したものである。
達成するため、受信したビットストリーム信号とフレー
ムシンクパターンとを比較し、フレームシンク比較結果
を出力するフレームシンク比較回路と、フレームシンク
比較結果とビットストリーム信号と同期したクロックと
を入力信号として受け、フレームシンク比較回路から出
力される一致を示すフレームシンク比較結果のうち、リ
セット後最初と２番目のフレームシンク比較結果の入力
時間間隔を基準フレーム長として検出し記憶する検出・
記憶回路と、フレーム長比較回路及び前方・後方保護回
路とより構成したものである。
【００１０】ここで、フレーム長比較回路は検出・記憶
回路から入力されるクロックのカウンタ値と、基準フレ
ーム長とをそれぞれ比較してフレーム長一致パルスを出
力すると共に、カウンタ値が基準フレーム長に基づいて
次にフレームシンクが入力されると予測される値に達す
る毎にフレームシンク比較結果有効フラグを出力する。
また、前方・後方保護回路は、フレームシンク比較結果
有効フラグとフレームシンク比較結果とを入力信号とし
て受け、フレームシンク比較結果有効フラグが立ってい
る時のフレームシンク比較結果のみ有効であるとしてフ
レーム同期の前方・後方保護動作を行い、フレーム同期
信号を出力する。
回路から入力されるクロックのカウンタ値と、基準フレ
ーム長とをそれぞれ比較してフレーム長一致パルスを出
力すると共に、カウンタ値が基準フレーム長に基づいて
次にフレームシンクが入力されると予測される値に達す
る毎にフレームシンク比較結果有効フラグを出力する。
また、前方・後方保護回路は、フレームシンク比較結果
有効フラグとフレームシンク比較結果とを入力信号とし
て受け、フレームシンク比較結果有効フラグが立ってい
る時のフレームシンク比較結果のみ有効であるとしてフ
レーム同期の前方・後方保護動作を行い、フレーム同期
信号を出力する。
【００１１】更に、前記検出・記憶回路は、リセット後
最初に一致を示すフレームシンク比較結果が入力された
時に初回一致フラグを出力する初回一致確認回路と、初
回一致フラグが入力されている状態で最初に一致を示す
フレームシンク比較結果が入力された時に二回目一致フ
ラグを出力する二回目一致確認回路と、ビットストリー
ム信号に同期したクロックをカウントすると共に、フレ
ーム長一致パルスにより又は初回一致フラグ及び二回目
一致フラグがそれぞれ出力された直後にそれぞれリセッ
トされるカウンタと、二回目一致フラグが入力された時
のカウンタのカウント値を基準フレーム長として記憶す
るフレーム長記憶回路とより構成される。
最初に一致を示すフレームシンク比較結果が入力された
時に初回一致フラグを出力する初回一致確認回路と、初
回一致フラグが入力されている状態で最初に一致を示す
フレームシンク比較結果が入力された時に二回目一致フ
ラグを出力する二回目一致確認回路と、ビットストリー
ム信号に同期したクロックをカウントすると共に、フレ
ーム長一致パルスにより又は初回一致フラグ及び二回目
一致フラグがそれぞれ出力された直後にそれぞれリセッ
トされるカウンタと、二回目一致フラグが入力された時
のカウンタのカウント値を基準フレーム長として記憶す
るフレーム長記憶回路とより構成される。
【００１２】
【作用】本発明では、検出・記憶回路により、リセット
後最初と２番目のフレームシンク比較結果の入力時間間
隔を検出し、それを基準フレーム長として記憶し、この
記憶基準フレーム長に基づいてフレーム長比較回路にお
いて次にフレームシンクが入力されるであろうと予測さ
れるタイミングを示すカウンタ値がカウンタより入力さ
れた時に、フレームシンク比較結果有効フラグを出力
し、この時のフレームシンク比較回路よりのフレームシ
ンク比較結果のみを有効として、前方・後方保護回路で
フレーム保護動作をさせるようにしたため、フレームシ
ンクが同一である限り、フレーム長が異なる伝送信号を
受信したとしてもフレームシンクを自動的に検出し、保
護することができる。
後最初と２番目のフレームシンク比較結果の入力時間間
隔を検出し、それを基準フレーム長として記憶し、この
記憶基準フレーム長に基づいてフレーム長比較回路にお
いて次にフレームシンクが入力されるであろうと予測さ
れるタイミングを示すカウンタ値がカウンタより入力さ
れた時に、フレームシンク比較結果有効フラグを出力
し、この時のフレームシンク比較回路よりのフレームシ
ンク比較結果のみを有効として、前方・後方保護回路で
フレーム保護動作をさせるようにしたため、フレームシ
ンクが同一である限り、フレーム長が異なる伝送信号を
受信したとしてもフレームシンクを自動的に検出し、保
護することができる。
【００１３】
【実施例】次に、本発明の実施例について図１乃至図５
と共に説明する。図１は本発明の一実施例のブロック図
を示す。同図に示すように、本実施例は、フレームシン
ク比較回路１、初回一致確認回路２、クロックカウンタ
３、二回目一致確認回路４、フレーム長記憶回路５、フ
レーム長比較回路６及び前方・後方保護回路７より構成
されている。このうち、初回一致確認回路２、クロック
カウンタ３、二回目一致確認回路４及びフレーム長記憶
回路５は、前記検出・記憶回路を構成している。
と共に説明する。図１は本発明の一実施例のブロック図
を示す。同図に示すように、本実施例は、フレームシン
ク比較回路１、初回一致確認回路２、クロックカウンタ
３、二回目一致確認回路４、フレーム長記憶回路５、フ
レーム長比較回路６及び前方・後方保護回路７より構成
されている。このうち、初回一致確認回路２、クロック
カウンタ３、二回目一致確認回路４及びフレーム長記憶
回路５は、前記検出・記憶回路を構成している。
【００１４】フレームシンク比較回路１は受信されたビ
ットストリーム信号（受信信号）とフレームシンクの既
知の固定パターン（フレームシンクパターン）とが一致
するか否か比較し、その比較結果（フレームシンク比較
結果）を出力する。初期一致確認回路２はこの比較結果
を入力として受け、パワーオンリセット後や同期保護エ
ラー時リセット後に比較結果が一致したことを確認する
と、それ以後初回一致フラグをセットする。
ットストリーム信号（受信信号）とフレームシンクの既
知の固定パターン（フレームシンクパターン）とが一致
するか否か比較し、その比較結果（フレームシンク比較
結果）を出力する。初期一致確認回路２はこの比較結果
を入力として受け、パワーオンリセット後や同期保護エ
ラー時リセット後に比較結果が一致したことを確認する
と、それ以後初回一致フラグをセットする。
【００１５】二回目一致確認回路４は、フレームシンク
比較結果と初回一致フラグを入力として受け、フレーム
シンク比較結果が初回一致した後、次に一致すると二回
目一致フラグを出力する。クロックカウンタ３は、ビッ
トストリーム信号に同期したクロックを受けて、そのク
ロック数をカウントし、カウント値を出力する。なお、
クロックカウンタ３は、初回一致パルス、二回目一致パ
ルス及びフレーム長一致パルスによりリセットされる。
比較結果と初回一致フラグを入力として受け、フレーム
シンク比較結果が初回一致した後、次に一致すると二回
目一致フラグを出力する。クロックカウンタ３は、ビッ
トストリーム信号に同期したクロックを受けて、そのク
ロック数をカウントし、カウント値を出力する。なお、
クロックカウンタ３は、初回一致パルス、二回目一致パ
ルス及びフレーム長一致パルスによりリセットされる。
【００１６】フレーム長記憶回路５は、クロックカウン
タ３のカウント値と二回目一致パルスを受けて、フレー
ムシンク比較の初回一致から二回目一致までのクロック
数（すなわち、リセット後最初と２番目のフレームシン
ク比較結果の入力時間間隔）を仮の１フレームの長さと
し、基準フレーム長として記憶する。
タ３のカウント値と二回目一致パルスを受けて、フレー
ムシンク比較の初回一致から二回目一致までのクロック
数（すなわち、リセット後最初と２番目のフレームシン
ク比較結果の入力時間間隔）を仮の１フレームの長さと
し、基準フレーム長として記憶する。
【００１７】フレーム長比較回路６は、クロックカウン
タ３のカウント値とフレーム長記憶回路５で記憶された
基準フレーム長を受けて、カウント値と基準フレーム長
が一致するか否か比較し、両者が一致するとフレーム長
一致パルスを出力する。また、フレーム長比較回路６
は、クロックカウンタ３からの入力カウント値が次にフ
レームシンクが来ると予想される値になると、フレーム
シンク比較結果有効フラグを出力する。
タ３のカウント値とフレーム長記憶回路５で記憶された
基準フレーム長を受けて、カウント値と基準フレーム長
が一致するか否か比較し、両者が一致するとフレーム長
一致パルスを出力する。また、フレーム長比較回路６
は、クロックカウンタ３からの入力カウント値が次にフ
レームシンクが来ると予想される値になると、フレーム
シンク比較結果有効フラグを出力する。
【００１８】前方・後方保護回路７は、フレームシンク
比較回路１からのフレームシンク比較結果とフレーム長
比較回路６からのフレームシンク比較結果有効フラグと
を入力信号として受け、フレーム同期の前方・後方保護
を行い、フレーム同期信号を出力するか、又はフレーム
同期保護エラーが生じた際には保護エラー時リセット信
号を出力し、初回一致確認回路２及び二回目一致確認回
路４をリセットする。
比較回路１からのフレームシンク比較結果とフレーム長
比較回路６からのフレームシンク比較結果有効フラグと
を入力信号として受け、フレーム同期の前方・後方保護
を行い、フレーム同期信号を出力するか、又はフレーム
同期保護エラーが生じた際には保護エラー時リセット信
号を出力し、初回一致確認回路２及び二回目一致確認回
路４をリセットする。
【００１９】次に、本実施例の動作について図２乃至図
６を用いて説明する。図２は本実施例におけるリセット
後からフレームシンク比較初回一致までの動作説明用フ
ローチャート、図３は本実施例における初回一致から二
回目一致までの動作説明用フローチャート、図４は本実
施例における二回目一致からフレーム同期保護及びフレ
ームシンク出力までの動作説明用フローチャートであ
る。
６を用いて説明する。図２は本実施例におけるリセット
後からフレームシンク比較初回一致までの動作説明用フ
ローチャート、図３は本実施例における初回一致から二
回目一致までの動作説明用フローチャート、図４は本実
施例における二回目一致からフレーム同期保護及びフレ
ームシンク出力までの動作説明用フローチャートであ
る。
【００２０】また、図５は本実施例におけるリセットか
ら三回目一致までのタイミングチャートである。図６は
フレーム構成と伝送信号の各例を示す図である。なお、
本明細書において、「リセット」とは、パワーオンリセ
ットと保護同期エラー時リセットを指すものとする。
ら三回目一致までのタイミングチャートである。図６は
フレーム構成と伝送信号の各例を示す図である。なお、
本明細書において、「リセット」とは、パワーオンリセ
ットと保護同期エラー時リセットを指すものとする。
【００２１】まず、受信機の電源を図５の時刻でオン
することによりパワーオンリセットがかかる（図２のス
テップ２１）。このパワーオンリセットにより、フレー
ムシンク比較回路１が１クロック毎に受信信号とフレー
ムシンクパターンとを比較し（図２のステップ２２）、
両者が一致するとハイレベル（Ｈレベル）のパルスをフ
レームシンク比較結果として出力する。
することによりパワーオンリセットがかかる（図２のス
テップ２１）。このパワーオンリセットにより、フレー
ムシンク比較回路１が１クロック毎に受信信号とフレー
ムシンクパターンとを比較し（図２のステップ２２）、
両者が一致するとハイレベル（Ｈレベル）のパルスをフ
レームシンク比較結果として出力する。
【００２２】従って、上記のパワーオンリセット後に図
５（Ａ）に示す如く受信信号中のフレームシンクが入力
されるものとすると、このパワーオンリセット後、最初
に受信されるフレームシンクａ１が入力された時点でフ
レームシンク比較回路１から図５（Ｂ）に示すＨレベル
のパルス（フレームシンク比較結果）ｂ１が出力され
る。
５（Ａ）に示す如く受信信号中のフレームシンクが入力
されるものとすると、このパワーオンリセット後、最初
に受信されるフレームシンクａ１が入力された時点でフ
レームシンク比較回路１から図５（Ｂ）に示すＨレベル
のパルス（フレームシンク比較結果）ｂ１が出力され
る。
【００２３】初回一致確認回路２はこのパルスｂ１を受
けると、初回一致と判断して図５（Ｃ）に示す如く初回
一致フラグをハイレベルにして出力する（図２及び図３
のステップ２３、図５の時刻）。また、この時クロッ
クカウンタ３は初回一致確認回路２から出力される初回
一致パルスによりリセットされる。
けると、初回一致と判断して図５（Ｃ）に示す如く初回
一致フラグをハイレベルにして出力する（図２及び図３
のステップ２３、図５の時刻）。また、この時クロッ
クカウンタ３は初回一致確認回路２から出力される初回
一致パルスによりリセットされる。
【００２４】初回一致フラグがハイレベルになった後
も、フレームシンク比較回路１は受信信号とフレームシ
ンクパターンとの比較動作を継続しており（図３のステ
ップ３１）、パワーオンリセット後図５（Ａ）にａ２で
示す２番目のフレームシンクが入力されると、同図
（Ｂ）にｂ２で示す如く時刻でＨレベルのパルスを出
力する。
も、フレームシンク比較回路１は受信信号とフレームシ
ンクパターンとの比較動作を継続しており（図３のステ
ップ３１）、パワーオンリセット後図５（Ａ）にａ２で
示す２番目のフレームシンクが入力されると、同図
（Ｂ）にｂ２で示す如く時刻でＨレベルのパルスを出
力する。
【００２５】二回目一致確認回路４は上記のＨレベルの
初回一致フラグが初回一致確認回路２から入力されてい
る状態において、フレームシンク比較回路１から最初に
Ｈレベルのパルスｂ２を受けた時点で、図５（Ｄ）に
示す如く二回目一致フラグをＨレベルにしてフレーム長
記憶回路５へ出力する（図３及び図４のステップ３
２）。
初回一致フラグが初回一致確認回路２から入力されてい
る状態において、フレームシンク比較回路１から最初に
Ｈレベルのパルスｂ２を受けた時点で、図５（Ｄ）に
示す如く二回目一致フラグをＨレベルにしてフレーム長
記憶回路５へ出力する（図３及び図４のステップ３
２）。
【００２６】フレーム長記憶回路５はこのＨレベルの二
回目一致フラグが入力された時点でのクロックカウン
タ３のカウント値を基準フレーム長として記憶する（図
４のステップ４１）。この時のクロックカウンタ３のカ
ウント値は、図５（Ｅ）にｅで示す如く、時刻で初回
一致パルスによりリセット後時刻までのクロックのカ
ウント数であり、時刻からまでの時間に対応した値
を示している。このカウント値ｅは前方・後方保護回路
７で同期保護を行うための基準フレーム長となる。
回目一致フラグが入力された時点でのクロックカウン
タ３のカウント値を基準フレーム長として記憶する（図
４のステップ４１）。この時のクロックカウンタ３のカ
ウント値は、図５（Ｅ）にｅで示す如く、時刻で初回
一致パルスによりリセット後時刻までのクロックのカ
ウント数であり、時刻からまでの時間に対応した値
を示している。このカウント値ｅは前方・後方保護回路
７で同期保護を行うための基準フレーム長となる。
【００２７】なお、クロックカウンタ３は上記の二回目
一致フラグがハイレベルになった直後に二回目一致確認
回路４から出力されるＨレベルの二回目一致パルスによ
りリセットされる。
一致フラグがハイレベルになった直後に二回目一致確認
回路４から出力されるＨレベルの二回目一致パルスによ
りリセットされる。
【００２８】ここで、受信信号は従来と同様に、複数種
類のフレーム長のうちのいずれかであり、例えば図６
（Ａ）のフレーム構成の信号が同図（Ｂ）に示す如くに
正常に受信されている時には、上記の基準フレーム長は
２０００バイトとなり、同図（Ｃ）のフレーム構成の信
号が同図（Ｄ）に示す如くに正常に受信されている時に
は、上記の基準フレーム長は３０００バイトとなる。
類のフレーム長のうちのいずれかであり、例えば図６
（Ａ）のフレーム構成の信号が同図（Ｂ）に示す如くに
正常に受信されている時には、上記の基準フレーム長は
２０００バイトとなり、同図（Ｃ）のフレーム構成の信
号が同図（Ｄ）に示す如くに正常に受信されている時に
は、上記の基準フレーム長は３０００バイトとなる。
【００２９】なお、図６（Ａ）及び（Ｃ）のフレーム長
は、伝送内容などにより異なっているが、両者が混在し
て入力されることはなく、どちらか一方が連続して入力
されることは従来と同様である。また、フレームシンク
６１及び６５はそれぞれ同一の固定パターンで、フレー
ムシンク比較回路１に入力されるフレームシンクパター
ンと同一である。
は、伝送内容などにより異なっているが、両者が混在し
て入力されることはなく、どちらか一方が連続して入力
されることは従来と同様である。また、フレームシンク
６１及び６５はそれぞれ同一の固定パターンで、フレー
ムシンク比較回路１に入力されるフレームシンクパター
ンと同一である。
【００３０】二回目一致後は図４のフローチャートに従
って処理が行われる。すなわち、フレーム長比較回路６
は、フレーム長記憶回路５から入力される上記の基準フ
レーム長に基づき、次のフレームシンクが来ると予測さ
れる値を求め、この予測値とクロックカウンタ３でカウ
ントされているカウント値とを比較し（ステップ４
２）、両者が一致するとＨレベルのパルスをフレームシ
ンク比較結果有効フラグを出力する（ステップ４３）。
って処理が行われる。すなわち、フレーム長比較回路６
は、フレーム長記憶回路５から入力される上記の基準フ
レーム長に基づき、次のフレームシンクが来ると予測さ
れる値を求め、この予測値とクロックカウンタ３でカウ
ントされているカウント値とを比較し（ステップ４
２）、両者が一致するとＨレベルのパルスをフレームシ
ンク比較結果有効フラグを出力する（ステップ４３）。
【００３１】図５の例では、３番目のフレームシンクａ
３の入力によりフレームシンク比較回路１から３回目の
一致パルスｂ３が出力される時点に対応した時刻で、
図５（Ｆ）に示す如く上記のフレームシンク比較結果有
効フラグが出力される。このフレームシンク比較結果有
効フラグは前方・後方保護回路７へ供給されると共に、
これに対応したフレーム長一致パルスがフレーム長比較
回路６からクロックカウンタ３へ供給されて、これをリ
セットする。
３の入力によりフレームシンク比較回路１から３回目の
一致パルスｂ３が出力される時点に対応した時刻で、
図５（Ｆ）に示す如く上記のフレームシンク比較結果有
効フラグが出力される。このフレームシンク比較結果有
効フラグは前方・後方保護回路７へ供給されると共に、
これに対応したフレーム長一致パルスがフレーム長比較
回路６からクロックカウンタ３へ供給されて、これをリ
セットする。
【００３２】前方・後方保護回路７は、フレームシンク
比較回路１からのフレームシンク比較結果（図４にステ
ップ２２で示す）と、フレーム長比較回路６からのフレ
ームシンク比較結果有効フラグとを受け、フレームシン
ク比較結果有効フラグがＨレベルである時のフレームシ
ンク比較結果のみ有効であるとしてフレーム同期保護動
作を行う（図４のステップ４４）。
比較回路１からのフレームシンク比較結果（図４にステ
ップ２２で示す）と、フレーム長比較回路６からのフレ
ームシンク比較結果有効フラグとを受け、フレームシン
ク比較結果有効フラグがＨレベルである時のフレームシ
ンク比較結果のみ有効であるとしてフレーム同期保護動
作を行う（図４のステップ４４）。
【００３３】すなわち、前方・後方保護回路７は、有効
としたフレームシンク比較結果が設定された後方保護回
数を満足した場合に同期状態に入り、以後保護を行った
フレーム同期信号を、入力されるフレームシンク比較結
果とフレームシンク比較結果有効フラグに同期して出力
する。
としたフレームシンク比較結果が設定された後方保護回
数を満足した場合に同期状態に入り、以後保護を行った
フレーム同期信号を、入力されるフレームシンク比較結
果とフレームシンク比較結果有効フラグに同期して出力
する。
【００３４】また、前方・後方保護回路７は、入力され
るフレームシンク比較結果とフレームシンク比較結果有
効フラグとが、設定された前方保護回数だけ不一致であ
ると検出した時に同期外れとみなし、保護エラー時リセ
ット信号を出力する。この保護エラー時リセット信号を
受けた初回一致確認回路２と二回目一致確認回路４は、
データがリセットされ、再び確認動作を開始する。
るフレームシンク比較結果とフレームシンク比較結果有
効フラグとが、設定された前方保護回数だけ不一致であ
ると検出した時に同期外れとみなし、保護エラー時リセ
ット信号を出力する。この保護エラー時リセット信号を
受けた初回一致確認回路２と二回目一致確認回路４は、
データがリセットされ、再び確認動作を開始する。
【００３５】このように、本実施例によれば、受信信号
のフレーム長を示す基準フレーム長を生成し、これを基
準として前方・後方保護回路７においてフレームシンク
比較結果と比較するようにしているため、受信信号のフ
レーム長に関するパラメータを外部から入力しなくとも
フレームシンクを容易に検出し、保護することができ、
従ってパラメータ入力操作を不要にできる。
のフレーム長を示す基準フレーム長を生成し、これを基
準として前方・後方保護回路７においてフレームシンク
比較結果と比較するようにしているため、受信信号のフ
レーム長に関するパラメータを外部から入力しなくとも
フレームシンクを容易に検出し、保護することができ、
従ってパラメータ入力操作を不要にできる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
フレーム長が異なる伝送信号を受信したとしてもフレー
ムシンクを自動的に検出し、保護することができるた
め、フレーム長が複数種類存在する信号を伝送するディ
ジタル放送又はディジタル通信に適用した場合、フレー
ム長変更のためのパラメータを外部から設定しなくとも
１台の受信機でフレーム同期保護動作ができ、よって、
受信途中にフレーム長が変化した場合でも、外部からの
フレーム長変更のためのパラメータ設定操作を不要にで
き、操作性を従来に比し大幅に向上することができる。
フレーム長が異なる伝送信号を受信したとしてもフレー
ムシンクを自動的に検出し、保護することができるた
め、フレーム長が複数種類存在する信号を伝送するディ
ジタル放送又はディジタル通信に適用した場合、フレー
ム長変更のためのパラメータを外部から設定しなくとも
１台の受信機でフレーム同期保護動作ができ、よって、
受信途中にフレーム長が変化した場合でも、外部からの
フレーム長変更のためのパラメータ設定操作を不要にで
き、操作性を従来に比し大幅に向上することができる。
【図１】本発明の一実施例のブロック図である。
【図２】図１のリセット後からフレームシンク比較初回
一致までのフローチャートである。
一致までのフローチャートである。
【図３】図１の初回一致後から二回目一致までのフロー
チャートである。
チャートである。
【図４】図１の二回目一致からフレーム同期保護及びフ
レームシンク出力までのフローチャートである。
レームシンク出力までのフローチャートである。
【図５】図１のリセットから三回目一致までの各部のタ
イミングチャートである。
イミングチャートである。
【図６】フレーム構成と伝送信号の構成の各例を示す図
である。
である。
１ フレームシンク比較回路 ２ 初回一致確認回路 ３ クロックカウンタ ４ 二回目一致確認回路 ５ フレーム長記憶回路 ６ フレーム長比較回路 ７ 前方・後方保護回路
Claims (2)
- 【請求項１】 受信したビットストリーム信号とフレー
ムシンクパターンとを比較し、フレームシンク比較結果
を出力するフレームシンク比較回路と、 該フレームシンク比較結果と前記ビットストリーム信号
と同期したクロックとを入力信号として受け、該フレー
ムシンク比較回路から出力される一致を示すフレームシ
ンク比較結果のうち、リセット後最初と２番目のフレー
ムシンク比較結果の入力時間間隔を基準フレーム長とし
て検出し記憶する検出・記憶回路と、 該検出・記憶回路から入力される前記クロックのカウン
タ値と、該基準フレーム長とをそれぞれ比較してフレー
ム長一致パルスを出力すると共に、該カウンタ値が該基
準フレーム長に基づいて次にフレームシンクが入力され
ると予測される値に達する毎にフレームシンク比較結果
有効フラグを出力するフレーム長比較回路と、 該フレームシンク比較結果有効フラグと前記フレームシ
ンク比較結果とを入力信号として受け、フレームシンク
比較結果有効フラグが立っている時のフレームシンク比
較結果のみ有効であるとしてフレーム同期の前方・後方
保護動作を行い、フレーム同期信号を出力する前方・後
方保護回路とを有することを特徴とするフレーム同期保
護回路。 - 【請求項２】 前記検出・記憶回路は、リセット後最初
に前記一致を示すフレームシンク比較結果が入力された
時に初回一致フラグを出力する初回一致確認回路と、該
初回一致フラグが入力されている状態で最初に前記一致
を示すフレームシンク比較結果が入力された時に二回目
一致フラグを出力する二回目一致確認回路と、前記ビッ
トストリーム信号に同期したクロックをカウントすると
共に、前記フレーム長一致パルスにより又は前記初回一
致フラグ及び二回目一致フラグがそれぞれ出力された直
後にそれぞれリセットされるカウンタと、該二回目一致
フラグが入力された時の該カウンタのカウント値を前記
基準フレーム長として記憶するフレーム長記憶回路とよ
りなることを特徴とする請求項１記載のフレーム同期保
護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6185277A JP2697622B2 (ja) | 1994-07-14 | 1994-07-14 | フレーム同期保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6185277A JP2697622B2 (ja) | 1994-07-14 | 1994-07-14 | フレーム同期保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832573A true JPH0832573A (ja) | 1996-02-02 |
| JP2697622B2 JP2697622B2 (ja) | 1998-01-14 |
Family
ID=16168021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6185277A Expired - Lifetime JP2697622B2 (ja) | 1994-07-14 | 1994-07-14 | フレーム同期保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697622B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516039B1 (en) * | 1998-03-06 | 2003-02-04 | Mitsubishi Denki Kabushiki Kaisha | Digital audio broadcast receiver acquiring frame synchronization quickly in the presence of noise |
| US6546065B1 (en) | 1999-01-28 | 2003-04-08 | Oki Electric Industry Co., Ltd. | Frame synchronous circuit |
-
1994
- 1994-07-14 JP JP6185277A patent/JP2697622B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516039B1 (en) * | 1998-03-06 | 2003-02-04 | Mitsubishi Denki Kabushiki Kaisha | Digital audio broadcast receiver acquiring frame synchronization quickly in the presence of noise |
| US6546065B1 (en) | 1999-01-28 | 2003-04-08 | Oki Electric Industry Co., Ltd. | Frame synchronous circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697622B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW376651B (en) | A digital signal system having a sync confidence counter | |
| JPH10224338A (ja) | 同期検出回路 | |
| JP4611967B2 (ja) | 取外し可能な条件付きアクセスモジュールの縦続方法と、その方法を実行する所定のシーケンスの挿入回路及び検出回路 | |
| JP2697622B2 (ja) | フレーム同期保護回路 | |
| EP0817503B1 (en) | Decoding apparatus and decoding method | |
| US6118819A (en) | MPEG-2 transport stream data detection device and method | |
| US6831702B1 (en) | Method of and apparatus for identifying a signal transmitting source | |
| US6188438B1 (en) | Method of and apparatus for identifying a signal transmitting source | |
| JP3322561B2 (ja) | Ｆｍ文字多重放送用受信機 | |
| JP2525103B2 (ja) | Ｆｍ多重放送受信機 | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JP2536443B2 (ja) | フレ―ム同期検出保護回路 | |
| EP0819352B1 (en) | Vertical synchronisation signal detector | |
| KR20010018378A (ko) | 트랜스포트 패킷의 동기를 검출하는 장치 | |
| JP2959520B2 (ja) | 同期保護装置 | |
| EP0580287B1 (en) | Method and apparatus for detecting a frame sync signal | |
| JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
| JPH0646048A (ja) | 同期検出装置および同期検出保護方法 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JPH01319380A (ja) | 放送ファクシミリ受信装置 | |
| JP2748912B2 (ja) | フレーム同期回路 | |
| JP2987273B2 (ja) | 同期信号処理回路 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JPH0134489B2 (ja) | ||
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 |