JPH08327392A - 静電容量型センサ - Google Patents
静電容量型センサInfo
- Publication number
- JPH08327392A JPH08327392A JP7131965A JP13196595A JPH08327392A JP H08327392 A JPH08327392 A JP H08327392A JP 7131965 A JP7131965 A JP 7131965A JP 13196595 A JP13196595 A JP 13196595A JP H08327392 A JPH08327392 A JP H08327392A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- phase difference
- terminal
- delay circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Levels Of Liquids Or Fluent Solid Materials (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】 ノイズによる誤動作を少なくし、かつ検出距
離の変化が少ない安定した静電容量型センサを提供す
る。 【構成】 タイマ６から信号が発生した際、端子Ｐｄの
レベルが“０”、すなわち物体を検出していないとき、
端子Ｐｅから入力するパルスのパルス幅がｗＳ〜ｗＬの
範囲に含まれる場合、異常なしと判断して動作を終了
し、このパルス幅がｗＳより小さい場合、コンデンサ７
ｄ〜７ｇの接続状態および端子Ｐｅから入力するパルス
のパルス幅に応じてスイッチ部７ａ、７ｂを制御し、遅
延回路２と遅延回路４の位相差の位相差がｗＳ〜ｗＬの
範囲に含まれるようにし、このパルス幅がｗＬより大き
い場合、コンデンサ７ｄ〜７ｇの接続状態および端子Ｐ
ｅから入力するパルスのパルス幅に応じてスイッチ部７
ａ、７ｂを制御し、遅延回路２と遅延回路４の位相差が
ｗＳ〜ｗＬの範囲に含まれるようにする。
離の変化が少ない安定した静電容量型センサを提供す
る。 【構成】 タイマ６から信号が発生した際、端子Ｐｄの
レベルが“０”、すなわち物体を検出していないとき、
端子Ｐｅから入力するパルスのパルス幅がｗＳ〜ｗＬの
範囲に含まれる場合、異常なしと判断して動作を終了
し、このパルス幅がｗＳより小さい場合、コンデンサ７
ｄ〜７ｇの接続状態および端子Ｐｅから入力するパルス
のパルス幅に応じてスイッチ部７ａ、７ｂを制御し、遅
延回路２と遅延回路４の位相差の位相差がｗＳ〜ｗＬの
範囲に含まれるようにし、このパルス幅がｗＬより大き
い場合、コンデンサ７ｄ〜７ｇの接続状態および端子Ｐ
ｅから入力するパルスのパルス幅に応じてスイッチ部７
ａ、７ｂを制御し、遅延回路２と遅延回路４の位相差が
ｗＳ〜ｗＬの範囲に含まれるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、静電容量型センサに関
するものである。
するものである。
【０００２】
【従来の技術】従来の静電容量型近接センサとしては、
実公昭６３−３６２４６号公報に開示されているものが
ある。具体的に説明すると、パルス発生回路と、このパ
ルス発生回路の出力を２つに分岐させ、各々の出力を遅
延させる２つの遅延回路と、これら２つの遅延回路の少
なくとも一方に接続され、物体の近接によって静電容量
が変化する検出電極と、この２つの遅延回路の出力信号
の位相の進み遅れを判定して信号を出力する位相弁別回
路を有している。
実公昭６３−３６２４６号公報に開示されているものが
ある。具体的に説明すると、パルス発生回路と、このパ
ルス発生回路の出力を２つに分岐させ、各々の出力を遅
延させる２つの遅延回路と、これら２つの遅延回路の少
なくとも一方に接続され、物体の近接によって静電容量
が変化する検出電極と、この２つの遅延回路の出力信号
の位相の進み遅れを判定して信号を出力する位相弁別回
路を有している。
【０００３】このようなセンサの各部の出力信号の関係
を図５に示す。図５（ａ）において、Ｐａはパルス発生
器の出力信号であり、Ｐｂは検出電極の接続された遅延
回路によって（ｔ１−ｔ０）時間遅延された信号、Ｐｃ
はもう１つの遅延回路によって（ｔ２−ｔ０）時間遅延
された信号を示す。
を図５に示す。図５（ａ）において、Ｐａはパルス発生
器の出力信号であり、Ｐｂは検出電極の接続された遅延
回路によって（ｔ１−ｔ０）時間遅延された信号、Ｐｃ
はもう１つの遅延回路によって（ｔ２−ｔ０）時間遅延
された信号を示す。
【０００４】通常２つの遅延回路の出力信号Ｐｂ、Ｐｃ
の位相差は、所定の時間間隔（ｔ２−ｔ１）を保ってお
り、位相弁別回路の出力Ｐｄは低レベル（以下“０”と
いう）であるが、物体が検出電極に近づいたときは図５
（ｂ）に示すように信号Ｐｂは信号Ｐｃに対して十分な
時間（ｔ２−ｔ４）遅れるように回路定数が設定されて
いる。したがって、物体が検出電極に近接すると位相弁
別回路の出力Ｐｄは高レベル（以下、“１”という）に
変化する。
の位相差は、所定の時間間隔（ｔ２−ｔ１）を保ってお
り、位相弁別回路の出力Ｐｄは低レベル（以下“０”と
いう）であるが、物体が検出電極に近づいたときは図５
（ｂ）に示すように信号Ｐｂは信号Ｐｃに対して十分な
時間（ｔ２−ｔ４）遅れるように回路定数が設定されて
いる。したがって、物体が検出電極に近接すると位相弁
別回路の出力Ｐｄは高レベル（以下、“１”という）に
変化する。
【０００５】なお、出力信号Ｐｄは、信号Ｐｃの立ち上
がり時に信号Ｐｂが“１”のときは“０”、信号Ｐｃの
立ち上がり時に信号Ｐｂが“０”のときは“１”となる
ものとする。
がり時に信号Ｐｂが“１”のときは“０”、信号Ｐｃの
立ち上がり時に信号Ｐｂが“０”のときは“１”となる
ものとする。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ものは、周囲温度の変化やセンサ表面の汚れ、または結
露等によって図６（ａ）に示すように、信号Ｐｂがｔ５
の位置まで移動して信号Ｐｃとの位相差が小さくなって
しまう現象（いわゆるドリフト）が発生する。この時に
検出電極にノイズが乗ったりすると、信号Ｐｂは図６
（ｂ）のようにｔ６まで移動し、信号Ｐｃと位相が逆転
してＰｄに“１”が出力され誤動作となってしまう。
ものは、周囲温度の変化やセンサ表面の汚れ、または結
露等によって図６（ａ）に示すように、信号Ｐｂがｔ５
の位置まで移動して信号Ｐｃとの位相差が小さくなって
しまう現象（いわゆるドリフト）が発生する。この時に
検出電極にノイズが乗ったりすると、信号Ｐｂは図６
（ｂ）のようにｔ６まで移動し、信号Ｐｃと位相が逆転
してＰｄに“１”が出力され誤動作となってしまう。
【０００７】また、上記とは逆に、外部環境の変化によ
り信号Ｐｂと信号Ｐｃの位相差が大きくなるようなドリ
フトがあった場合、物体が近づいても信号ＰｂとＰｃの
位相差がなかなか逆転せず、検出距離が低下してしま
う。
り信号Ｐｂと信号Ｐｃの位相差が大きくなるようなドリ
フトがあった場合、物体が近づいても信号ＰｂとＰｃの
位相差がなかなか逆転せず、検出距離が低下してしま
う。
【０００８】本発明の目的は、ノイズによる誤動作を少
なくし、かつ検出距離の変化が少ない安定した静電容量
型センサを提供することである。
なくし、かつ検出距離の変化が少ない安定した静電容量
型センサを提供することである。
【０００９】
【課題を解決するための手段】本発明は、パルス発生手
段と、物体の近接に応じて容量成分が変化する静電容量
型変換手段と、上記静電容量型変換手段の容量成分の変
化に応じて上記パルス発生手段の出力を遅延する第１の
遅延手段と、上記パルス発生手段の出力を遅延する第２
の遅延手段と、上記第１および第２の遅延手段の出力の
位相差が所望の位相差に達した際に、検出信号を発生す
る出力発生手段と、上記検出信号の非発生時に上記第１
と第２の遅延手段の出力の位相差が予め設定した範囲か
ら外れている際に、上記第１または第２の遅延手段の遅
延時間を制御して上記位相差が上記所望の範囲内に含ま
れるように調整する調整手段とを設けることにより、上
記の目的を達成している。
段と、物体の近接に応じて容量成分が変化する静電容量
型変換手段と、上記静電容量型変換手段の容量成分の変
化に応じて上記パルス発生手段の出力を遅延する第１の
遅延手段と、上記パルス発生手段の出力を遅延する第２
の遅延手段と、上記第１および第２の遅延手段の出力の
位相差が所望の位相差に達した際に、検出信号を発生す
る出力発生手段と、上記検出信号の非発生時に上記第１
と第２の遅延手段の出力の位相差が予め設定した範囲か
ら外れている際に、上記第１または第２の遅延手段の遅
延時間を制御して上記位相差が上記所望の範囲内に含ま
れるように調整する調整手段とを設けることにより、上
記の目的を達成している。
【００１０】上記第１および第２の遅延手段は、それぞ
れ抵抗と容量成分を備え、これら抵抗と容量成分に応じ
て上記遅延時間を設定するものであり、上記調整手段
は、上記第１または第２の遅延手段の抵抗成分または容
量成分を変更することにより、上記位相差を調整するも
のであることが望ましい。
れ抵抗と容量成分を備え、これら抵抗と容量成分に応じ
て上記遅延時間を設定するものであり、上記調整手段
は、上記第１または第２の遅延手段の抵抗成分または容
量成分を変更することにより、上記位相差を調整するも
のであることが望ましい。
【００１１】上記第１および第２の遅延手段は、積分回
路およびこの積分回路の出力を２値信号に変換する変換
手段を備え、上記調整手段は、上記変換手段のしきい値
電圧を調整することにより、上記位相差を調整するもの
であることが望ましい。
路およびこの積分回路の出力を２値信号に変換する変換
手段を備え、上記調整手段は、上記変換手段のしきい値
電圧を調整することにより、上記位相差を調整するもの
であることが望ましい。
【００１２】上記調整手段は、所望時間間隔ごとに動作
するものであることが望ましい。
するものであることが望ましい。
【００１３】
【実施例】以下、本発明を図面に示す実施例に基づいて
具体的に説明する。
具体的に説明する。
【００１４】図１において、１はパルス発生手段を構成
するパルス発生回路で、パルス信号Ｐａを出力する。２
は第１の遅延手段を構成する遅延回路で、抵抗２ａ、コ
ンデンサ２ｂからなる積分回路２ｃおよび変換手段を構
成する２値化回路２ｄ等からなり、遅延回路２には物体
の近接に応じて静電容量が変化する静電容量型変換手段
を構成する検出電極３が接続してある。いま、静電容量
Ｃ１はコンデンサ２ｂと検出電極３によって生じる静電
容量とを加えたものとして示してある。４は第２の遅延
手段を構成する遅延回路で、抵抗４ａ、コンデンサ４ｂ
からなる積分回路４ｃおよび変換手段を構成する２値化
回路４ｄ等からなる。なお、遅延回路４にも検出電極３
とは別の検出電極を接続して、静電容量を構成してもよ
い。５は出力発生手段を構成する位相弁別回路で、遅延
回路２、４の出力信号の位相を比較してその進み遅れを
示す信号、すなわち検出信号（端子Ｐｄに出力）および
その位相差を示す信号（端子Ｐｅに出力）を出力する。
検出信号は端子ＴＯから外部へ出力される。６はタイマ
である。７は調整手段で、スイッチ部７ａ，７ｂ、スイ
ッチ制御回路７ｃ、コンデンサ７ｄ，７ｅ，７ｆ，７ｇ
等からなる。なお、コンデンサ７ｄと７ｅおよびコンデ
ンサ７ｆと７ｇとは、それぞれ静電容量が異なるものを
用いる。
するパルス発生回路で、パルス信号Ｐａを出力する。２
は第１の遅延手段を構成する遅延回路で、抵抗２ａ、コ
ンデンサ２ｂからなる積分回路２ｃおよび変換手段を構
成する２値化回路２ｄ等からなり、遅延回路２には物体
の近接に応じて静電容量が変化する静電容量型変換手段
を構成する検出電極３が接続してある。いま、静電容量
Ｃ１はコンデンサ２ｂと検出電極３によって生じる静電
容量とを加えたものとして示してある。４は第２の遅延
手段を構成する遅延回路で、抵抗４ａ、コンデンサ４ｂ
からなる積分回路４ｃおよび変換手段を構成する２値化
回路４ｄ等からなる。なお、遅延回路４にも検出電極３
とは別の検出電極を接続して、静電容量を構成してもよ
い。５は出力発生手段を構成する位相弁別回路で、遅延
回路２、４の出力信号の位相を比較してその進み遅れを
示す信号、すなわち検出信号（端子Ｐｄに出力）および
その位相差を示す信号（端子Ｐｅに出力）を出力する。
検出信号は端子ＴＯから外部へ出力される。６はタイマ
である。７は調整手段で、スイッチ部７ａ，７ｂ、スイ
ッチ制御回路７ｃ、コンデンサ７ｄ，７ｅ，７ｆ，７ｇ
等からなる。なお、コンデンサ７ｄと７ｅおよびコンデ
ンサ７ｆと７ｇとは、それぞれ静電容量が異なるものを
用いる。
【００１５】次に、図２を参照して動作を説明する。な
お、同図において、Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ、Ｐｅ、Ｐ
ｔは、図１に示した端子の出力状態を示している。
お、同図において、Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ、Ｐｅ、Ｐ
ｔは、図１に示した端子の出力状態を示している。
【００１６】いま、スイッチ部７ａ、７ｂのそれぞれの
共通端子ａはそれぞれ端子ｂに接続しているものとす
る。すなわち、遅延回路２，４にはコンデンサ７ｄ〜７
ｇのいずれも接続されていない状態であるとする。そし
て、検出電極３に物体が接近していない状態（以下、通
常状態とする）であるとする。図２においては、この状
態をＴ１で示す。
共通端子ａはそれぞれ端子ｂに接続しているものとす
る。すなわち、遅延回路２，４にはコンデンサ７ｄ〜７
ｇのいずれも接続されていない状態であるとする。そし
て、検出電極３に物体が接近していない状態（以下、通
常状態とする）であるとする。図２においては、この状
態をＴ１で示す。
【００１７】この場合、端子Ｐｃに出力される信号は、
端子Ｐｂに出力される信号より所定時間（ｗ１）遅れた
信号となるように遅延回路２，４を調整してある。な
お、ｗ１は後述するｗＳとｗＬの間に含まれる範囲、す
なわちｗＳ≦ｗ１≦ｗＬを満たすものとする。位相弁別
回路５は端子Ｐｃを介して入力する信号波形の立上がり
でトリガされ、端子Ｐｂを介して入力する信号が“１”
であるとき端子Ｐｄに“０”を出力し、端子Ｐｂを介し
て入力する信号が“０”であるとき端子Ｐｄに“１”を
出力する。すなわち、端子Ｐｄに表れる出力レベルは、
遅延回路２の遅延時間が遅延回路４の遅延時間より小さ
い場合“０”になり、遅延回路２の遅延時間が遅延回路
４の遅延時間より大きい場合“１”になる。よって、端
子Ｐｄへの出力は通常状態では“０”となり、検出電極
３に所望の物体が近接すると“１”（検出信号）とな
る。いまの場合、通常状態なので端子Ｐｄには“０”が
出力される。また、位相弁別回路５は遅延回路２と遅延
回路４とから出力されるパルスの立上がり時の位相差を
パルス幅とするパルスを端子Ｐｅに出力する。
端子Ｐｂに出力される信号より所定時間（ｗ１）遅れた
信号となるように遅延回路２，４を調整してある。な
お、ｗ１は後述するｗＳとｗＬの間に含まれる範囲、す
なわちｗＳ≦ｗ１≦ｗＬを満たすものとする。位相弁別
回路５は端子Ｐｃを介して入力する信号波形の立上がり
でトリガされ、端子Ｐｂを介して入力する信号が“１”
であるとき端子Ｐｄに“０”を出力し、端子Ｐｂを介し
て入力する信号が“０”であるとき端子Ｐｄに“１”を
出力する。すなわち、端子Ｐｄに表れる出力レベルは、
遅延回路２の遅延時間が遅延回路４の遅延時間より小さ
い場合“０”になり、遅延回路２の遅延時間が遅延回路
４の遅延時間より大きい場合“１”になる。よって、端
子Ｐｄへの出力は通常状態では“０”となり、検出電極
３に所望の物体が近接すると“１”（検出信号）とな
る。いまの場合、通常状態なので端子Ｐｄには“０”が
出力される。また、位相弁別回路５は遅延回路２と遅延
回路４とから出力されるパルスの立上がり時の位相差を
パルス幅とするパルスを端子Ｐｅに出力する。
【００１８】ここで、タイマ６から所望時間間隔（数分
程度）で端子Ｐｔを介して出力される信号がスイッチ制
御回路７ｃに入力すると、スイッチ制御回路７ｃは端子
Ｐｄを介して入力する信号が“０”の場合、すなわち物
体を検出していない場合、端子Ｐｅから入力するパルス
のパルス幅が所定時間ｗＳ以上所定時間ｗＬ以下の範囲
に含まれるか判断する。
程度）で端子Ｐｔを介して出力される信号がスイッチ制
御回路７ｃに入力すると、スイッチ制御回路７ｃは端子
Ｐｄを介して入力する信号が“０”の場合、すなわち物
体を検出していない場合、端子Ｐｅから入力するパルス
のパルス幅が所定時間ｗＳ以上所定時間ｗＬ以下の範囲
に含まれるか判断する。
【００１９】端子Ｐｅから入力するパルスのパルス幅が
ｗＳ〜ｗＬの範囲に含まれる場合、異常なしと判断す
る。例えば、図２の期間Ｔ１にタイマ６から端子Ｐｔを
介して出力が発生すると、端子Ｐｅから入力するパルス
のパルス幅ｗ１はｗＳ〜ｗＬの範囲に含まれるので、ス
イッチ制御回路７ｃは異常なしと判断して動作を終了す
る。
ｗＳ〜ｗＬの範囲に含まれる場合、異常なしと判断す
る。例えば、図２の期間Ｔ１にタイマ６から端子Ｐｔを
介して出力が発生すると、端子Ｐｅから入力するパルス
のパルス幅ｗ１はｗＳ〜ｗＬの範囲に含まれるので、ス
イッチ制御回路７ｃは異常なしと判断して動作を終了す
る。
【００２０】端子Ｐｅから入力するパルスのパルス幅が
ｗＳより小さい場合、周囲環境等の変化により、例えば
検出電極３のケース（図示せず。）の表面に僅かな結露
が発生することにより、遅延回路２，４の位相差が小さ
くなったと判断して、コンデンサ７ｄ〜７ｇの接続状態
および端子Ｐｅから入力するパルスのパルス幅に応じて
スイッチ部７ａ、７ｂを制御し、遅延回路２と遅延回路
４の位相差を大きくして、その位相差がｗＳ〜ｗＬの範
囲に含まれるようにする。
ｗＳより小さい場合、周囲環境等の変化により、例えば
検出電極３のケース（図示せず。）の表面に僅かな結露
が発生することにより、遅延回路２，４の位相差が小さ
くなったと判断して、コンデンサ７ｄ〜７ｇの接続状態
および端子Ｐｅから入力するパルスのパルス幅に応じて
スイッチ部７ａ、７ｂを制御し、遅延回路２と遅延回路
４の位相差を大きくして、その位相差がｗＳ〜ｗＬの範
囲に含まれるようにする。
【００２１】具体的には、例えば図２の期間Ｔ２の場
合、スイッチ部７ａ，７ｂの共通端子ａはそれぞれコン
デンサが接続されていない端子ｂに接続しているので、
端子Ｐｅから入力するパルスＰ１のパルス幅ｗ３がｗＳ
より小さいと、スイッチ部７ａを制御して、端子Ｐｅか
ら入力するパルスのパルス幅に応じてコンデンサ７ｄお
よび／またはコンデンサ７ｅを遅延回路２に選択的に接
続して遅延回路４の遅延時間を大きくし、図２の期間Ｔ
３に示したように遅延回路２と遅延回路４の位相差（パ
ルスＰ２のパルス幅ｗ４）がｗＳ〜ｗＬの範囲に含まれ
るように修正する。また、例えばタイマ６から端子Ｐｔ
を介して信号が出力された際に、スイッチ部７ａの共通
端子ａがオープンの端子ｂと接続しており、スイッチ部
７ｂの共通端子ａがコンデンサ７ｆと接続している端子
ｃと接続している場合は、端子Ｐｅから入力するパルス
のパルス幅に応じて、スイッチ部７ｂの共通端子ａをコ
ンデンサ７ｆと接続している端子ｃからオープンの端子
ｂと接続させたり、スイッチ部７ａの共通端子ａを端子
ｃもしくは端子ｄに接続したりして、遅延回路２と遅延
回路４の位相差がｗＳ〜ｗＬの範囲に含まれるようにす
る。
合、スイッチ部７ａ，７ｂの共通端子ａはそれぞれコン
デンサが接続されていない端子ｂに接続しているので、
端子Ｐｅから入力するパルスＰ１のパルス幅ｗ３がｗＳ
より小さいと、スイッチ部７ａを制御して、端子Ｐｅか
ら入力するパルスのパルス幅に応じてコンデンサ７ｄお
よび／またはコンデンサ７ｅを遅延回路２に選択的に接
続して遅延回路４の遅延時間を大きくし、図２の期間Ｔ
３に示したように遅延回路２と遅延回路４の位相差（パ
ルスＰ２のパルス幅ｗ４）がｗＳ〜ｗＬの範囲に含まれ
るように修正する。また、例えばタイマ６から端子Ｐｔ
を介して信号が出力された際に、スイッチ部７ａの共通
端子ａがオープンの端子ｂと接続しており、スイッチ部
７ｂの共通端子ａがコンデンサ７ｆと接続している端子
ｃと接続している場合は、端子Ｐｅから入力するパルス
のパルス幅に応じて、スイッチ部７ｂの共通端子ａをコ
ンデンサ７ｆと接続している端子ｃからオープンの端子
ｂと接続させたり、スイッチ部７ａの共通端子ａを端子
ｃもしくは端子ｄに接続したりして、遅延回路２と遅延
回路４の位相差がｗＳ〜ｗＬの範囲に含まれるようにす
る。
【００２２】端子Ｐｅから入力するパルスのパルス幅が
ｗＬより大きい場合、周囲環境等の変化により遅延回路
２，４の位相差が大きくなったと判断して、コンデンサ
７ｄ〜７ｇの接続状態および端子Ｐｅから入力するパル
スのパルス幅に応じてスイッチ部７ａ、７ｂを制御し、
遅延回路２と遅延回路４の位相差を小さくして、その位
相差がｗＳ〜ｗＬの範囲に含まれるようにする。
ｗＬより大きい場合、周囲環境等の変化により遅延回路
２，４の位相差が大きくなったと判断して、コンデンサ
７ｄ〜７ｇの接続状態および端子Ｐｅから入力するパル
スのパルス幅に応じてスイッチ部７ａ、７ｂを制御し、
遅延回路２と遅延回路４の位相差を小さくして、その位
相差がｗＳ〜ｗＬの範囲に含まれるようにする。
【００２３】具体的には、例えばいまの場合、スイッチ
部７ａ，７ｂの共通端子ａはそれぞれ端子ｂに接続して
いるので、端子Ｐｅから入力するパルスのパルス幅がｗ
Ｌより大きいと、スイッチ部７ｂを制御して、端子Ｐｅ
から入力するパルスのパルス幅に応じてコンデンサ７
ｆ，７ｇを遅延回路２に選択的に接続して遅延回路２の
遅延時間を大きくし、遅延回路２と遅延回路４の位相差
がｗＳ〜ｗＬの範囲に含まれるように修正する。また、
例えばタイマ６から端子Ｐｔを介して信号が出力された
際に、スイッチ部７ａの共通端子ａがコンデンサ７ｄと
接続している端子ｃと接続しており、スイッチ部７ｂの
共通端子ａがオープンの端子ｂと接続している場合は、
端子Ｐｅから入力するパルスのパルス幅に応じて、スイ
ッチ部７ａの共通端子ａをオープンの端子ｂへ接続させ
たり、スイッチ部７ｂの共通端子ａを端子ｃもしくは端
子ｄに接続したりして、遅延回路２と遅延回路４の位相
差がｗＳ〜ｗＬの範囲に含まれるようにする。
部７ａ，７ｂの共通端子ａはそれぞれ端子ｂに接続して
いるので、端子Ｐｅから入力するパルスのパルス幅がｗ
Ｌより大きいと、スイッチ部７ｂを制御して、端子Ｐｅ
から入力するパルスのパルス幅に応じてコンデンサ７
ｆ，７ｇを遅延回路２に選択的に接続して遅延回路２の
遅延時間を大きくし、遅延回路２と遅延回路４の位相差
がｗＳ〜ｗＬの範囲に含まれるように修正する。また、
例えばタイマ６から端子Ｐｔを介して信号が出力された
際に、スイッチ部７ａの共通端子ａがコンデンサ７ｄと
接続している端子ｃと接続しており、スイッチ部７ｂの
共通端子ａがオープンの端子ｂと接続している場合は、
端子Ｐｅから入力するパルスのパルス幅に応じて、スイ
ッチ部７ａの共通端子ａをオープンの端子ｂへ接続させ
たり、スイッチ部７ｂの共通端子ａを端子ｃもしくは端
子ｄに接続したりして、遅延回路２と遅延回路４の位相
差がｗＳ〜ｗＬの範囲に含まれるようにする。
【００２４】なお、所定時間ｗＳは所望の物体検出距離
が取れ、しかも所定の環境変化またはノイズに対して誤
動作しないために必要な位相差であり、所定時間ｗＬは
これ以上位相差が発生すると物体の検出距離感度が所定
の要求を満たせないという限界の位相差である。
が取れ、しかも所定の環境変化またはノイズに対して誤
動作しないために必要な位相差であり、所定時間ｗＬは
これ以上位相差が発生すると物体の検出距離感度が所定
の要求を満たせないという限界の位相差である。
【００２５】また、上記の例では遅延量調整用のコンデ
ンサを各スイッチ部に２つ用いたが、これは２つに限る
ものではなく適宜変更可能である。
ンサを各スイッチ部に２つ用いたが、これは２つに限る
ものではなく適宜変更可能である。
【００２６】このように、物体の近接を検出していない
場合に位相差の変化がある場合、その位相差が所望の範
囲に収まるように調整し、物体の近接を検出した際は上
記のような位相差の調整を行なわないので、例えば周囲
環境の変化等による比較的ゆっくりした位相差の変化、
すなわちドリフトを修正できるので、常に安定した検出
距離を保つことができる。
場合に位相差の変化がある場合、その位相差が所望の範
囲に収まるように調整し、物体の近接を検出した際は上
記のような位相差の調整を行なわないので、例えば周囲
環境の変化等による比較的ゆっくりした位相差の変化、
すなわちドリフトを修正できるので、常に安定した検出
距離を保つことができる。
【００２７】上記では、２つの遅延回路のそれぞれの遅
延時間を調整してこの２つの遅延時間の位相差を調整す
るようにしたが、つぎに１つの遅延回路の遅延時間を調
整するだけで２つの遅延回路の位相差を調整する例を図
３に基づいて説明する。
延時間を調整してこの２つの遅延時間の位相差を調整す
るようにしたが、つぎに１つの遅延回路の遅延時間を調
整するだけで２つの遅延回路の位相差を調整する例を図
３に基づいて説明する。
【００２８】同図において、７ｃはスイッチ部で、共通
端子ａとこの共通端子ａと接続可能な端子ｂ〜ｆ等から
なり、端子ｂ〜ｆはそれぞれコンデンサ７ｈ，７ｉ，７
ｊ，７ｋ，７ｍと接続してある。コンデンサ７ｈ〜７ｍ
はそれぞれ静電容量が段階的に大きくなっているものを
使用する。すなわち、コンデンサ７ｈ〜７ｍの静電容量
の大きさをＣｈ〜Ｃｍとすると、Ｃｈ＜Ｃｉ＜Ｃｊ＜Ｃ
ｋ＜Ｃｍとなる。なお、図１の同一番号のものは同一の
ものとする。
端子ａとこの共通端子ａと接続可能な端子ｂ〜ｆ等から
なり、端子ｂ〜ｆはそれぞれコンデンサ７ｈ，７ｉ，７
ｊ，７ｋ，７ｍと接続してある。コンデンサ７ｈ〜７ｍ
はそれぞれ静電容量が段階的に大きくなっているものを
使用する。すなわち、コンデンサ７ｈ〜７ｍの静電容量
の大きさをＣｈ〜Ｃｍとすると、Ｃｈ＜Ｃｉ＜Ｃｊ＜Ｃ
ｋ＜Ｃｍとなる。なお、図１の同一番号のものは同一の
ものとする。
【００２９】次に、動作を説明する。いま、スイッチ部
７ｃの共通端子ａはコンデンサ７ｉと接続している端子
ｄと接続しているものとし、検出電極３に物体が近接し
ていない場合の遅延回路３と４の位相差を、ｗ１となる
ように設定してある。
７ｃの共通端子ａはコンデンサ７ｉと接続している端子
ｄと接続しているものとし、検出電極３に物体が近接し
ていない場合の遅延回路３と４の位相差を、ｗ１となる
ように設定してある。
【００３０】上記の例と同様に、タイマ６から所望時間
間隔で端子Ｐｔを介して出力される信号がスイッチ制御
回路７ｃに入力した際に、端子Ｐｄを介して入力する信
号が“０”の場合、すなわち物体を検出していない場
合、端子Ｐｅから入力するパルスのパルス幅がｗＳ〜ｗ
Ｌの範囲に含まれると、異常なしと判断して動作を終了
する。
間隔で端子Ｐｔを介して出力される信号がスイッチ制御
回路７ｃに入力した際に、端子Ｐｄを介して入力する信
号が“０”の場合、すなわち物体を検出していない場
合、端子Ｐｅから入力するパルスのパルス幅がｗＳ〜ｗ
Ｌの範囲に含まれると、異常なしと判断して動作を終了
する。
【００３１】端子Ｐｅから入力するパルスのパルス幅が
ｗＳより小さい場合、遅延回路２，４の位相差が小さく
なったと判断して、コンデンサ７ｈ〜７ｍの接続状態お
よび端子Ｐｅから入力するパルスのパルス幅に応じてス
イッチ部７ｃを制御し、遅延回路４の遅延量を大きくす
ることにより遅延回路２と遅延回路４の位相差を大きく
して、その位相差がｗＳ〜ｗＬの範囲に含まれるように
する。具体的に説明すると、いまの場合、スイッチ７部
ｃの共通端子ａは端子ｄを介してコンデンサ７ｊと接続
しているので、このコンデンサ７ｊより静電容量の大き
いコンデンサ７ｋまたはコンデンサ７ｍと接続する。な
お、コンデンサ７ｋと７ｍの選択は、端子Ｐｅから入力
するパルスのパルス幅に応じて決定する。
ｗＳより小さい場合、遅延回路２，４の位相差が小さく
なったと判断して、コンデンサ７ｈ〜７ｍの接続状態お
よび端子Ｐｅから入力するパルスのパルス幅に応じてス
イッチ部７ｃを制御し、遅延回路４の遅延量を大きくす
ることにより遅延回路２と遅延回路４の位相差を大きく
して、その位相差がｗＳ〜ｗＬの範囲に含まれるように
する。具体的に説明すると、いまの場合、スイッチ７部
ｃの共通端子ａは端子ｄを介してコンデンサ７ｊと接続
しているので、このコンデンサ７ｊより静電容量の大き
いコンデンサ７ｋまたはコンデンサ７ｍと接続する。な
お、コンデンサ７ｋと７ｍの選択は、端子Ｐｅから入力
するパルスのパルス幅に応じて決定する。
【００３２】端子Ｐｅから入力するパルスのパルス幅が
ｗＬより大きい場合、遅延回路２，４の位相差が大きく
なったと判断して、コンデンサ７ｈ〜７ｍの接続状態お
よび端子Ｐｅから入力するパルスのパルス幅に応じてス
イッチ部７ｃを制御し、遅延回路４の遅延量を小さくす
ることにより遅延回路２と遅延回路４位相差を小さくし
て、その位相差がｗＳ〜ｗＬの範囲に含まれるようにす
る。具体的に説明すると、いまの場合、スイッチ７ｃの
共通端子ａは端子ｄを介してコンデンサ７ｊと接続して
いるので、このコンデンサ７ｊよりの静電容量の小さい
コンデンサ７ｈまたはコンデンサ７ｉと接続する。な
お、コンデンサ７ｈと７ｉの選択は、上述したように端
子Ｐｅから入力するパルスのパルス幅に応じて決定す
る。
ｗＬより大きい場合、遅延回路２，４の位相差が大きく
なったと判断して、コンデンサ７ｈ〜７ｍの接続状態お
よび端子Ｐｅから入力するパルスのパルス幅に応じてス
イッチ部７ｃを制御し、遅延回路４の遅延量を小さくす
ることにより遅延回路２と遅延回路４位相差を小さくし
て、その位相差がｗＳ〜ｗＬの範囲に含まれるようにす
る。具体的に説明すると、いまの場合、スイッチ７ｃの
共通端子ａは端子ｄを介してコンデンサ７ｊと接続して
いるので、このコンデンサ７ｊよりの静電容量の小さい
コンデンサ７ｈまたはコンデンサ７ｉと接続する。な
お、コンデンサ７ｈと７ｉの選択は、上述したように端
子Ｐｅから入力するパルスのパルス幅に応じて決定す
る。
【００３３】なお、上記の例では、遅延回路４内のコン
デンサ４ｂを省いてもよい。この場合、例えばコンデン
サ７ｊを接続した状態で上述したような位相差ｗ１を設
定する必要がある。
デンサ４ｂを省いてもよい。この場合、例えばコンデン
サ７ｊを接続した状態で上述したような位相差ｗ１を設
定する必要がある。
【００３４】また、上記の例では、遅延回路４に遅延量
調整用のコンデンサを接続するようにしたが、遅延回路
２のみ、または遅延回路２および４の両方に接続するよ
うにしてもよい。
調整用のコンデンサを接続するようにしたが、遅延回路
２のみ、または遅延回路２および４の両方に接続するよ
うにしてもよい。
【００３５】また、上記の例では、遅延量調整用のコン
デンサを５種類用いたが、これも５種類に限らず、コン
デンサの種類は適宜変更可能である。
デンサを５種類用いたが、これも５種類に限らず、コン
デンサの種類は適宜変更可能である。
【００３６】上記２つの例では、遅延量を調整するため
にコンデンサを適宜接続していたが、図４に示すように
遅延量を調整するために抵抗を接続するようにしてもよ
い。
にコンデンサを適宜接続していたが、図４に示すように
遅延量を調整するために抵抗を接続するようにしてもよ
い。
【００３７】以下、図４を具体的に説明する。
【００３８】同図において、７ｄはスイッチ部で、共通
端子ａと共通端子ａと接続可能な端子ｂ〜ｆ等からな
り、端子ｂ〜ｆは、それぞれ抵抗７ｎ，７ｐ，７ｑ，７
ｒ，７ｓと接続し、抵抗７ｎ〜７ｓはそれぞれ抵抗値が
段階的に大きくなっているものを使用する。すなわち、
抵抗７ｎ〜７ｓの抵抗値の大きさをＲｎ〜Ｒｓとする
と、Ｒｎ＜Ｒｐ＜Ｒｑ＜Ｒｒ＜Ｒｓとなる。なお、図１
の同一番号のものは同一のものとする。
端子ａと共通端子ａと接続可能な端子ｂ〜ｆ等からな
り、端子ｂ〜ｆは、それぞれ抵抗７ｎ，７ｐ，７ｑ，７
ｒ，７ｓと接続し、抵抗７ｎ〜７ｓはそれぞれ抵抗値が
段階的に大きくなっているものを使用する。すなわち、
抵抗７ｎ〜７ｓの抵抗値の大きさをＲｎ〜Ｒｓとする
と、Ｒｎ＜Ｒｐ＜Ｒｑ＜Ｒｒ＜Ｒｓとなる。なお、図１
の同一番号のものは同一のものとする。
【００３９】次に、動作を説明する。いま、スイッチ部
７ｄの共通端子ａは抵抗７ｑと接続している端子ｄと接
続しているものとし、検出電極３に物体が近接していな
い場合の遅延回路３と４の位相差は、ｗ１となるように
設定してある。
７ｄの共通端子ａは抵抗７ｑと接続している端子ｄと接
続しているものとし、検出電極３に物体が近接していな
い場合の遅延回路３と４の位相差は、ｗ１となるように
設定してある。
【００４０】上記の例と同様に、タイマ６から所望時間
間隔で端子Ｐｔを介して出力される信号がスイッチ制御
回路７ｃに入力した際に、端子Ｐｄを介して入力する信
号が“０”の場合、すなわち物体を検出していない場
合、端子Ｐｅから入力するパルスのパルス幅がｗＳ〜ｗ
Ｌの範囲に含まれると、異常なしと判断して動作を終了
する。
間隔で端子Ｐｔを介して出力される信号がスイッチ制御
回路７ｃに入力した際に、端子Ｐｄを介して入力する信
号が“０”の場合、すなわち物体を検出していない場
合、端子Ｐｅから入力するパルスのパルス幅がｗＳ〜ｗ
Ｌの範囲に含まれると、異常なしと判断して動作を終了
する。
【００４１】端子Ｐｅから入力するパルスのパルス幅が
ｗＳより小さい場合、遅延回路２，４の位相差が小さく
なったと判断して、抵抗７ｎ〜７ｓの接続状態および端
子Ｐｅから入力するパルスのパルス幅に応じてスイッチ
部７ｄを制御し、遅延回路４の遅延量を大きくすること
により遅延回路２と遅延回路４の位相差を大きくして、
その位相差がｗＳ〜ｗＬの範囲に含まれるようにする。
具体的に説明すると、いまの場合、スイッチ７ｄの共通
端子ａは端子ｄを介して抵抗７ｑと接続しているので、
この抵抗７ｑより抵抗値の大きい抵抗７ｒまたは抵抗７
ｓと接続する。なお、抵抗７ｒと７ｓの選択は、端子Ｐ
ｅから入力するパルスのパルス幅に応じて決定する。
ｗＳより小さい場合、遅延回路２，４の位相差が小さく
なったと判断して、抵抗７ｎ〜７ｓの接続状態および端
子Ｐｅから入力するパルスのパルス幅に応じてスイッチ
部７ｄを制御し、遅延回路４の遅延量を大きくすること
により遅延回路２と遅延回路４の位相差を大きくして、
その位相差がｗＳ〜ｗＬの範囲に含まれるようにする。
具体的に説明すると、いまの場合、スイッチ７ｄの共通
端子ａは端子ｄを介して抵抗７ｑと接続しているので、
この抵抗７ｑより抵抗値の大きい抵抗７ｒまたは抵抗７
ｓと接続する。なお、抵抗７ｒと７ｓの選択は、端子Ｐ
ｅから入力するパルスのパルス幅に応じて決定する。
【００４２】端子Ｐｅから入力するパルスのパルス幅が
ｗＬより大きい場合、遅延回路２，４の位相差が大きく
なったと判断して、抵抗７ｎ〜７ｓの接続状態および端
子Ｐｅから入力するパルスのパルス幅に応じてスイッチ
部７ｄを制御し、遅延回路４の遅延量を小さくすること
により遅延回路２と遅延回路４位相差を小さくして、そ
の位相差がｗＳ〜ｗＬの範囲に含まれるようにする。具
体的に説明すると、いまの場合、スイッチ７ｄの共通端
子ａは端子ｄを介して抵抗７ｑと接続しているので、こ
の抵抗７ｑより抵抗値の小さい抵抗７ｎまたは抵抗７ｐ
と接続する。なお、抵抗７ｎと７ｐの選択は、上述した
ように端子Ｐｅから入力するパルスのパルス幅に応じて
決定する。
ｗＬより大きい場合、遅延回路２，４の位相差が大きく
なったと判断して、抵抗７ｎ〜７ｓの接続状態および端
子Ｐｅから入力するパルスのパルス幅に応じてスイッチ
部７ｄを制御し、遅延回路４の遅延量を小さくすること
により遅延回路２と遅延回路４位相差を小さくして、そ
の位相差がｗＳ〜ｗＬの範囲に含まれるようにする。具
体的に説明すると、いまの場合、スイッチ７ｄの共通端
子ａは端子ｄを介して抵抗７ｑと接続しているので、こ
の抵抗７ｑより抵抗値の小さい抵抗７ｎまたは抵抗７ｐ
と接続する。なお、抵抗７ｎと７ｐの選択は、上述した
ように端子Ｐｅから入力するパルスのパルス幅に応じて
決定する。
【００４３】なお、上記の例では、遅延回路４内の抵抗
４ａを省いてもよい。この場合も、例えば抵抗７ｑを接
続した状態で上述したような位相差ｗ１を設定する必要
がある。
４ａを省いてもよい。この場合も、例えば抵抗７ｑを接
続した状態で上述したような位相差ｗ１を設定する必要
がある。
【００４４】また、上記の例では、遅延回路４に遅延量
調整用の抵抗を接続するようにしたが、遅延回路２の
み、または遅延回路２および４の両方に接続するように
してもよい。
調整用の抵抗を接続するようにしたが、遅延回路２の
み、または遅延回路２および４の両方に接続するように
してもよい。
【００４５】また、上記の例では、遅延量調整用の抵抗
を５種類用いたが、これも５種類の限らず、抵抗の種類
は適宜変更可能である。
を５種類用いたが、これも５種類の限らず、抵抗の種類
は適宜変更可能である。
【００４６】また、上記それぞれの例では遅延回路に抵
抗やコンデンサを接続して、２つの遅延回路の位相差を
調整したが、遅延回路内の２値化回路２ｄ，４ｄのしき
い値電圧を調整することにより、２つの遅延回路の位相
差を調整するようにしてもよい。つまり、２値化回路の
しきい値電圧を大きくすることにより遅延回路の遅延時
間は大きくなるので、例えば遅延回路２と４の位相差が
小さくなった場合、遅延回路４内の２値化回路４ｄのし
きい値電圧を大きくし、遅延回路２と４の位相差が大き
くなった場合、遅延回路２内の２値化回路２ｄのしきい
値電圧を大きくすることにより、上記の各例と同様の効
果が得られるまた、上記それぞれの例では、タイマ６が
信号を発生するごとに位相差を調べるようにしたが、パ
ルス発生回路１の出力パルスを所定回数計測するごとに
信号を出力する計数手段を設け、この出力が発生するご
とに位相差を調べるようにしてもよい。
抗やコンデンサを接続して、２つの遅延回路の位相差を
調整したが、遅延回路内の２値化回路２ｄ，４ｄのしき
い値電圧を調整することにより、２つの遅延回路の位相
差を調整するようにしてもよい。つまり、２値化回路の
しきい値電圧を大きくすることにより遅延回路の遅延時
間は大きくなるので、例えば遅延回路２と４の位相差が
小さくなった場合、遅延回路４内の２値化回路４ｄのし
きい値電圧を大きくし、遅延回路２と４の位相差が大き
くなった場合、遅延回路２内の２値化回路２ｄのしきい
値電圧を大きくすることにより、上記の各例と同様の効
果が得られるまた、上記それぞれの例では、タイマ６が
信号を発生するごとに位相差を調べるようにしたが、パ
ルス発生回路１の出力パルスを所定回数計測するごとに
信号を出力する計数手段を設け、この出力が発生するご
とに位相差を調べるようにしてもよい。
【００４７】
【発明の効果】本発明は、検出信号の非発生時に第１と
第２の遅延手段の出力の位相差が所望の範囲から外れて
いる際、第１または第２の遅延手段の遅延時間を制御し
て位相差が予め設定した範囲内に含まれるように調整す
るので、周囲環境の変化等による位相差の変化、すなわ
ちドリフトを修正できるので、常に安定した検出距離を
保つことができる。
第２の遅延手段の出力の位相差が所望の範囲から外れて
いる際、第１または第２の遅延手段の遅延時間を制御し
て位相差が予め設定した範囲内に含まれるように調整す
るので、周囲環境の変化等による位相差の変化、すなわ
ちドリフトを修正できるので、常に安定した検出距離を
保つことができる。
【００４８】そして、この調整を所望時間間隔ごとに行
なえば、周囲環境の変化等による比較的ゆっくりとした
位相差の変化、すなわちドリフトを修正できるので、常
に安定した検出距離を保つことができる。
なえば、周囲環境の変化等による比較的ゆっくりとした
位相差の変化、すなわちドリフトを修正できるので、常
に安定した検出距離を保つことができる。
【図１】本発明の実施例を示したブロック回路図。
【図２】図１の動作説明のためのタイミングチャート。
【図３】本発明の他の実施例を示したブロック図。
【図４】本発明のさらに他の実施例を示したブロック
図。
図。
【図５】従来の静電容量型近接センサの動作説明のため
のタイミングチャート。
のタイミングチャート。
【図６】従来の静電容量型近接センサの動作説明のため
のタイミングチャート。
のタイミングチャート。
１ パルス発生手段 ２ 第１の遅延手段 ２ａ 抵抗 ２ｂ 容量成分 ２ｃ 積分回路 ２ｄ 変換手段 ３ 静電容量型変換手段 ４ 第２の遅延手段 ４ａ 抵抗 ４ｂ 容量成分 ４ｃ 積分回路 ４ｄ 変換手段 ５ 出力発生手段 ７ 調整手段 ７ｄ〜７ｍ 容量成分 ７ｎ〜７ｓ 抵抗
Claims (4)
- 【請求項１】 パルス発生手段と、 物体の近接に応じて容量成分が変化する静電容量型変換
手段と、 上記静電容量型変換手段の容量成分の変化に応じて上記
パルス発生手段の出力を遅延する第１の遅延手段と、 上記パルス発生手段の出力を遅延する第２の遅延手段
と、 上記第１および第２の遅延手段の出力の位相差が所望の
位相差に達した際に、検出信号を発生する出力発生手段
と、 上記検出信号の非発生時に上記第１と第２の遅延手段の
出力の位相差が予め設定した範囲から外れている際に、
上記第１または第２の遅延手段の遅延時間を制御して上
記位相差が上記所望の範囲内に含まれるように調整する
調整手段とを備えたことを特徴とする静電容量型セン
サ。 - 【請求項２】 請求項１において、上記第１および第２
の遅延手段は、それぞれ抵抗と容量成分を備え、これら
抵抗と容量成分に応じて上記遅延時間を設定するもので
あり、 上記調整手段は、上記第１または第２の遅延手段の抵抗
または容量成分を変更することにより、上記位相差を調
整するものであることを特徴とする静電容量型センサ。 - 【請求項３】 請求項１において、上記第１および第２
の遅延手段は、積分回路およびこの積分回路の出力を２
値信号に変換する変換手段を備え、 上記調整手段は、上記変換手段のしきい値電圧を調整す
ることにより、上記位相差を調整するものであることを
特徴とする静電容量型センサ。 - 【請求項４】 請求項１において、上記調整手段は、所
望時間間隔ごとに動作するものであることを特徴とする
静電容量型センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131965A JPH08327392A (ja) | 1995-05-30 | 1995-05-30 | 静電容量型センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131965A JPH08327392A (ja) | 1995-05-30 | 1995-05-30 | 静電容量型センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08327392A true JPH08327392A (ja) | 1996-12-13 |
Family
ID=15070371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7131965A Pending JPH08327392A (ja) | 1995-05-30 | 1995-05-30 | 静電容量型センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08327392A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004500557A (ja) * | 1999-10-15 | 2004-01-08 | マイクロセンサーズ・インコーポレイテッド | 高度に構成可能な容量性トランスデューサインターフェイス回路 |
| JP2007278968A (ja) * | 2006-04-11 | 2007-10-25 | Yazaki Corp | 液面レベル検出装置 |
| JP2008544599A (ja) * | 2005-06-16 | 2008-12-04 | エーティーラブ・インコーポレーテッド | 接触センサ及びその信号発生方法 |
| US20140009406A1 (en) * | 2012-07-09 | 2014-01-09 | David Brent GUARD | Drive Signals for a Touch Sensor |
| JP2019090698A (ja) * | 2017-11-15 | 2019-06-13 | アークレイ株式会社 | 液面検知装置、及び液面検知方法 |
| CN113108816A (zh) * | 2021-04-16 | 2021-07-13 | 深圳市立三机电有限公司 | 一种多路信号共用一传输通道的磁电编码器电路 |
-
1995
- 1995-05-30 JP JP7131965A patent/JPH08327392A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004500557A (ja) * | 1999-10-15 | 2004-01-08 | マイクロセンサーズ・インコーポレイテッド | 高度に構成可能な容量性トランスデューサインターフェイス回路 |
| JP2008544599A (ja) * | 2005-06-16 | 2008-12-04 | エーティーラブ・インコーポレーテッド | 接触センサ及びその信号発生方法 |
| US7956850B2 (en) | 2005-06-16 | 2011-06-07 | Atlab Inc. | Touch sensor and signal generation method thereof |
| JP2007278968A (ja) * | 2006-04-11 | 2007-10-25 | Yazaki Corp | 液面レベル検出装置 |
| US20140009406A1 (en) * | 2012-07-09 | 2014-01-09 | David Brent GUARD | Drive Signals for a Touch Sensor |
| US9262023B2 (en) * | 2012-07-09 | 2016-02-16 | Atmel Corporation | Drive signals for a touch sensor |
| JP2019090698A (ja) * | 2017-11-15 | 2019-06-13 | アークレイ株式会社 | 液面検知装置、及び液面検知方法 |
| CN113108816A (zh) * | 2021-04-16 | 2021-07-13 | 深圳市立三机电有限公司 | 一种多路信号共用一传输通道的磁电编码器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5429207B2 (ja) | 容量式物理量検出装置 | |
| US4081700A (en) | Touch control switch circuit with compensation for power supply line fluctuations | |
| US5466976A (en) | Time constant detecting circuit and time constant adjusting circuit | |
| US7737730B2 (en) | Method of detecting the frequency of an input clock signal of an integrated circuit and integrated circuit | |
| US6169436B1 (en) | Variable delay circuit | |
| JPH08327392A (ja) | 静電容量型センサ | |
| EP0735451B1 (en) | Adjustable reset threshold for an integrated regulator | |
| JP4047466B2 (ja) | 静電容量センサ回路 | |
| JPH0735807A (ja) | センサ用短絡検出器 | |
| US6169446B1 (en) | Time constant calibration device | |
| JP3700989B2 (ja) | 信号処理装置 | |
| JP2618822B2 (ja) | 静電容量センサ | |
| JP5098548B2 (ja) | 増幅器 | |
| EP0862270A1 (en) | Staircase adaptive voltage generator circuit | |
| JPH0311958Y2 (ja) | ||
| US5748014A (en) | Edge detector | |
| JPH0918321A (ja) | 静電容量型近接センサ | |
| US7176754B2 (en) | Control system for the characteristic parameters of an active filter | |
| JPH09243433A (ja) | 静電容量型センサ | |
| JP2585554B2 (ja) | 電源装置 | |
| JP2748682B2 (ja) | Ｐｌｌ回路 | |
| JP2626191B2 (ja) | Ａｍｉ信号受信回路 | |
| JPH0334025B2 (ja) | ||
| JPH02125515A (ja) | クロック発生回路 | |
| KR950006079Y1 (ko) | 주파수 위상조절 및 주파수 이상 감지장치 |