JPH08328501A - 薄膜ｅｌ素子の駆動方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜ＥＬ素子のＥＬ発光層と電気絶縁層との
界面に残留する電荷に起因した発光輝度の印加電圧に対
するヒステリシス現象をなくすこと。 【構成】 一対の電極間にＥＬ発光層と電気絶縁層とが
重ねられて介在された構成を有するいわゆるメモリ機能
付き薄膜ＥＬ素子を駆動するにあたり、その電極間にＥ
Ｌ発光層の発光開始電圧以上の駆動電圧を印加した後、
その駆動電圧とは逆極性であってかつほぼ発光開始電圧
である残留電荷打消し用電圧を印加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示のためなどに用い
られる薄膜ＥＬ素子の駆動方法および装置に関する。

【０００２】

【従来の技術】高度情報化社会においてフラットディス
プレイパネルの開発は重要な課題の１つである。フラッ
トディスプレイパネルの中で薄膜ＥＬ（Electro Lumine
scence）パネル素子は有望である。薄膜ＥＬ素子の蛍光
体には希土類元素が用いられるが、このときしばしばメ
モリ特性を示す。発光開始電圧と発光停止電圧が一致し
ている薄膜ＥＬ素子を駆動する場合には、透明電極と背
面電極に外部電圧として正負に変化する交流パルス電圧
を印加すれば、交流パルス電圧の振幅が発光開始電圧以
上で発光、発光開始電圧未満で非発光となる。このよう
に、発光開始電圧と発光停止電圧が一致している発光機
構を有する薄膜ＥＬ素子の駆動は簡単である。

【０００３】

【発明が解決しようとする課題】ところが、発光輝度が
印加電圧に対して例えば図１３に示すようなヒステリシ
ス曲線を描くメモリ機能付き薄膜ＥＬ素子などのような
発光機構を持つ薄膜ＥＬ素子を駆動するには、上述のよ
うな簡単な方法では使用できない。図１３に示すヒステ
リシス曲線を持つメモリ機能付き薄膜ＥＬ素子では、交
流印加パルス電圧の最大値が発光開始電圧Ｖ１の点２１
を越えると、発光輝度が次第に増加し、駆動電圧Ｖ２の
点２２で最大となり、再び発光開始電圧Ｖ１の点２３ま
で減少しても発光は持続し、発光停止電圧２４まで減少
すると発光しなくなる。

【０００４】メモリ機能付き薄膜ＥＬ素子をマトリクス
駆動するときに、メモリ機能がないパネルでは消去して
いるはずの電圧で、メモリ機能付き薄膜ＥＬ素子は発光
するため、大きな変調電圧が必要となり消費電圧が増加
する。また、変調駆動電圧の高い集積回路が必要とな
り、メモリ機能付き薄膜ＥＬ素子を用いたパネルの製造
コストが増加する。さらに、変調駆動用集積回路の性能
によって変調電圧が決定されるため、メモリ機能のない
パネルに対しメモリ機能を有する薄膜ＥＬ素子は発光輝
度が低下するなどの悪影響が出る。

【０００５】本発明の目的は、発光輝度の印加電圧に対
するヒステリシス現象の悪影響をなくすことができるよ
うにした薄膜ＥＬ素子の駆動方法および装置を提供する
ことである。

【０００６】

【課題を解決するための手段】本発明は、一対の電極間
に、ＥＬ発光層と電気絶縁層とが重ねられて介在される
薄膜ＥＬ素子の駆動方法において、電極間に、ＥＬ発光
層の発光開始電圧以上の駆動電圧を印加した後に、その
駆動電圧とは逆極性であってかつほぼ発光開始電圧であ
る残留電荷打消し用電圧を印加することを特徴とする薄
膜ＥＬ素子の駆動方法である。また本発明は、一対の電
極間に、ＥＬ発光層と電気絶縁層とが重ねられて介在さ
れる薄膜ＥＬ素子の駆動方法において、電極間に、一方
極性を有するＥＬ発光層の発光開始電圧以上の駆動パル
スを印加する第１ステップと、電極間に、他方極性を有
するほぼ発光開始電圧である残留電荷打消し用電圧を印
加する第２ステップと、電極間に、前記他方極性を有す
るＥＬ発光層の発光開始電圧以上の駆動パルスを印加す
る第３ステップと、電極間に、前記一方極性を有するほ
ぼ発光開始電圧である残留電荷打消し用電圧を印加する
第４ステップとを、この順序に繰返すことを特徴とする
薄膜ＥＬ素子の駆動方法である。また本発明は、残留電
荷打消し用電圧は、発光開始電圧の近傍の値であって、
その発光開始電圧未満の値と発光開始電圧以上の値との
範囲内で、時間経過に伴って変化することを特徴とす
る。また本発明は、互いに交差する方向に配列された一
方電極と他方電極との間に、ＥＬ発光層と電気絶縁層と
が重ねられて介在されるＥＬ表示素子の駆動装置におい
て、一方電極と他方電極との間に、ＥＬ発光層の発光開
始電圧以上の駆動電圧を印加する第１電圧印加手段と、
第１電圧印加手段による駆動電圧の印加後に、一方電極
と他方電極との間に、駆動電圧とは逆極性であってかつ
ほぼ発光開始電圧である残留電荷打消し用電圧を印加す
る第２電圧印加手段とを含むことを特徴とする薄膜ＥＬ
素子の駆動装置である。また本発明は、互いに交差する
方向に配列された一方電極と他方電極との間に、ＥＬ発
光層と電気絶縁層とが重ねられて介在されるＥＬ表示素
子の駆動装置において、第１期間に、電極間に、一方極
性を有するＥＬ発光層の発光開始電圧以上の駆動パルス
を印加する第１電圧印加手段と、第１期間に、電極間
に、他方極性を有するほぼ発光開始電圧である残留電荷
打消し用電圧を印加する第２電圧印加手段と、第２期間
に、電極間に、前記他方極性を有するＥＬ発光層の発光
開始電圧以上の駆動パルスを印加する第３電圧印加手段
と、第２期間に、電極間に、前記一方極性を有するほぼ
発光開始電圧である残留電荷打消し用電圧を印加する第
４電圧印加手段と、第１および第２期間における第１お
よび第２電圧印加手段ならびに第３および第４電圧印加
手段による電圧の印加を交互に繰返し切換える手段とを
含むことを特徴とする薄膜ＥＬ素子の駆動装置である。
また本発明は、残留電荷打消し用電圧は、発光開始電圧
の近傍の値であって、その発光開始電圧未満の値と発光
開始電圧以上の値との範囲内で、時間経過に伴って変化
することを特徴とする。

【０００７】

【作用】本発明に従えば、たとえば単純マトリクス形薄
膜ＥＬ素子において、一対の電極間にＥＬ発光層と電気
絶縁層とが重ねられて介在されており、電極間に電圧が
印加されたとき、ＥＬ発光層に電荷が流れ、このＥＬ発
光層に流れた電荷が、そのＥＬ発光層と接触している電
気絶縁層との界面に蓄積されて、内部分極が発生する。
この内部分極は、電極間に与えられる電圧が零になって
もなくならず、長時間保持されて、メモリ機能が達成さ
れることになり、発光輝度／印加電圧特性にヒステリシ
ス現象を生じる。

【０００８】ＥＬ発光層の発光のために、電極間には発
光開始電圧以上の駆動電圧パルスが印加され、その後
に、その駆動電圧とは逆極性であってかつほぼ発光開始
電圧である残留電荷打消し用電圧パルスを印加し、これ
によってＥＬ発光層と電気絶縁層との界面に蓄積されて
残留している電荷が打消される。これによってＥＬ発光
層と電気絶縁層との界面における分極電荷を消去し、Ｅ
Ｌ発光層中に電荷を戻すことができ、薄膜ＥＬ素子のメ
モリ効果による悪影響が生じることはない。たとえば、
いわゆる交流駆動法によって薄膜ＥＬ素子を駆動する際
に、大きな駆動電圧が必要となることがなく、これによ
って消費電力を低減することができる。また、高い駆動
電圧を発生するための半導体集積回路が不要となり、薄
膜ＥＬ素子を用いたパネルの製造コストの低減を図るこ
とができ、あるいはまたその駆動電圧を発生するための
半導体集積回路の性能によって決定される駆動電圧が抑
制されることによって、発光輝度が低下してしまうなど
の問題を避けることができる。

【０００９】本発明に従えば、たとえば第１期間におい
て一方極性を有する駆動電圧を用いてＥＬ発光層を発光
させ、その後、他方極性の残留電荷打消し用電圧を印加
し、次の第２期間には、交流駆動のために、他方極性を
有する駆動電圧を印加し、その後前記一方極性の残留電
荷打消し用電圧を印加する。これによって第１期間から
第２期間に移る際に、および第２期間から第１期間に移
る際に、残留電荷に起因した高い駆動電圧を用いる必要
がなくなる。

【００１０】また本発明に従えば、残留電荷打消し用電
圧は、たとえば矩形波パルス状であって、そのパルスの
頂部では、発光開始電圧の近傍の値であって、その発光
開始電圧未満の値と発光開始電圧以上の値との範囲で、
時間経過に伴って変化する波形を有することが好まし
く、これによって各素子のばらつき、極性差、位置によ
る電極の抵抗の差などに拘わらず、残留電荷を確実に打
消すことができる。薄膜ＥＬ素子の発光開始電圧がたと
えば１７０Ｖであるとき、残留電荷打消し用電圧は、そ
の発光開始電圧を挟んでたとえば５Ｖの範囲で残留電荷
打消し用電圧の絶対値が時間経過に伴って変化させるこ
とによって、残留電荷を確実に打消すことが可能とな
る。残留電荷打消し用電圧の印加後に残留電荷が残存し
ているとしても、ごく僅かであって、発光開始電圧に比
べて極めて低い電圧に相当するので、残留電荷による悪
影響が生じることは全くない。

【００１１】

【実施例】図１は本発明の一実施例の電圧波形を示し、
この電圧は、図２に示される駆動装置６１から、表示用
の薄膜ＥＬ素子４１の電極Ｘ，Ｙ間に与えられる。薄膜
ＥＬ素子４１において、ガラス基板７１上には透光性を
有するたとえばＩＴＯ（インジウム錫酸化物）などから
成る透明電極Ｘが蒸着されて形成され、その上に第１の
電気絶縁層７３が形成される。このもう１つの第２電気
絶縁層７５と、前記第１絶縁層７３との間の空間に、Ｅ
Ｌ発光層７４が封止され、第２電気絶縁層７５の上に、
透光性があってもなくてもよい電極Ｙが形成される。こ
の電極Ｙは、前述の電極Ｘと同様な材料から成ってもよ
い。しかし、電極Ｘと電極Ｙの少なくともいずれか一方
の電極は透光性でなければならない。また、電極Ｘ，Ｙ
の両方共が透光性であってもよい。第１および第２電気
絶縁層７３，７５は、たとえばＳｉＯ_n などから成る。
ＥＬ発光層７４は、たとえばセリウムなどの希土類元素
を含む。他の実施例として、第１電気絶縁層７３が省略
され、電極Ｘ上に、電気絶縁層７５で封止されたＥＬ発
光層７４が形成されていてもよい。また電極Ｘおよび第
１電気絶縁層７３は遮光性であって、第２電気絶縁層７
５および電極Ｙが透光性であってもよい。

【００１２】図１において電極Ｘ，Ｙに与えられる印加
電圧波形の参照符１〜１９の各点は、図３に示される移
動電荷量特性を示す各点に個別的に対応している。本発
明に従えば、第１フィールドである期間Ｆ１において、
参照符１〜５で示される駆動電圧パルスｐ１は、ＥＬ発
光層７４の発光開始電圧、たとえば１７０Ｖ以上の電圧
Ｖ３を有し、その後、参照符６〜９で示される逆極性の
残留電荷打消し用電圧ｑ１が印加される。次の第２フィ
ールドの期間Ｆ２では、第１フィールドＦ１の駆動電圧
パルスｐ１とは逆極性である駆動電圧パルスｐ２が印加
され、その後、駆動電圧パルスｐ２とは逆極性の残留電
荷打消し用電圧パルスｑ２が印加される。駆動電圧パル
スｐ１，ｐ２の値Ｖ３，Ｖ５の絶対値は、たとえば２３
０Ｖであってもよく、残留電荷打消し用電圧パルスｑ
１，ｑ２の値Ｖ６，Ｖ４は、前述の図１３および次の図
４に示される発光開始電圧Ｖ１とほぼ等しい値に定めら
れる。

【００１３】図４は、薄膜ＥＬ素子４１の発光輝度と印
加電圧との関係を示すグラフである。図４の破線で示さ
れる特性は、前述の図１３の参照符２１〜２４の特性と
同一であり、本発明に従えば、駆動電圧パルスｐ１，ｐ
２の後にそれらの駆動電圧パルスｐ１，ｐ２とはそれぞ
れ逆極性である残留電荷打消し用電圧パルスｑ１，ｑ２
を印加することによって、図４の実線で示されるように
発光輝度の印加電圧に対するヒステリシス現象が抑制さ
れてほとんど零となった特性を得ることができることが
確認された。

【００１４】前述の図１および図３を参照して、ＥＬ発
光層７４ならびに第１および第２電気絶縁層７３，７５
をサンドイッチした電極Ｘ，Ｙ間に、参照符１〜３で示
される駆動電圧パルスの立上がり波形を与える。この参
照符２で示される立上がり時では、ＥＬ発光層７４を電
荷が流れ始め、印加電圧と移動電荷量特性が移動電荷量
軸方向に図３に示されるように、開き始める。

【００１５】参照符３〜４は、駆動電圧パルスの振幅が
最大値Ｖ３である部分であり、ここでも僅かの電荷が流
れる。

【００１６】参照符４〜５では、駆動電圧パルスが立下
がり波形を有し、ＥＬ発光層７４における移動電荷量
は、印加電圧と１次直線の関係で減少する。

【００１７】参照符５〜６で、印加電圧は零であるけれ
ども、移動電荷量が内部分極の自然緩和によって僅かに
減少する。結局、駆動電圧パルスｐ１によって図３の原
点から参照符６に示す位置までが、ＥＬ発光層４と電気
絶縁層７３，７５との界面に蓄積される電荷量、すなわ
ち残留電荷の量を表す。この残留電荷を打消すことがで
きれば、薄膜ＥＬ素子４１のメモリ機能をなくすことが
できる。

【００１８】そこで本発明によれば、図１の参照符６〜
９に示される残留電荷打消し用電圧パルスｑ１を印加す
る。参照符６〜７は、残留電荷打消し用電圧の立上がり
波形を表わし、参照符７においてＥＬ発光層７４の内部
を電流が流れ始め、参照符７〜８ではＥＬ発光層７４と
電気絶縁層７３，７５との界面に蓄積されている電荷は
なくなる。参照符８〜９は残留電荷打消し用電圧ｑ１の
立下がり波形であって、印加電圧の減少に対応して移動
電荷量も減少し、印加電圧と移動電荷量との特性は、図
３に明らかなように原点に戻る。

【００１９】図１における参照符１０〜１８の波形を有
するパルスｐ２，ｑ２は、図１の参照符１〜９の波形を
有するパルスｐ１，ｑ１とは逆極性である。参照符１８
〜１９は、次の周期の始まりまでの時間である。参照符
１９は、参照符１に対応し、第２フィールドＦ２の終了
後には、再び第１フィールドＦ１に戻って上述の動作が
繰返される。こうして図１の参照符１〜参照符１９まで
の動作の繰返しが行われて、薄膜ＥＬ素子４１の見かけ
上で、メモリ機能を消去することができる。なお前述の
図３においては、参照符１，９，１０，１８は、原点か
らずれているけれども、これは説明を判りやすくするた
めのみであって、実際にはこれらの４つの点１，９，１
０，１８は原点に重なる。駆動電圧パルスｐ１，ｐ２お
よび残留電荷打消し用電圧パルスｑ１，ｑ２のパルス幅
Ｗ１，Ｗ３は、たとえば約５０μｓｅｃであってもよ
く、またこれらのパルスｐ１，ｑ１間およびｐ２，ｑ２
間の時間Ｗ２は、たとえば５０〜５００μｓｅｃであっ
てもよい。第１および第２フィールドＦ１，Ｆ２は、た
とえば１／６０ｓｅｃであってもよい。

【００２０】残留電荷打消し用電圧パルスｑ１，ｑ２の
参照符７〜８；１６〜１７の電圧Ｖ４，Ｖ６は、実際に
は、かなり正確に発光開始電圧Ｖ１と一致させる必要が
ある。しかしながら薄膜ＥＬ素子４１の構成上のばらつ
き、極性差、位置による電極Ｘ，Ｙの抵抗の差などによ
って、各薄膜ＥＬ素子４１の発光開始電圧Ｖ１には、た
とえば約５Ｖ程度のばらつきがどうしても生じてしま
う。

【００２１】この問題を解決するために本発明の他の実
施例では、電極Ｘ，Ｙに印加される電圧は、図９に示さ
れるように参照符７〜８および１６〜１７において時間
経過に伴って参照符ｂ，ｃで示されるように発光開始電
圧Ｖ１の近傍であって、その発光開始電圧Ｖ１未満の値
から発光開始電圧以上の値にまで、時間経過に伴って変
化させる。このような電圧波形は、電源回路５６におい
て発生させることができる。このように時間経過に伴っ
て残留電荷打消し用電圧を、図９の参照符７〜８；１６
〜１７に示されるように絶対値が増加する構成とするこ
とによって、ＥＬ発光層７４と第１および第２電気絶縁
層７３，７５との界面に生じる残留電荷を、薄膜ＥＬ素
子４１のばらつきなどに依存することなく、確実に消去
させることができるようになる。

【００２２】本発明の他の実施例として、図１０に示さ
れるように残留電荷打消し用電圧パルスｑ１，ｑ２の絶
対値は、時間経過に伴って参照符７〜８；１６〜１７に
示されるように時間経過に伴ってその絶対値が減少する
波形を有していてもよい。

【００２３】さらに他の実施例として図１１に示される
ように残留電荷打消し用電圧パルスｑ１，ｑ２も頂部で
は、参照符７〜７ａではその絶対値が増大し、参照符７
ａ〜８；１６ａ〜１７ではその絶対値が減少するように
波形が形成されていてもよい。参照符７，８；１６，１
７は、ＥＬ発光層４の発光開始電圧Ｖ１近傍であってそ
れ未満の値であり、参照符７ａ，１６ａの電圧は、発光
開始電圧Ｖ１の近傍の値であって、それ以上の値であ
る。

【００２４】本発明のさらに他の実施例では、図１２に
示されるように残留電荷打消し用電圧パルスｑ１，ｑ２
の参照符７〜８，１６〜１７では、階段状に、絶対値が
時間経過に伴って増大するようにされていてもよい。ま
た本発明のさらに他の実施例として図１０および図１１
の各残留電荷打消し用電圧パルスｑ１，ｑ２においても
その頂部において階段波形が用いられてもよい。

【００２５】ＥＬ発光層７４の内部分極と薄膜ＥＬ素子
４１のメモリ効果について、図５〜図７を参照して説明
する。図５（１）〜図５（５）は、図２に示される薄膜
ＥＬ素子４１のＥＬ発光層７４に着目した等価回路図で
ある。図６は図２に示される薄膜ＥＬ素子４１のエネル
ギーバンド図であり、図７（１）〜図７（５）は、従来
から用いられている薄膜ＥＬ素子４１に印加される電圧
波形を示している。図５（１）は、電極Ｘ，Ｙ間に、そ
の薄膜ＥＬ素子４１の製造後に一度も電圧を印加してい
ないときにおける状態を示し、そのエネルギーバンド図
は図６（１）に示され、電極Ｘ，Ｙの電圧は図７の実線
で示されているとおりである。電極Ｘ，Ｙのエネルギー
バンドは水平であって、エネルギー差は生じていない。

【００２６】次に図５（２）に示されるように薄膜ＥＬ
素子４１の電極Ｘ，Ｙ間に、電極Ｘが正となる電圧を印
加すると、図６（２）で示されるエネルギーバンド図が
得られ、このときＥＬ発光層７４と第１および第２電気
絶縁層７３，７５との界面から電荷が発生し、電極Ｘ，
Ｙ間に印加されている電圧によってＥＬ発光層７４には
高電界が与えられているので、電荷が加速され、ＥＬ発
光層７４中の発光中心を励起し、発光を生じる。またこ
の加速された電荷によって、ＥＬ発光層７４中から電荷
が発生する。電極Ｘ，Ｙに印加される電圧は、図７
（２）の実線で示されるとおりである。

【００２７】次に図５（３）に示されるように電極Ｘ，
Ｙの電圧を零としたとき、図６（３）に示されるように
ＥＬ発光層７４と第１および第２電気絶縁層７３，７５
との界面には電荷が残っているので、エネルギーバンド
図では内部分極が形成されることが示されている。この
ようにＥＬ発光層７４に電荷が流れ、その流れた電荷が
ＥＬ発光層７４と第１および第２電気絶縁層７３，７５
との界面に蓄積されることによって、内部分極が生じ、
この発生した内部分極は、電極Ｘ，Ｙの電圧が零になっ
てもなくならず、長時間保持されるのである。この電圧
波形は図７（３）の実線のとおりである。

【００２８】図５（４）に示されるように電極Ｘ，Ｙ間
に、前述の図５（２）とは逆極性の電圧が印加される
と、エネルギーバンド図は図６（４）に示されるとおり
であり、この印加電圧は図７（４）の実線で示されると
おりである。ＥＬ発光層７４内の電界は、内部分極によ
る電界と、外部電源からの電圧による電界との和であ
る。またＥＬ発光層７４と第１および第２電気絶縁層７
３，７５の界面から電荷が発生するときのＥＬ発光層７
４内の電界は予め定まった定数である。

【００２９】図５（４）では、前述の図５（２）の場合
と同様に、電荷が発生するけれども、その前段階である
図５（３）では内部分極が上述のように発生しているの
で、図５（２）のような前段階で内部分極を生じていな
い場合に比べて、外部電圧が低くても、電荷が発生し始
める。このように内部分極がより多いと、外部電極がよ
り低いところから電荷が発生し始める。すなわちＥＬ発
光層７４は、発光時にはそのＥＬ発光層７４内の電界が
一定となり、ＥＬ発光層７４内の電界は、内部分極があ
ると、外部電圧による電界と内部分極による電界の和と
なる。このため内部分極が発生していれば、内部分極が
ない場合に比べて、発光のための外部電圧が低くてす
む。このときのエネルギーバンドは図６（４）に示さ
れ、電圧波形は図７（４）の実線のとおりである。

【００３０】薄膜ＥＬ素子４１のメモリ効果は、薄膜Ｅ
Ｌ素子が発光するときにＥＬ発光層７４内から電荷が発
生し、ＥＬ発光層７４と第１および第２電気絶縁層７
３，７５との界面に電荷が蓄積され、外部電圧が零にな
ってもその電荷がＥＬ発光層７４内に戻らないことによ
って、外部電圧が低い値であっても電荷が発生し始め、
見かけ上、メモリ効果となって表れる。こうして薄膜Ｅ
Ｌ素子４１の発光輝度の印加電圧に対する特性にヒステ
リシス現象が生じる結果になる。メモリ機能のない薄膜
ＥＬ素子では、外部電圧が零になると、電荷が発光層内
に戻り、上述のヒステリシス現象を生じることはない。

【００３１】図５（５）は、前述の図５（３）と同様に
外部電圧が印加されていない状態を示し、そのエネルギ
ーバンド図は図６（５）に示され、この外部電圧は図７
（５）の実線で示されている。このとき内部分極が発生
している。

【００３２】図５（５）の次には、図５（２）に移り、
以下同様にして図５（２）〜図５（３）、図５（４）、
図５（５）の各動作が繰返されることになる。

【００３３】上述の図５〜図７の説明から明らかなよう
に、ＥＬ発光層７４と第１および第２電気絶縁層７３，
７５との界面に電荷が蓄積されていない状態では、薄膜
ＥＬ素子４１のメモリ特性は表れない。したがって本発
明によれば上述のように各駆動パルスｐ１，ｐ２毎に、
毎回、残留電荷打消し用電圧パルスｑ１，ｑ２を印加
し、これによってＥＬ発光層７４と第１および第２電気
絶縁層７３，７５との間の界面の電荷の蓄積をなくすこ
とができ、発光輝度と印加電圧特性のヒステリシス現象
をなくすことが可能になるのである。こうして本発明で
は、ＥＬ発光層７７４と第１および第２電気絶縁層７
３，７５との界面の分極電荷を消去し、ＥＬ発光層７４
内に残留電荷打消し用電圧パルスｑ１，ｑ２によって戻
すだけであり、たとえば一方の電気絶縁層７３側から他
方の第２電気絶縁層７５側への各界面への電荷を流すも
のではない。このため残留電荷が確実に消去される。

【００３４】図８は薄膜ＥＬ素子４１の具体的な平面形
状を簡略化して示すとともに、その薄膜ＥＬ素子を駆動
するための装置の構成を示すブロック図である。薄膜Ｅ
Ｌ素子４１の表示部４０の発光しきい電圧Ｖ_W は１７０
Ｖであり、このＥＬ表示部４０には、複数の列方向に延
びるデータ側電極Ｘ１，Ｘ２，…，Ｘｉ（以下、総称す
るときにはデータ側電極Ｘと称する）と、複数の行方向
に延びる走査側電極Ｙ１，Ｙ２，…，Ｙｉ（以下、総称
するときには走査側電極Ｙと称する）とが相互に交差す
るように行列状に配設される。

【００３５】走査側電極Ｙには、第１スイッチング回路
４２，４３と第２スイッチング回路４４，４５とが設け
られる。

【００３６】各データ側電極Ｘには、データ側駆動回路
５０が設けられ、このデータ側駆動回路５０は、ソース
側が共通に電圧Ｖ_M （＝６０Ｖ）の電源ラインＬ３に接
続されたプルアップ機能を有するトランジスタＵＴ１〜
ＵＴｉと、ソース側が共通に接地されたプルダウン機能
を有するトランジスタＤＴ１〜ＤＴｉと、前記各トラン
ジスタと逆方向の電流を流すためのダイオードＵＤ１〜
ＵＤｉと、ＤＤ１〜ＤＤｉとを含んで構成され、各々選
択回路５１によって選択的に駆動される。

【００３７】第２スイッチング回路４４，４５における
各トランジスタＰＴ１〜ＰＴｉのソース側には、電源回
路５３の電源電圧が供給される。この電源回路５３にお
いては、０Ｖ，２３０Ｖ，１７０Ｖの３種類の電圧のい
ずれかが設定される。

【００３８】前記第１スイッチング回路４２，４３の各
トランジスタＮＴ１〜ＮＴｉのソース側には、電源回路
５４の出力電圧が供給される。この電源回路５４におい
ては、０Ｖ，−１７０Ｖの２種類の電圧のいずれかが設
定される。

【００３９】また、データ側駆動回路５０内の各トラン
ジスタＵＴ１〜ＵＴｉおよび各ダイオードＵＤ１〜ＵＤ
ｉが共通に接続される電源ラインＬ３には、電源回路５
６の出力電圧が供給される。

【００４０】ここで説明の便宜のため、第１スイッチン
グ回路４２，４３内の任意のトランジスタを導通状態と
し、この走査側選択電極上の絵素に負の書込みパルスを
印加する駆動タイミングを、以下、Ｎｃｈ駆動タイミン
グと称し、第２スイッチング回路４４，４５内の任意の
トランジスタを導通状態とし、この走査側選択電極上の
絵素に正の書込みパルスを印加する駆動タイミングをＰ
ｃｈ駆動タイミングと称する。

【００４１】また、奇数番目の走査電極Ｙに対してＮｃ
ｈ駆動を行い、偶数番目の走査側電極Ｙに対してＰｃｈ
駆動を行うフィールド（画面）をＮＰフィールド、これ
と逆のフィールドをＰＮフィールドと称する。次の期間
〜毎の動作を説明する。

【００４２】ＮＰフィールドＮｃｈ駆動における書込
み期間 第１スイッチング回路４２，４３の各トランジスタのソ
ース電位を−Ｖ_W ＝−１７０Ｖにし、第２スイッチング
回路４４，４５の各トランジスタのソース電位を０Ｖに
する。この後に選択回路４６のデータに従って、第１ス
イッチング回路４２内で選択されたトランジスタＮＴ_S
を導通状態にし、これに対応するラインを選択する。そ
の他の第１および第２スイッチング回路４２，４３；４
４，４５の各トランジスタはすべて遮断状態にする。

【００４３】データ側においては、電源回路５６の出力
電圧をＶ_M （＝６０Ｖ）に引き上げる。これによって走
査側の選択電極Ｙ_Sとデータ側の選択電極Ｘ_S間の絵素Ｃ
_BSには、６０Ｖ−（−１７０Ｖ）＝２３０Ｖが印加され
て発光する。

【００４４】データ側の非選択電極間の絵素Ｃ_DSには、
０Ｖ−（−１７０Ｖ）＝１７０Ｖが印加されるが、これ
は発光しきい値以下なので発光しない。また、走査側の
非選択電極Ｙｄ上の絵素Ｃ_B，Ｃ_Dについては、走査側の
電極はフローティングであるから、データ側の選択電極
Ｘ_S と非選択電極Ｘｄとの比率によって、０Ｖ〜６０Ｖ
まで変化する。

【００４５】ＮＰフィールドＰｃｈ駆動における残留
電荷打消し用パルス印加期間 第２スイッチング回路４４，４５の各トランジスタのソ
ース電位をＶ_C ＝１７０Ｖにし、第１スイッチング回路
４２，４３の各トランジスタのソース電位を０Ｖにす
る。この後、選択回路４７のデータに従って、第２スイ
ッチング回路４４内の選択されたトランジスタＰＴ_Sを
導通状態にし、選択電極Ｙ_Sを設定する。第１および第
２スイッチング回路４２，４３；４４，４５内のその他
のトランジスタはすべて遮断状態とする。

【００４６】データ側には、電源回路５６の出力電圧を
０Ｖにする。これによって、データ側の電極Ｘはすべて
０Ｖとなり、走査側の選択電極Ｙ_S 上の絵素には、１７
０Ｖの残留電荷打消し用パルスが書込みパルスとは逆極
性で印加されることになる。

【００４７】ＮＰフィールドＰｃｈ駆動における書込
み期間 第２スイッチング回路４５内の各トランジスタのソース
電位をＶ_W＋Ｖ_M＝２３０Ｖにし、第１スイッチング回路
４２内の各トランジスタのソース電位を０Ｖにする。そ
の後に、選択回路４９のデータに従って選択電極Ｙ_S を
設定する。第１および第２スイッチング回路４２，４
３；４４，４５内のその他のトランジスタは、すべて遮
断状態とする。

【００４８】データ側においては、電源回路５６の出力
電圧をＶ_M （＝６０Ｖ）に引き上げる。これによって、
走査側の選択電極Ｙ_Sとデータ側の選択電極Ｘ_S間の絵素
には、２３０Ｖ−０Ｖ＝２３０Ｖの書込みパルスが前記
Ｎｃｈ駆動における書込みパルスとは逆極性で印加され
て発光する。一方、データ側の非選択電極間の絵素で
は、２３０Ｖ−６０Ｖ＝１７０Ｖが印加されるが、これ
は発光しきい値以下なので発光しない。

【００４９】ＮＰフィールドＮｃｈ駆動における残留
電荷打消し用パルス印加期間 第１スイッチング回路４２，４３のソース電位を−Ｖ_C
＝０〜−１７０Ｖにし、第２スイッチング回路４４，４
５の各トランジスタのソース電位を０Ｖにする。その後
に、選択回路４８のデータに従って、第１スイッチング
回路４３内の選択されたトランジスタＮＴ_Sを導通状態
にして、選択電極Ｙ_Sを設定する。第１および第２スイ
ッチング回路４２，４３；４４，４５内のその他のトラ
ンジスタはすべて遮断状態とする。

【００５０】データ側においては、電源回路５６の出力
電圧を０Ｖにする。これによって走査側の選択電極Ｙ_S
上の絵素には、１７０Ｖの残留電荷打消し用パルスが書
込みパルスとは逆極性で印加されることになる。

【００５１】ＰＮフィールドＰｃｈ駆動における書込
みパルス印加期間 走査側の選択電極Ｙ_S が奇数側から選択される以外は、
ＮＰフィールドのＮｃｈ駆動と同様の駆動を行う。

【００５２】ＰＮフィールドＮｃｈ駆動における調光
パルス印加期間 奇数側と偶数側とが入れ代わる以外は、ＮＰフィールド
におけるＮｃｈ駆動と同様の駆動を行う。

【００５３】ＰＮフィールドＮｃｈ駆動における書込
みパルス印加期間 走査側の選択電極Ｙ_S が偶数側から選択されること以外
は、ＮＰフィールドと同様の駆動を行う。

【００５４】ＰＮフィールドＰｃｈ駆動における調光
パルス印加期間 偶数側と奇数側とが入れ代わる以外は、ＮＰフィールド
におけるＮｃｈ駆動と同様の駆動を行う。

【００５５】以上のように本実施例の駆動方法では、Ｅ
Ｌ表示部４０における各絵素を発光させるために走査側
の選択電極Ｙ_S に印加する書込みパルスと逆極性の残留
電荷打消し用パルスを、書込みパルス印加後に選択電極
Ｙ_Sに印加するものである。

【００５６】

【発明の効果】本発明によれば、ＥＬ発光層と電気絶縁
層との間の界面に、ＥＬ発光層の発光のために印加され
る発光開始電圧以上の駆動電圧が与えられた後には、そ
の駆動電圧とは逆極性であってかつほぼ発光開始電圧で
ある残留電荷打消し用電圧を印加し、これによってＥＬ
発光層と電気絶縁層との間の界面に残留している電荷が
除去される。これによってたとえばいわゆる交流駆動法
によって薄膜ＥＬ素子を駆動するときにおける駆動電圧
を高くする必要がなくなり、消費電力を低減し、また低
い駆動電圧を用いることによってその駆動電圧を発生す
るたとえば半導体集積回路を安価に実現することがで
き、さらにそのような低い駆動電圧を発生する半導体集
積回路を用いても、発光輝度が低下するという問題は生
じない。

【００５７】さらに本発明によれば、第１期間に一方極
性の駆動電圧を印加した後、引続き他方極性の残留電荷
打消し用電圧を印加し、その後第２期間では他方極性の
駆動電圧を印加して発光を行なわせ、その後に一方極性
の残留電荷打消し用電圧を印加し、このような第１およ
び第２期間における電圧の印加を交互に繰返して切換
え、これによって薄膜ＥＬ素子を交流駆動し、その発光
輝度の特性の劣化を防ぐことができる。こうして本発明
によれば、発光輝度の印加電圧に対するヒステリシス現
象をなくすことが初めて可能になる。

【００５８】また本発明によれば、残留電荷打消し用電
圧は、ほぼ発光開始電圧の値であって、その発光開始電
圧未満と発光開始電圧以上との間で、時間経過に伴って
変化させ、これによって前記残留電荷を確実に消去して
しまうことが可能である。

【図面の簡単な説明】

【図１】本発明の一実施例の液晶ＥＬ素子４１の電極
Ｘ，Ｙに印加される電圧の波形図である。

【図２】薄膜ＥＬ素子４１の簡略化した断面図である。

【図３】薄膜ＥＬ素子４１のＥＬ発光層７４の印加電圧
に対応する移動電荷量Ｑを示す図である。

【図４】薄膜ＥＬ素子４１の印加電圧と発光輝度との関
係を示すグラフである。

【図５】薄膜ＥＬ素子４１に電圧を印加するときの状態
を簡略化して示す等価回路図である。

【図６】図５に対応する薄膜ＥＬ素子４１のエネルギー
バンド図である。

【図７】図５および図６に対応する印加電圧の波形を示
す図である。

【図８】薄膜ＥＬ素子４１を駆動するための装置の全体
の構成を示すブロック図である。

【図９】本発明の他の実施例の薄膜ＥＬ素子４１に印加
される電圧の波形図である。

【図１０】本発明のさらに他の実施例の薄膜ＥＬ素子に
印加される電圧の波形図である。

【図１１】本発明のさらに他の実施例の薄膜ＥＬ素子に
印加される電圧の波形図である。

【図１２】本発明のさらに他の実施例の薄膜ＥＬ素子に
印加される電圧の波形図である。

【図１３】薄膜ＥＬ素子の従来技術の駆動方法による特
性を示すグラフである。

【符号の説明】

４１ 薄膜ＥＬ素子 ６１ 駆動装置 ７１ ガラス基板 ７３ 第１電気絶縁層 ７４ ＥＬ発光層 ７５ 第２電気絶縁層 Ｘ，Ｙ 電極

Claims (6)

【特許請求の範囲】
1. 【請求項１】 一対の電極間に、ＥＬ発光層と電気絶縁
   層とが重ねられて介在される薄膜ＥＬ素子の駆動方法に
   おいて、 電極間に、ＥＬ発光層の発光開始電圧以上の駆動電圧を
   印加した後に、その駆動電圧とは逆極性であってかつほ
   ぼ発光開始電圧である残留電荷打消し用電圧を印加する
   ことを特徴とする薄膜ＥＬ素子の駆動方法。
2. 【請求項２】 一対の電極間に、ＥＬ発光層と電気絶縁
   層とが重ねられて介在される薄膜ＥＬ素子の駆動方法に
   おいて、 電極間に、一方極性を有するＥＬ発光層の発光開始電圧
   以上の駆動パルスを印加する第１ステップと、 電極間に、他方極性を有するほぼ発光開始電圧である残
   留電荷打消し用電圧を印加する第２ステップと、 電極間に、前記他方極性を有するＥＬ発光層の発光開始
   電圧以上の駆動パルスを印加する第３ステップと、 電極間に、前記一方極性を有するほぼ発光開始電圧であ
   る残留電荷打消し用電圧を印加する第４ステップとを、 この順序に繰返すことを特徴とする薄膜ＥＬ素子の駆動
   方法。
3. 【請求項３】 残留電荷打消し用電圧は、発光開始電圧
   の近傍の値であって、その発光開始電圧未満の値と発光
   開始電圧以上の値との範囲内で、時間経過に伴って変化
   することを特徴とする請求項１または２記載の薄膜ＥＬ
   素子の駆動方法。
4. 【請求項４】 互いに交差する方向に配列された一方電
   極と他方電極との間に、ＥＬ発光層と電気絶縁層とが重
   ねられて介在されるＥＬ表示素子の駆動装置において、 一方電極と他方電極との間に、ＥＬ発光層の発光開始電
   圧以上の駆動電圧を印加する第１電圧印加手段と、 第１電圧印加手段による駆動電圧の印加後に、一方電極
   と他方電極との間に、 駆動電圧とは逆極性であってかつほぼ発光開始電圧であ
   る残留電荷打消し用電圧を印加する第２電圧印加手段と
   を含むことを特徴とする薄膜ＥＬ素子の駆動装置。
5. 【請求項５】 互いに交差する方向に配列された一方電
   極と他方電極との間に、ＥＬ発光層と電気絶縁層とが重
   ねられて介在されるＥＬ表示素子の駆動装置において、 第１期間に、電極間に、一方極性を有するＥＬ発光層の
   発光開始電圧以上の駆動パルスを印加する第１電圧印加
   手段と、 第１期間に、電極間に、他方極性を有するほぼ発光開始
   電圧である残留電荷打消し用電圧を印加する第２電圧印
   加手段と、 第２期間に、電極間に、前記他方極性を有するＥＬ発光
   層の発光開始電圧以上の駆動パルスを印加する第３電圧
   印加手段と、 第２期間に、電極間に、前記一方極性を有するほぼ発光
   開始電圧である残留電荷打消し用電圧を印加する第４電
   圧印加手段と、 第１および第２期間における第１および第２電圧印加手
   段ならびに第３および第４電圧印加手段による電圧の印
   加を交互に繰返し切換える手段とを含むことを特徴とす
   る薄膜ＥＬ素子の駆動装置。
6. 【請求項６】 残留電荷打消し用電圧は、発光開始電圧
   の近傍の値であって、その発光開始電圧未満の値と発光
   開始電圧以上の値との範囲内で、時間経過に伴って変化
   することを特徴とする請求項４または５記載の薄膜ＥＬ
   素子の駆動装置。