JPH08328528A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力されたフルカラー又はモノクロの画像デ
ータを高速に画像処理してビデオビデオデータとして出
力する。 【構成】 規定ビット構成のフルカラーデータ，１ビッ
ト構成のモノクロデータに対してそれそれ所定の画像処
理を行うフルカラー画像処理回路９及びモノクロ画像処
理回路理装置１０と、入力されたフルカラーデータ又は
モノクロデータを各画像処理回路９，１０へ転送する第
１のＤＭＡ制御回路６ａと、フルカラー画像処理回路９
で画像処理されたフルカラーデータを擬似カラーデータ
に変換する第１の画像変換回路１２と、モノクロ画像処
理回路１０で画像処理されたモノクロデータを擬似カラ
ーデータに変換する第２の画像変換回路１３と、各画像
変換回路にて変換された擬似カラーデータを中間ビット
フレームバッファ４へ転送する第２のＤＭＡ制御回路６
ｂとを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力された画像データ
に対して所定の画像処理を施し、画像処理後の画像デー
タを例えばＣＲＴ等の表示装置に送出するビデオデータ
に変換して出力する画像処理装置に係わり、特に、フル
カラーデータ及びモノクロデータに対する画像処理（圧
縮／伸長，拡大／縮小／回転）をＤＭＡ転送で高速に行
い、かつ、表示のためのビデオデータを効率的に作成す
る画像処理装置に関する。

【０００２】

【従来の技術】画像データをデジタルデータで取り扱う
場合には、ひとつの画素の色を規定ビットである２４ビ
ットで扱うデータをフルカラーデータと称する。この場
合、色をＲ，Ｇ，Ｂの３色に分解し、各色を８ビットデ
ータ（２５６段階）で表現する。

【０００３】しかし、この規定の２４ビットのフルカラ
ーデータをパーソナルコンピュータやワークステーショ
ンで取扱う場合にはデータ処理負担が大幅に増大するの
で、パーソナルコンピュータやワークステーション等の
計算機においては、一つの画素の色を４ビット（１６
色）あるいは８ビット（２５６色）などの前記規定ビッ
トより小さい中間ビット構成の擬似カラーデータで扱
う。

【０００４】このようなカラーデータを擬似カラーデー
タで取扱う画像処理装置は例えば図３に示すように構成
されている。システムバス１に、各種情報処理を実行す
るＣＰＵ２、主メモリ３及び中間ビットフレームバッフ
ァ４が接続されている。さらに、システムバス１に一対
のＦＩＦＯメモリ５ａ，５ｂを介して入力バス７及び出
力バス８が接続されている。さらに、入力バス７と出力
バス８との間にはフルカラー画像処理回路９及びモノク
ロ画像処理回路１０が接続されている。さらに、各ＦＩ
ＦＯメモリ５ａ，５ｂには第１，第２のＤＭＡ制御回路
６ａ，６ｂが接続されている。

【０００５】また、前記中間ビットフレームバッファ４
には擬似カラーデータをフルカラーデータに変換する画
像変換回路１１（第３の画像変換回路）を介してＤ／Ａ
変換回路１２が接続されている。

【０００６】このような構成の画像処理装置に外部から
規定ビット（２４ビット）構成のデジタルのフルカラー
データ又は１ビット構成のデジタルのモノクロデータが
図示しない入力装置に入力される。第１のＤＭＡ制御回
路６ａは入力されたフルカラーデータ又はモノクロデー
タをＦＩＦＯメモリ５ａを介して入力バス７上へ送出す
る。

【０００７】入力バス７上へ送出されたフルカラーデー
タはフルカラー画像処理回路９で前述した所定の画像処
理（圧縮／伸長，拡大／縮小／回転）を実施し、画像処
理したフルカラーデータを出力バス８上へ出力する。同
様に、入力バス７上へ送出されたモノクロデータはモノ
クロ画像処理回路１０で前述した所定の画像処理を実施
し、画像処理したモノクロデータを出力バス８上へ出力
する。

【０００８】第２のＤＭＡ制御回路６ｂは入力された出
力バス８上へ出力されたフルカラーデータ又はモノクロ
データをＦＩＦＯメモリ５ｂを介してシステムバス１上
へ送出する。

【０００９】ＣＰＵ２は、システムバス１上へ送出され
た画像処理済の規定ビット（２４ビット）構成のフルカ
ラーデータを中間ビット（８ビット）構成の擬似カラー
データに変換して、１表示画面分（１フレーム分）の画
像データを記憶する中間ビットフレームバッファ４に書
込む。

【００１０】また、ＣＰＵ２は、システムバス１上へ送
出された画像処理済の１ビット構成のモノクロデータを
中間ビット（８ビット）構成の擬似カラーデータに変換
して、１表示画面分（１フレーム分）の画像データを記
憶する中間ビットフレームバッファ４に書込む。なお、
１ビット構成のモノクロデータを中間ビット（８ビッ
ト）構成の擬似カラーデータに変換した場合は、変換さ
れた８ビットの擬似カラーデータは２種類の値のみで構
成される。

【００１１】ＣＰＵ２は、必要に応じて、中間ビットフ
レームバッファ４に書込まれた１画面分の擬似カラーデ
ータに対して読出指令を送出する。すると、中間ビット
フレームバッファ４に書込まれている擬似カラーデータ
が順次読出されて、次の画像変換回路１３へ入力され
る。

【００１２】画像変換回路１３は入力した中間ビット
（８ビット）構成の擬似カラーデータを正規ビット（２
４ビット）構成のフルカラーデータへ変換する。なお、
８ビット構成の擬似カラーデータを２４ビット構成のフ
ルカラーデータに変換した場合は、変換された２４ビッ
トのフルカラーデータは２５６種類の値のみで構成され
る。画像変換回路１１から出力されたフルカラーデータ
は次のＤ／Ａ変換回路１２でアナログのビデオ信号とし
て外部の例えばＣＲＴ表示装置へ出力される。

【００１３】

【発明が解決しようとする課題】しかしながら、図３に
示した画像処理装置においても、まだ解消すべき次のよ
うな課題があった。すなわち、入力した規定ビット（２
４ビット）のフルカラーデータや、１ビットのモノクロ
データを画像処理して表示するためには、画像処理した
後に、一旦、中間ビット（８ヒット）構成の疑似カラー
データに変換する必要があった。

【００１４】この場合、画像処理に関しては、フルカラ
ー画像処理回路９やモノクロ画像処理回路１０で代表さ
れるフルカラーデータ及びモノクロデータに対するそれ
ぞれ画像処理専用のハードウェアが既に開発されてい
る。

【００１５】また、表示については、疑似カラーデータ
用の中間ビットフレームバッファ４や表示回路が既に開
発されている。しかし、たとえ専用の画像処理回路９，
１０を用いて画像処理を高速に実施したとしても、表示
する際は、表示可能な疑似カラーデータに一旦変換し、
表示用の中間ビットフレームバッファ４に一旦格納する
必要がある。したがって、ＣＰＵ２の処理負担が増大す
るのみならず、画像処理装置全体のデータ処理能率が低
下する問題が生じる。

【００１６】また、最終的に画像処理装置から出力され
る画像データは規定ビット（２４ビット）構成のフルカ
ラーデータであるにも係わらず、疑似カラーデータのビ
ット数（中間ビット＝８ビット）以上の色種類が存在し
なくて、この画像処理装置に入力されたフルカラーの画
像データに比較して、カラー画像品質が大幅に低下する
問題がある。

【００１７】本発明はこのような事情に鑑みてなされた
ものであり、ＣＰＵの処理負担を軽減でき、フルカラー
データおよびモノクロデータの各画像処理及び画像処理
済みデータを表示するためのビデオデータを高速で作成
できる画像処理装置を提供することを目的とする。さら
に、必要に応じて高画質のビデオデータを出力できる画
像処理装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】上記課題を解消するため
に請求項１の発明は、外部から入力された規定ビット構
成のフルカラーデータ又は１ビット構成のモノクロデー
タに対してフルカラー画像処理回路又はモノクロ画像処
理回路で所定の画像処理を実施した後、それぞれ規定ビ
ットより少ない中間ビット構成の擬似カラーデータに変
換して中間ビットフレームバッファに格納し、その後、
必要に応じてこの中間ビットフレームバッファに記憶さ
れた擬似カラーデータを読出してフルカラーデータに変
換してビデオデータとして出力する画像処理装置におい
て、入力されたフルカラーデータ又はモノクロデータを
各画像処理回路へ転送する第１のＤＭＡ制御回路と、フ
ルカラー画像処理回路で画像処理されたフルカラーデー
タを擬似カラーデータに変換する第１の画像変換回路
と、モノクロ画像処理回路で画像処理されたモノクロデ
ータを擬似カラーデータに変換する第２の画像変換回路
と、各画像変換回路にて変換された擬似カラーデータを
中間ビットフレームバッファへ転送する第２のＤＭＡ制
御回路とを備えている。

【００１９】また、請求項２の発明においては、請求項
１の発明において、中間ビットフレームバッファから読
出された擬似カラーデータをフルカラーデータに変換す
る第３の画像変換回路と、この第３の画像変換回路で変
換されたフルカラーデータとフルカラー画像処理回路で
画像処理されたフルカラーデータとから一つのフルカラ
ーデータを選択するフルカラーデータ選択回路と、この
フルカラーデータ選択回路で選択されたフルカラーデー
タを記憶し、必要に応じて記憶されたフルカラーデータ
をビデオデータとして出力するフルカラーフレームバッ
ファとを備えている。

【００２０】さらに、請求項３の発明においては、請求
項２の発明において、モノクロ画像処理回路で画像処理
されたモノクロデータをフルカラーデータに変換する第
４の画像変換回路を有し、さらに、フルカラーデータ選
択回路は、第３の画像変換回路で変換されたフルカラー
データ及びフルカラー画像処理回路で画像処理されたフ
ルカラーデータと、第３の画像変換回路で画像処理され
たフルカラーデータとから一つのフルカラーデータを選
択する。

【００２１】請求項４の発明においては、請求項２の発
明において、外部から入力されたアナログのビデオ信号
を規定ビット構成のフルカラーデータに変換する画像変
換処理部を有し、さらに、フルカラーデータ選択回路
は、第３の画像変換回路で変換されたフルカラーデータ
及びフルカラー画像処理回路で画像処理されたフルカラ
ーデータと、画像変換処理部で変換されたフルカラーデ
ータとから一つのフルカラーデータを選択する。

【００２２】

【作用】このように構成された画像処理装置において
は、外部から入力されたフルカラーデータ又はモノクロ
データは第１のＤＭＡ制御回路でフルカラー画像処理回
路又はモノクロ画像処理回路へ転送され、このフルカラ
ー画像処理回路又はモノクロ画像処理回路で画像処理さ
れた後、第１の画像変換回路又は第２の画像変換回路で
中間ビット構成の擬似カラーデータに変換される。変換
された擬似カラーデータは第２のＤＭＡ制御回路で中間
ビットフレームバッファへ転送される。

【００２３】よって、画像処理済みのフルカラーデータ
又はモノクロデータは専用の変換回路で擬似カラーデー
タに変換されるので、ＣＰＵに処理負担をかけることは
ない。また、変換済みの擬似カラーデータは第２のＤＭ
Ａ制御回路で中間ビットフレームバッファへ転送される
ので、ＣＰＵの処理負担がさらに軽減される。その結
果、画像処理装置全体の処理速度が上昇する。

【００２４】また、請求項２の発明においては、中間ビ
ットフレームバッファの他に、フルカラーデータを記憶
するフルカラーフレームバッファを設けている。また、
このフルカラーフレームバッファへ書込むフルカラーデ
ータを選択するフルカラーデータ選択回路を設けてい
る。

【００２５】そして、フルカラーフレームバッファへ書
込むフルカラーデータを中間ビットフレームバッファの
擬似カラーデータから変換されたフルカラーデータデー
タ又はフルカラー画像処理回路で画像処理されたフルカ
ラーデータとの間で選択設定している。

【００２６】すなわち、擬似カラーデータから再生され
た画像又は本来のフルカラーデータから再生された高画
質の画像を必要に応じて選択できる。請求項３の発明に
おいては、フルカラーフレームバッファへ書込むフルカ
ラーデータを中間ビットフレームバッファの擬似カラー
データから変換されたフルカラーデータ，フルカラー画
像処理回路で画像処理されたフルカラーデータ、及びモ
ノクロ画像処理回路から出力されたモノクロデータを第
４の画像変換回路で変換されたフルカラーデータとの間
で選択可能である。

【００２７】さらに、請求項４の発明においては、フル
カラーフレームバッファへ書込むフルカラーデータを中
間ビットフレームバッファの擬似カラーデータから変換
されたフルカラーデータ，フルカラー画像処理回路で画
像処理されたフルカラーデータ、及び外部から入力され
たアナログのビデオ信号から得られたフルカラーデータ
との間で選択可能である。したがって、この画像処理装
置から出力されるビデオデータの選択範囲がより一層広
まる。

【００２８】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。図１は実施例の画像処理装置の概略構成を示すブロ
ック図である。図３に示す従来の画像処理装置と同一部
分には同一符号が付してある。したがって、重複する部
分の詳細説明を省略する。

【００２９】フルカラー画像処理回路９の出力端子には
規定ビット（２４ビット）構成のフルカラーデータを中
間ビット（８ビット）構成の擬似カラーデータに変換す
る第１の画像変換回路１２が接続され、この第１の画像
変換回路１２の出力端子に表示バス１５が接続されてい
る。また、フルカラー画像処理回路９の出力を直接表示
バス１５に出力するためのバイパス回路が設けられてい
る。

【００３０】同様に、モノクロ画像処理回路１０の出力
端子には１ビット構成のモノクロデータを中間ビット
（８ビット）構成の擬似カラーデータに変換する第２の
画像変換回路１３、及び１ビット構成のモノクロデータ
を規定ビット（２４ビット）構成のフルカラーデータに
変換する第４の画像変換回路１４が接続され、この第
２，第４の画像変換回路１３，１４の出力端子に表示バ
ス１５が接続される。

【００３１】表示バス１５はアドレス生成回路１６を介
してフルカラーデータ選択回路１７に接続されている。
フルカラーデータ選択回路１７はフルカラーフレームバ
ッフア１８に接続されている。アドレス生成回路１６
は、表示バス１５上に出力されている規定ビット（２４
ビット）構成のフルカラーデータをフルカラーフレーム
バッフア１８に書込む場合のアドレスを発生する。

【００３２】システムバス１には、前述したＣＰＵ２，
主メモリ３，中間ビットフレームバッファ４以外に、マ
スク用フレームメモリ１９，カーソル用フレームメモリ
２０及びメモリ制御回路２４が接続されている。

【００３３】マスク用フレームメモリ１９は、表示画面
上における例えばメッセージやウインド等の別のデータ
を表示する場合に表示画面の一部をマスクする場合にお
けるマスク領域を設定するために用いられる。例えば、
中間ビットフレームバッファ４に対応した１ビット長の
フレームメモリで任意の図形（矩形）パターンで、この
中間ビットフレームバッファ４の一部をマスクすること
を可能とする。ＣＰＵ２からマスク用フレームメモリ１
９に設定されたマスクデータはマスク回路２１へ送出さ
れる。

【００３４】中間ビットフレームバッファ４から出力さ
れた１フレーム分の擬似カラーデータはマスク回路２１
でマスク領域部分が除去されて、次の第３の画像変換回
路１１へ入力される。第３の画像変換回路１１は入力さ
れた中間ビット（８ビット）構成の擬似カラーデータを
規定ビット（２４ビット）構成のフルカラーデータに変
換する。

【００３５】第３の画像変換回路１１から出力された１
フレーム分のフルカラーデータはアドレス生成回路２２
へ入力される。アドレス生成回路２２は入力された１フ
レーム分のフルカラーデータを前述したフルカラーフレ
ームバッフア１８に書込む場合のアドレスを発生する。

【００３６】また、システムバス１に接続されたカーソ
ル用フレームメモリ２０は表示画面上にカーソルを表示
する場合のカーソル像を記憶する。そして、このカーソ
ル用フレームメモリ２０に記憶されたカーソル像を示す
フルカラーデータは表示優先度回路２３の一方端へ入力
される。

【００３７】メモリ制御回路２４は、ＣＰＵ１からの指
令に基づき各フレームバッファ４，１８及び各フレーム
メモリ１９，２０の読出タイミングを制御する。また、
フルカラーデータ選択回路１７に対する選択指令を送出
する。

【００３８】表示優先度回路２３はフルカラーフレーム
バッフア１８から読出されたフルカラーデータとカーソ
ル用フレームメモリ２０から読出されたカーソル画像の
データが競合した場合は、カーソル画像のデータを優先
して次のＤ／Ａ変換回路１２へ送出する。

【００３９】Ｄ／Ａ変換回路１２は表示優先度回路２３
から出力されたビデオデータとしてのフルカラーデータ
をアナログのビデオ信号に変換して例えば図示しないＣ
ＲＴ表示装置へ出力する。

【００４０】次に、このように構成された画像処理装置
の動作を説明する。 （１） まず、外部から入力された規定ビット（２４ビ
ット）構成のデジタルのフルカラーデータを一旦擬似カ
ラーデータに変換した後にフルカラーデータで表示する
場合を説明する。

【００４１】この場合、第１のＤＭＡ制御回路６ａは入
力装置に入力されたフルカラーデータをＦＩＦＯメモリ
５ａを介して入力バス７上へ送出する。入力バス７上へ
送出されたフルカラーデータはフルカラー画像処理回路
９で所定の画像処理（圧縮／伸長，拡大／縮小／回転）
が施される。フルカラー画像処理回路９で画像処理され
たフルカラーデータは第１の画像変換回路１２で中間ビ
ット（８ビット）構成の擬似カラーデータに変換されて
画像バス１５へ送出される。

【００４２】画像バス１５上の擬似カラーデータは出力
バス８上へ転送される。第２のＤＭＡ制御回路６ｂは出
力バス８上の擬似カラーデータをＦＩＦＯメモリ５ｂ及
びシステムバス１を介して中間ビットフレームバッファ
４へ書込む。

【００４３】ＣＰＵ２は、メモリ制御回路２４を制御し
て中間ビットフレームバッファ４に書込まれた擬似カラ
ーデータを読出す。同時に、フルカラーデータ選択回路
１７に対してアドレス発生回路２２からのフルカラーデ
ータの選択を指示する。

【００４４】中間ビットフレームバッファ４から読出さ
れた擬似カラーデータはマスク回路２１で必要領域のマ
スク処理を受けたのち、第３の画像変換回路１１で規定
ビット（２４ビット）のフルカラーデータに変換されて
アドレス発生回路２２で必要なアドレス値が付加され
て、フルカラーデータ選択回路１７へ入力される。

【００４５】フルカラーデータ選択回路１７は中間ビッ
トフレームバッファ４からのカラーデータを選択するの
で、アドレス発生回路２２から出力されたフルカラーデ
ータはフルカラーフレームバッファ１８へ書込まれる。
フルカラーフレームバッファ１８から読出されたフルカ
ラーデータは表示優先度回路２３で必要な場合はカーソ
ル画像に置換えられて、Ｄ／Ａ変換回路１２でアナログ
のビデオ信号に変換されて図示しないＣＲＴ表示装置に
表示される。

【００４６】（２） 次に、外部から入力された規定ビ
ット（２４ビット）構成のデジタルのフルカラーデータ
を擬似カラーデータに変換しないで直接表示する場合を
説明する。

【００４７】この場合、ＣＰＵ２は、メモリ制御回路２
４を介してフルカラーデータ選択回路１７に対してアド
レス発生回路１６からのフルカラーデータの選択を指示
する。そして、フルカラー画像処理回路９で画像処理さ
れたフルカラーデータは直接画像バス１５へ送出され
る。画像バス１５へ出力されたフルカラーデータはアド
レス発生回路１６で必要なアドレス値が付加されて、フ
ルカラーデータ選択回路１７へ入力される。

【００４８】フルカラーデータ選択回路１７はフルカラ
ー画像処理回路９からのフルカラーデータを選択するの
で、アドレス発生回路１６から出力されたフルカラーデ
ータはフルカラーフレームバッファ１８へ書込まれる。
これ以降は（１）の場合と同様である。

【００４９】（３） 次に、外部から入力された１ビッ
ト構成のデジタルのモノクロデータを一旦擬似カラーデ
ータに変換した後にフルカラーデータで表示する場合を
説明する。

【００５０】この場合、第１のＤＭＡ制御回路６ａは入
力装置に入力されたモノクロデータをＦＩＦＯメモリ５
ａを介して入力バス７上へ送出する。入力バス７上へ送
出されたモノクロデータはモノクロ画像処理回路１０で
所定の画像処理（圧縮／伸長，拡大／縮小／回転）が施
される。モノクロ画像処理回路１０で画像処理されたモ
ノクロデータは第２の画像変換回路１３で中間ビット
（８ビット）構成の擬似カラーデータに変換されて画像
バス１５へ送出される。

【００５１】画像バス１５上の擬似カラーデータは出力
バス８上へ転送される。第２のＤＭＡ制御回路６ｂは出
力バス８上の擬似カラーデータをＦＩＦＯメモリ５ｂ及
びシステムバス１を介して中間ビットフレームバッファ
４へ書込む。

【００５２】これ以降は（１）の場合と同様である。 （４） 次に、外部から入力されたモノクロデータを、
擬似カラーデータに変換しないで、直接フルカラーデー
テに変換して表示する場合を説明する。

【００５３】この場合、ＣＰＵ２は、メモリ制御回路２
４を介してフルカラーデータ選択回路１７に対してアド
レス発生回路１６からのフルカラーデータの選択を指示
する。そして、モノクロ画像処理回路９で画像処理され
た１ビット構成のモノクロデータは第４の画像変換回路
１４で規定ビット（２４ビット）構成のフルカラーデー
タへ変換された後画像バス１５へ送出される。画像バス
１５へ出力されたフルカラーデータはアドレス発生回路
１６で必要なアドレス値が付加されて、フルカラーデー
タ選択回路１７へ入力される。

【００５４】フルカラーデータ選択回路１７はフルカラ
ー画像処理回路９からのフルカラーデータを選択するの
で、アドレス発生回路１６から出力されたフルカラーデ
ータはフルカラーフレームバッファ１８へ書込まれる。
これ以降は（１）の場合と同様である。

【００５５】なお、（１）〜（４）の説明においては、
当初、フルカラーデータ又はモノクロデータは図示しな
い入力装置に入力されており、この入力装置から第１の
ＤＭＡ制御回路６ａで入力バス７上へ転送される場合を
説明したが、例えば各画像データは入力されて既に主メ
モリ３に書込まれている場合もある。この場合は、主メ
モリ３から第１のＤＭＡ制御回路６ａで入力バス７上へ
転送される。

【００５６】このように構成された画像処理装置におい
ては次の特徴を有する。 （Ａ） 外部から入力されてフルカラー画像処理回路９
又はモノクロ画像処理回路１０で画像処理されたフルカ
ラーデータ又はモノクロデータは、それぞれ専用の第
１，第２の画像変換回路１２，１３で規定ビット（８ビ
ット）構成の擬似カラーデータに変換される。そして、
第２のＤＭＡ制御回路６ｂで直接中間ビットフレームバ
ッファ４に転送される。

【００５７】したがって、ＣＰＵ２は画像変換処理や画
像データの転送処理を実行する必要がないので、ＣＰＵ
２の処理負担を大幅に軽減できると共に、専用の画像変
換回路やＤＭＡ制御回路を用いているので、画像処理速
度を大幅に向上できる。

【００５８】（Ｂ） 画像処理済みのフルカラーデータ
又はモノクロデータを一旦中間ビット構成の擬似カラー
データに変換して、中間ヒットフレームバッファ４に格
納する目的は、ＣＰＵ２が前述した圧縮／伸長，拡大／
縮小／回転等の標準化された画像処理以外の処理を実行
する場合におけるデータ処理の効率化を図るためであ
る。しかし、ＣＰＵ２が別途データ処理する必要のない
場合は、中間ヒットフレームバッファ４を経由する必要
がない。

【００５９】この場合、フルカラー画像処理回路９で画
像処理されたフルカラーデータはフルカラーデータ選択
回路１７を介して直接フルカラーフレームバッファ１８
へ書込まれる。フルカラーフレームバッファ１８へ書込
まれるフルカラーデータは入力された元のフルカラーデ
ータの色種類２²⁴を有しているので、一旦、８ビット
（中間ビット）の擬似カラーデータに圧縮（変換）した
後再度フルカラーデータに伸長（変換）した場合の色種
類２⁸ に比較して、最終的にＣＲＴ表意装置に表示され
る画像の画像品質を大幅に向上できる。

【００６０】（Ｃ） さらに、フルカラー処理回路９で
画像処理されたフルカラーデータを直接ビデオデータと
して出力するか、又は一旦擬似カラーデータに変換した
後再度フルカラーデータに変換して出力するかを必要に
応じて任意に選択できる。

【００６１】（Ｄ） また、マスク用フレームメモリ１
９やカーソル用フレームメモリ２０を設けているので、
ＣＰＵ２の指示に基づいて表示画面を一部トリミングし
たり、表示画面上にカーソルを表示させることも可能で
ある。

【００６２】図２は本発明の他の実施例の画像処理装置
の概略構成を示すブロック図である。図１に示した実施
例装置と同一部分には同一符号が付してある。したがっ
て、重複する部分の詳細説明を省略する。

【００６３】この実施例装置においては、中間ビットフ
レームバッファ４から読出された中間ビット（８ピッ
ト）構成の擬似カラーデータを第３の画像変換回路１１
で即座に規定ビット（２４ビット）構成のフルカラーデ
ータに変換する。変換されたフルカラーデータはＤ／Ａ
変換回路２５でアナログのビデオ信号に変換する。

【００６４】この中間ビットフレームバッファ４，第３
の画像変換回路１１及びＤ／Ａ変換回路２５からなるビ
デオ信号供給回路２９から供給されたアナロのビデオ信
号は、同期信号分離回路２６で同期信号が抽出された
後、Ａ／Ｄ変換回路２７へ入力される。Ａ／Ｄ回路２７
はＰＬＬ回路２８で正しく同期制御された水平，垂直同
期信号に同期して、入力されたアナロのビデオ信号を規
定ビット（２４ビット）構成のフルカラーデータに変換
してマスク回路２１へ送出する。

【００６５】マスク回路２１は、マスク用フレームメモ
リ１９に指定されたマスク領域に相当するフルカラーデ
ータをマスクして次のアドレス生成回路２２へ送出す
る。これ以降の構成及び動作は図１の実際例装置と同様
である。

【００６６】また、この画像処理装置においては、外部
に配設されたＴＶカメラ３０からのビテオ信号は同期信
号分離回路３１で同期信号が抽出された後、Ａ／Ｄ変換
回路３２へ入力される。Ａ／Ｄ回路３２はＰＬＬ回路３
３で正しく同期制御された水平，垂直同期信号に同期し
て、入力されたアナロのビデオ信号をデジタルカラーデ
ータに変換して次の色変換回路３４へ入力される。

【００６７】色変換回路３４は入力されたデジタルカラ
ーデータをＲ．Ｇ，Ｇの各色それぞれ８ビットづつ合計
２４ビット構成のフルカラーデータに変換して、アドレ
ス生成回路３５へ送出する。アドレス生成回路３５はこ
のＴＶカメラ３０で得られる１画面分のフルカラーデー
タのフルカラーフレームバッファ１８内の格納アドレス
を設定して、次のフルカラーデータ選択回路１７へ送出
する。

【００６８】同期信号分離回路３１，Ａ／Ｄ変換回路３
２，ＰＬＬ回路３３，色変換回路３４はアナログのビデ
オ信号を規定ビット構成のフルカラーデータに変換する
画像変換処理部を構成する。

【００６９】このような構成の映像処理装置において
は、ビデオ信号供給回路２９に例えばＶＴＲ装置等のＴ
Ｖカメラで撮影済のビデオ信号を出力する装置を用いる
ことによって、ＶＴＲの再生画像をこの映像処理装置を
介してＣＲＴ表示装置に表示出力可能である。

【００７０】また、ＣＰＵ２は予めメモリ制御回路２４
を介してフルカラーデータ選択回路１７に対して、ＴＶ
カメラ３０からのフルカラーデータを選択する指令を送
出しておけば、ＴＶカメラ３０で撮影された画像は色変
換回路３４，アドレス生成回路３５及びフルカラーデー
タ選択回路１７を介してフルカラーフレームバッファ１
６へ書込まれる。したがって、ＴＶカメラ３０で撮影し
た画像をこの映像処理装置を介してリアルタイムでＣＲ
Ｔ表示装置に表示出力可能である。

【００７１】

【発明の効果】以上説明したように本発明の画像処理装
置においては、画像処理済みのフルカラーデータ及びモ
ノクロデータを中間ビットの擬似カラーデータにそれぞ
れ変換する専用の画像変換を設け、変換された擬似カラ
ーデータをＤＭＡ制御回路を用いて直接中間ビットフレ
ームバッファへ転送している。

【００７２】したがって、ＣＰＵの処理負担を軽減で
き、フルカラーデータおよびモノクロデータの各画像処
理および画像処理済みデータを表示するためのビデオデ
ータを高速で作成できる。

【００７３】また、画像処理済みのフルカラーデータを
一旦擬似カラーデータに変換する事なく直接ビデオデー
タとして出力している。したがって、必要に応じて高画
質のビデオデータを出力できる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係わる画像処理装置の概
略構成を示すブロック図

【図２】 本発明の他の実施例に係わる画像処理装置の
概略構成を示すブロック図

【図３】 従来の画像処理装置の概略構成を示すブロッ
ク図

【符号の説明】

１…システムバス、２…ＣＰＵ、３…主モリ、４…中間
ビットフレームバッファ、５ａ，５ｂ…ＦＩＦＯメモ
リ、６ａ…第１のＤＭＡ制御回路、６ｂ…第２のＤＭＡ
制御回路、９…フルカラー画像処理回路、１０…モノク
ロ画像処理回路、１１…第３の画像変換回路、１２…第
１の画像変換回路、１３…第２の画像変換回路、１４…
第４の画像変換回路、１６，２２，３５…アドレス生成
回路、１７…フルカラーデータ選択回路、１８…フルカ
ラーフレームバッファ、２４…メモリ制御回路、３０…
ＴＶカメラ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 外部から入力された規定ビット構成のフ
   ルカラーデータ又は１ビット構成のモノクロデータに対
   してフルカラー画像処理回路又はモノクロ画像処理回路
   で所定の画像処理を実施した後、それぞれ前記規定ビッ
   トより少ない中間ビット構成の擬似カラーデータに変換
   して中間ビットフレームバッファに格納し、その後、必
   要に応じてこの中間ビットフレームバッファに記憶され
   た擬似カラーデータを読出してフルカラーデータに変換
   してビデオデータとして出力する画像処理装置におい
   て、 前記入力されたフルカラーデータ又はモノクロデータを
   前記各画像処理回路へ転送する第１のＤＭＡ制御回路
   と、 前記フルカラー画像処理回路で画像処理されたフルカラ
   ーデータを前記擬似カラーデータに変換する第１の画像
   変換回路と、 前記モノクロ画像処理回路で画像処理されたモノクロデ
   ータを前記擬似カラーデータに変換する第２の画像変換
   回路と、 この各画像変換回路にて変換された擬似カラーデータを
   前記中間ビットフレームバッファへ転送する第２のＤＭ
   Ａ制御回路とを備えた画像処理装置。
2. 【請求項２】 前記中間ビットフレームバッファから読
   出された擬似カラーデータをフルカラーデータに変換す
   る第３の画像変換回路と、 この第３の画像変換回路で変換されたフルカラーデータ
   と前記フルカラー画像処理回路で画像処理されたフルカ
   ラーデータとから一つのフルカラーデータを選択するフ
   ルカラーデータ選択回路と、 このフルカラーデータ選択回路で選択されたフルカラー
   データを記憶し、必要に応じて記憶されたフルカラーデ
   ータを前記ビデオデータとして出力するフルカラーフレ
   ームバッファとを備えた請求項１記載の画像処理装置。
3. 【請求項３】 前記モノクロ画像処理回路で画像処理さ
   れたモノクロデータをフルカラーデータに変換する第４
   の画像変換回路を有し、 前記フルカラーデータ選択回路は、前記第３の画像変換
   回路で変換されたフルカラーデータ及び前記フルカラー
   画像処理回路で画像処理されたフルカラーデータと、前
   記第３の画像変換回路で画像処理されたフルカラーデー
   タとから一つのフルカラーデータを選択することを特徴
   とする請求項２記載の画像処理装置。
4. 【請求項４】 外部から入力されたアナログのビデオ信
   号を規定ビット構成のフルカラーデータに変換する画像
   変換処理部を有し、 前記フルカラーデータ選択回路は、前記第３の画像変換
   回路で変換されたフルカラーデータ及び前記フルカラー
   画像処理回路で画像処理されたフルカラーデータと、前
   記画像変換処理部で変換されたフルカラーデータとから
   一つのフルカラーデータを選択することを特徴とする請
   求項２記載の画像処理装置。