JPH10149149A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 グラフィックデータ及び映像データをフルカ
ラーで高速に表示することのできる画像処理装置を提供
する。 【解決手段】 本発明は、メモリに格納されている８ビ
ットのグラフィックデータをビットマップ形式のグラフ
ィックデータに変換するグラフィックアクセラレータ１
６と、変換されたグラフィックデータをフルカラーデー
タに変換するフルカラー変換回路１７と、メモリに格納
されているビットストリームデータのうち、音声データ
と映像データとに分離する分離手段２３と、分離された
映像データと、フルカラーデータとを格納する２４ビッ
トのフレームバッファ１９と、フルカラーデータ及び映
像データのフレームバッファへの格納を制御するフレー
ムバッファ制御回路１８と、映像データとフルカラーデ
ータとをビデオ信号に変換するＤ／Ａ変換手段２０とを
具備したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置に関
する。

【０００２】

【従来の技術】現在、ワークステーションなどのような
計算機においては、２４ビットの映像データを疑似カラ
ーデータ（たとえば８ｂｉｔのパレットデータ）で処理
するのが一般的である。

【０００３】また、２４ビットのグラッフィクデータ
は、グラフィックアクセラレータにより高速にビットマ
ップ形式に変換している。ここで、グラッフィクデータ
は、図形などを示すデータであり、映像データは、文字
などを示すデータである。

【０００４】図３は、このような従来の画像処理装置の
映像データ及びグラッフィクデータの処理方法を説明す
るための図である。システムバス１に接続された主メモ
リ３には、８ビット形式のグラッフィクデータ及び２４
ビットの映像データが格納されている。

【０００５】主メモリ３に格納されている８ビットのグ
ラッフィクデータは、システムバス１を介して、グラッ
フィクアクセラレータ４に転送される。そして、このグ
ラッフィクデータは、グラッフィクアクセラレータ４に
よってビットマップ形式に変換された後に、８ビットの
フレームバッファ５に格納される。

【０００６】一方、２４ビットの映像データは、システ
ムバス１に接続されたＣＰＵ２によって、ソフトウェア
処理によって８ビットに変換されたのち、フレームバッ
ファ５に格納される。

【０００７】そして、この８ビット形式のフレームバッ
ファ５に格納されたグラフィックデータ及び映像データ
は、フルカラー変換回路６によって、２４ビットのグラ
フィックデータ及び映像データに変換される。

【０００８】そして、フルカラー変換回路６によって変
換された２４ビットのグラフィックデータ及び映像デー
タは、ビデオＤ／Ａ変換回路７によって、ビデオ信号に
変換される。

【０００９】すなわち、このような計算機においては、
２４ビットの映像データを表示しようとする場合は、映
像データをソフトウェアで８ビットの疑似カラーデータ
に少色化変換する必要があった。

【００１０】図４は、２４ビット形式のフレームバッフ
ァを使用した画像処理装置の映像データ及びグラッフィ
クデータの処理方法を説明するための図である。このよ
うな２４ビット形式のフレームバッファを使用した画像
処理装置においては、８ビットのフレームバッファを使
用した画像処理装置のように、少色化する必要はなく、
８ビット形式のグラッフィクデータをソフトウェア処理
によって２４ビットに変換したのちに、フレームバッフ
ァ５に格納する。

【００１１】そして、この２４ビット形式のフレームバ
ッファ８に格納されたグラッフィクデータ及び映像デー
タは、ビデオＤ／Ａ変換回路７によってビデオ信号に変
換される。

【００１２】

【発明が解決しようとする課題】しかしながら、上述の
８ビット形式のフレームバッファを使用した画像処理装
置においては、２４ビットの映像データをソフトウェア
処理によって８ビットの映像データに少色化変換する必
要があるため、表示速度が遅くなるという問題があっ
た。

【００１３】また、２４ビットの映像データをソフトウ
ェアによって、８ビット（２５６色）の映像データに少
色化変換するために、画質が低下してしまうという問題
があった。

【００１４】一方、２４ビット形式のフレームバッファ
を使用する画像処理装置においては、映像データは２４
ビットのフルカラーで表示することができるが、今度は
グラフィックアクセラレータが無いため、８ビットのグ
ラッフィクデータの２４ビット形式のフレームバッファ
８へのビットマップ形式への変換をソフトウェア処理に
よって行なうため、グラッフィクデータの表示に時間が
かかってしまうという問題があった。

【００１５】本発明は、上記実情に鑑みてなされたもの
であり、グラフィックデータ及び映像データをフルカラ
ーで高速に表示することのできる画像処理装置を提供す
ることを目的とする。

【００１６】

【課題を解決するための手段】従って、まず、上記目的
を達成するために第１の発明は、メモリに格納されてい
る８ビットのグラフィックデータをビットマップ形式の
グラフィックデータに変換するグラフィックアクセラレ
ータと、前記グラフィックアクセラレータによって変換
されたビットマップ形式の８ビットのグラフィックデー
タを２４ビットのフルカラーデータに変換するフルカラ
ー変換回路と、メモリに格納されているビットストリー
ムデータのうち、音声データと２４ビットの映像データ
とに分離する分離手段と、前記分離手段により分離され
た２４ビットの映像データと、前記フルカラー変換回路
から出力される２４ビットのフルカラーデータとを格納
する２４ビットのフレームバッファと、前記フルカラー
データ及び前記映像データを前記フレームバッファへ格
納するフレームバッファ制御回路と、前記フレームバッ
ファに格納された映像データとフルカラーデータとをビ
デオ信号に変換するＤ／Ａ変換手段とを具備することを
特徴とする画像処理装置である。

【００１７】また、第２の発明は、第１の発明の画像処
理装置において、前記フレームバッファ制御回路による
前記フルカラーデータ及び前記映像データの前記フレー
ムバッファへの格納は、所定の書き込み優先度に基づい
て行なわれることを特徴とするものである。

【００１８】さらに、第３の発明は、第１の発明の画像
処理装置において、前記フレームバッファに書き込まれ
る映像データのアドレス変換を行ない、前記映像データ
の拡大・縮小を行なうアドレス変換手段をさらに具備す
ることを特徴とするものである。

【００１９】さらに、第４の発明は、第１の発明の画像
処理装置において、前記分離手段により分離された音声
データを音声として出力する音声信号出力手段をさらに
具備することを特徴とするものである。

【００２０】さらに、第５の発明は、第１の発明の画像
処理装置において、テレビ信号をテレビ映像信号とテレ
ビ音声信号とに分離するテレビ信号分離手段と、前記テ
レビ信号分離手段により分離されたテレビ映像信号を前
記フレームバッファに書き込むテレビ映像書き込み手段
と、前記テレビ信号分離手段により分離されたテレビ音
声信号を音声として出力するテレビ音声信号出力手段と
をさらに具備することを特徴とするものである。

【００２１】さらに、第６の発明は、第１の発明の画像
処理装置において、前記８ビットのグラフィックデータ
の前記グラッフィクアクセラレータへの転送はＤＭＡ転
送により行なわれることを特徴とするものである。

【００２２】さらに、第７の発明は、第１の発明の画像
処理装置において、前記ビットストリームデータの前記
フレームバッファへの転送はＤＭＡ転送により行なわれ
ることを特徴とするものである。

【００２３】次に、上記第１の発明乃至第７の発明の作
用について説明する。すなわち、第１の発明は、グラフ
ィックアクセラレータによって、メモリに格納されてい
る８ビットのグラフィックデータをビットマップ形式の
グラフィックデータに変換し、フルカラー変換回路によ
って、グラフィックアクセラレータによって変換された
ビットマップ形式の８ビットのグラフィックデータを２
４ビットのフルカラーデータに変換する。

【００２４】また、分離手段により、メモリに格納され
ているビットストリームデータのうち、音声データと２
４ビットの映像データとに分離し、フレームバッファ制
御回路によって、フルカラーデータ及び映像データをフ
レームバッファへ格納し、Ｄ／Ａ変換手段により、フレ
ームバッファに格納された映像データとフルカラーデー
タとをビデオ信号に変換するので、グラッフィクデータ
及び映像データをフルカラーで高速に表示することがで
きる。

【００２５】また、第２の発明は、第１の発明の画像処
理装置において、フレームバッファ制御回路によるフル
カラーデータ及び映像データのフレームバッファへの格
納は、所定の書き込み優先度に基づいて行なわれるの
で、映像データ及びフルカラーデータのフレームバッフ
ァへの書き込みが競合した場合にも、フレームバッファ
へのデータの格納を正常に行なうことができる。

【００２６】さらに、第３の発明は、第１の発明の画像
処理装置において、アドレス変換手段によって、フレー
ムバッファに書き込まれる映像データのアドレス変換を
行ない、映像データの拡大・縮小を行なう。

【００２７】さらに、第４の発明は、第１の発明の画像
処理装置において、音声信号出力手段により、分離手段
により分離された音声データを音声として出力するの
で、映像とともに音声も聴くことができる。

【００２８】さらに、第５の発明は、テレビ信号分離手
段により、テレビ信号をテレビ映像信号とテレビ音声信
号とに分離し、テレビ映像書き込み手段により、テレビ
信号分離手段により分離されたテレビ映像信号を前記フ
レームバッファに書き込む。そして、テレビ音声信号出
力手段により、テレビ信号分離手段により分離されたテ
レビ音声信号を音声として出力するので、テレビ映像と
同期して音声も聴くことができる。

【００２９】さらに、第６の発明は、第１の発明の画像
処理装置において、８ビットのグラフィックデータのグ
ラッフィクアクセラレータへの転送はＤＭＡ転送により
行なわれるので、ＣＰＵに負担をかけることなくグラッ
フィクデータの転送を高速に行なうことができる。

【００３０】さらに、第７の発明は、第１の発明の画像
処理装置において、ビットストリームデータのフレーム
バッファへの転送はＤＭＡ転送により行なわれるので、
ＣＰＵに負担をかけることなく高速にビットストリーム
データの転送を行なうことができる。

【００３１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。 ＜第１の実施の形態＞図１は、本発明の第１の実施の形
態に係る画像処理装置の構成を示す図である。なお、図
１中の破線の矢印は制御の方向を示す。

【００３２】同図に示すように、本実施の形態の画像処
理装置は、ＣＰＵ１１、主メモリ１２、システムバス１
３、グラフィックデータＦＩＦＯ１４、ＤＭＡ制御回路
１５、グラフィックアクセラレータ１６、フルカラー変
換回路１７、フレームバッファ制御回路１８、フレーム
バッファ１９、ビデオＤ／Ａ変換回路２０、ビットスト
リームＦＩＦＯ２１、ＤＭＡ制御回路２２、映像／音声
分離回路２３、映像ストリームＦＩＦＯ２４、映像デコ
ーダ２５、映像デコード制御回路２６、映像ＦＩＦＯ２
７、拡大・縮小計算回路２８、書込み制御回路２９、表
示制御回路３０、音声デコード制御回路３１、音声スト
リームＦＩＦＯ３２、音声デコーダ３３、音声Ｄ／Ａ変
換回路３４とを備えている。

【００３３】ＣＰＵ１１は、主メモリ１２上のデータの
アクセス、各制御回路のパラメータ設定などの装置全体
の制御を司る。主メモリ１２は、オペレーティングシス
テム（ＯＳ）、各種ユーザープログラム、および各種デ
ータを記憶するものであり、グラフィックデータ、映像
データを記憶する。

【００３４】システムバス１３は、ＣＰＵ１１の命令や
各種データの転送路である。グラフィックデータＦＩＦ
Ｏ１４は、システムバス１３を通してＤＭＡ転送されて
くる、グラフィックデータを一時的に格納するバッファ
である。

【００３５】ＤＭＡ制御回路１５は、プログラムで生成
され主メモリ１２上に格納されているグラフィックデー
タを、グラフィックデータＦＩＦＯ１４にＤＭＡ転送す
る。グラフィックアクセラレータ１６は、グラフィック
データＦＩＦＯ１４に一時的に格納されているグラフィ
ックデータを８ビットのビットマップ形式のグラフィッ
クデータに変換する。

【００３６】フルカラー変換回路（ＬＵＴ）１７は、８
ビットのビットマップ形式のグラフィックデータを２４
ビットのフルカラーデータに変換する。フレームバッフ
ァ制御回路１８は、フルカラー変換回路１７で変換され
る２４ビットのフルカラーデータ、および映像ＦＩＦＯ
２７から出力される映像データの書き込みとフレームバ
ッファ１９の制御を行う。

【００３７】フレームバッファ１９は、１画素２４ビッ
トで構成される表示データを格納するメモリであって、
フルカラー変換回路１７において２４ビットに変換され
るフルカラーデータと映像ＦＩＦＯ２７から出力される
２４ビットの映像データを格納する。

【００３８】ビデオＤ／Ａ変換回路２０は、フレームバ
ッファ１９に格納されている２４ビットの表示データを
ビデオ信号（アナログ）に変換する。ビットストリーム
ＦＩＦＯ２１は、システムバス１３を通して主メモリ１
２から転送されてくるビットストリームデータ（映像／
音声の圧縮データ）を一時的に格納する。

【００３９】ＤＭＡ制御回路２２は、主メモリ１２上に
格納されているビットストリームデータをシステムバス
１３を通してビットストリームＦＩＦＯ２１にＤＭＡ転
送する。

【００４０】映像／音声分離回路２３は、ビットストリ
ームＦＩＦＯ２１に一時的に格納されているビットスト
リームデータを映像ビットストリームデータと音声ビッ
トストリームデータとに分離する。

【００４１】映像ビットストリームＦＩＦＯ２４は、映
像／音声分離回路２３により分離された映像ビットスト
リームデータを一時的に格納する。映像デコーダ２５
は、映像ビットストリームＦＩＦＯ２４に格納されてい
る映像ビットストリームデータをデコード（伸長）す
る。

【００４２】映像デコード制御回路２６は、映像ビット
ストリームＦＩＦＯ２４と映像デコーダ２５の制御を行
う。映像ＦＩＦＯ２７は、映像デコーダ２５によりデコ
ードされた２４ビットの映像データを一時的に格納す
る。

【００４３】拡大・縮小計算回路２８は、映像ＦＩＦＯ
２７に格納されている映像データによって表示される映
像を拡大・縮小するためのアドレス計算を行なうもので
あり、映像ＦＩＦＯ２７からフレームバッファ制御回路
１８への映像データの転送を制御する。書込み制御回路
２９は、映像データをフレームバッファ１９に書き込む
タイミングを制御し、スムーズな映像データの表示を実
現する。

【００４４】表示制御回路３０は、フレームバッファ１
９に格納された映像データおよびフルカラー変換された
グラフィックデータの読みだし及び制御を行う。音声デ
コード制御回路３１は、音声ストリームＦＩＦＯ３２と
音声デコーダ３３との制御を行う。

【００４５】音声ストリームＦＩＦＯ３２は、映像／音
声分離回路２３によって分離された音声ビットストリー
ムデータを一時的に格納する。音声デコーダ３３は、音
声ストリームＦＩＦＯ３２に格納されている音声ビット
ストリームデータをデコードして音声データとして出力
する。 音声Ｄ／Ａ変換回路３４は、デコードされた音
声データを音声信号に変換（Ｄ／Ａ変換）する。

【００４６】次に、上述の如く構成された本実施の形態
に係る画像処理装置の動作について説明する。まず、最
初に、グラフィックデータのフレームバッファ１９への
書き込み方法について説明する。

【００４７】このグラフィックデータは、各種ユーザー
プログラムで生成されるベクトル形式のデータである。
まず、ＤＭＡ制御回路１５により、プログラムで生成さ
れ主メモリ１２上に格納されているグラフィックデータ
が、グラフィックデータＦＩＦＯ１４にＤＭＡ転送され
る。

【００４８】このように主メモリ１２に格納されている
グラフィックデータをＤＭＡ制御回路１５によりＤＭＡ
転送することによって、ＣＰＵ１１に負担をかけること
なくグラフィックデータの転送を高速に行なうことがで
きる。

【００４９】グラフィックアクセラレータ１６は、グラ
フィックデータＦＩＦＯ１４に一時的に格納されている
８ビットのグラフィックデータを８ビット形式の疑似カ
ラーデータ（ビットマップデータ）に変換する。

【００５０】グラフィックアクセラレータ１６により、
変換された８ビット形式のビットマップデータは、フル
カラー変換回路１７によって２４ビットのフルカラーデ
ータに変換される。

【００５１】これにより、高速に８ビット形式のビット
マップデータを２４ビットのビットマップデータに変換
することができる。そして、フルカラー変換回路（ＬＵ
Ｔ）７によって変換された２４ビットのフルカラーデー
タは、フレームバッファ制御回路１８によって、フレー
ムバッファ１９に書き込まれる。

【００５２】次に、映像と音声の圧縮データで構成され
るビットストリームデータの処理方法について説明す
る。まず、ＤＭＡ制御回路２２により、主メモリ１２上
に格納されているビットストリームデータをシステムバ
ス１３を通してビットストリームＦＩＦＯ２１にＤＭＡ
転送する。

【００５３】これにより、ＣＰＵ１１に負担をかけるこ
となく、ビットストリームデータを高速に転送すること
が可能になる。次に、映像／音声分離回路２３によっ
て、ビットストリームＦＩＦＯ２１に一時的に格納され
ているビットストリームデータを映像ビットストリーム
データと音声ビットストリームデータに分離する。

【００５４】この映像／音声分離回路２３によるビット
ストリームデータの映像ビットストリームデータと音声
ビットストリームデータとの分離は、ＤＭＡ制御回路２
２によって行なわれる。

【００５５】映像／音声分離回路２３によって分離され
た映像ビットストリームデータと音声ビットストリーム
データは、それぞれ映像ストリームＦＩＦＯ２４、音声
ストリームＦＩＦＯ３２に一時的に格納される。

【００５６】映像ストリームＦＩＦＯ２４に格納された
映像ビットストリームデータは、映像デコーダ２５によ
って、デコード（伸長）された後、映像ＦＩＦＯ２７に
一時的に格納される。

【００５７】この映像ストリームＦＩＦＯ２４に格納さ
れた映像ビットストリームデータの読み出し及び映像デ
コーダ２５によるデコードは、映像デコード制御回路２
６によって行なわれる。

【００５８】映像ＦＩＦＯ２７に格納された２４ビット
の映像データは、フレームバッファ制御回路１８によっ
て、フレームバッファ１９に書き込まれる。このときの
映像データのフレームバッファ１９への書き込みアドレ
スは、拡大・縮小計算回路２８により計算され、書き込
みタイミングの制御は、書き込み制御回路１９によって
行なわれる。

【００５９】また、フルカラー変換回路１７から出力さ
れる２４ビットのフルカラーデータ及び映像ＦＩＦＯ２
７から出力される映像データは同時にフレームバッファ
制御回路１８に出力された場合には、フレームバッファ
制御回路１８は、あらかじめ設定されている書き込み優
先度に従って、フレームバッファ１９への書き込みを行
なう。

【００６０】ここでは、フレームバッファ制御回路１８
に対して同時にフルカラーデータ及び映像データが出力
された場合には、フレームバッファ制御回路１８による
フレームバッファ１９への書き込みは、映像データが優
先して書き込まれるものとする。

【００６１】フレームバッファ１９に格納されたフルカ
ラーデータ及び映像データは、ビデオＤ／Ａ変換回路２
０によって、ビデオ信号に変換された後に、モニタに表
示される。

【００６２】これにより、映像データ及びグラフィック
データをフルカラーで高速に、且つ同時に表示すること
ができる。次に、音声ストリームＦＩＦＯ３２に格納さ
れた音声ビットストリームデータの処理について説明す
る。

【００６３】音声ストリームＦＩＦＯ３２に格納された
音声ビットストリームデータは、音声デコーダ３３によ
ってデコードされる。音声デコーダ３３によってデコー
ドされた音声ビットストリームデータは、さらに、音声
Ｄ／Ａ変換回路３４によって、音声信号に変換される。

【００６４】この変換された音声信号は、スピーカによ
って音声として出力される。これにより、映像とともに
音声を聴くことも可能になる。なお、上述の実施の形態
の説明においては、映像データ及びビットストリームデ
ータは、同一の主メモリ１２に格納されている場合につ
いて説明したが、これらのデータは、別々のメモリに格
納されていてもよい。

【００６５】また、上述の実施の形態の説明において
は、フレームバッファ制御回路１８によるフレームバッ
ファ１９への書き込みは、映像データを優先して書き込
む場合について説明したが、フルカラーデータを優先し
ても良い。

【００６６】従って、本実施の形態の画像処理装置によ
れば、画質を落とすことなくフルカラーのグラフィック
及び映像を同時に、且つ高速に表示することができる。
また、フレームバッファ制御回路１９は、同時にフルカ
ラーデータ及び映像データが入力された場合、あらかじ
め設定された優先度に従ってフレームバッファ１９へデ
ータの書き込みを行なうので、書き込みが競合した場合
においても、正常にフレームバッファ１９へデータの書
き込みを行なうことができる。

【００６７】さらに、拡大・縮小計算回路２８により映
像データを拡大あるいは縮小するためのアドレス計算を
行なうことができるので、映像データを拡大あるいは縮
小して表示させることができる。

【００６８】さらに、映像／音声分離回路２３によっ
て、ビットストリームＦＩＦＯ２１に格納されたビット
ストリームデータの映像ビットストリームデータと音声
ビットストリームデータとの分離を行ない、分離された
音声データを音声として出力するので、映像に同期した
映像を得ることができる。

【００６９】さらに、ＤＭＡ制御回路１５により、主メ
モリ１２に格納されているグラフィックデータをＤＭＡ
転送することができるので、ＣＰＵ１１に負担をかける
ことなく高速にグラフィックデータを転送することがで
きる。

【００７０】さらに、ＤＭＡ制御回路２２により、主メ
モリ１２に格納されているビットストリームデータをＤ
ＭＡ転送することができるので、ＣＰＵ１１に負担をか
けることなく高速にビットストリームデータを転送する
ことができる。

【００７１】さらに、本実施の形態においては、映像デ
ータ用のフレームバッファとグラフィックデータ用のグ
ラフィックデータとを別々に設ける必要がなく、共通の
フレームバッファを使用することができる。 ＜第２の実施の形態＞図２は、本発明の第２の実施の形
態に係る画像処理装置の構成を示す図である。なお、図
１と同一部分には同一符号を付して説明する。

【００７２】上述の第１の実施の形態の画像処理装置と
第２の実施の形態の画像処理装置と異なる点は、テレビ
チューナ４１、映像ＦＩＦＯ４２、音声ＦＩＦＯ４３を
設けたことにある。

【００７３】テレビチューナ４１は、アンテナから受信
したテレビ信号をデコードする。映像ＦＩＦＯ４２は、
テレビチューナ４１によってデコードされたテレビ信号
のうち、テレビ映像データを一時的に格納して、書き込
み制御回路２９に出力する。

【００７４】音声ＦＩＦＯ４３は、テレビチューナ４１
によってデコードされたテレビ信号のうち、テレビ音声
データを一時的に格納して、音声Ｄ／Ａ変換回路３４に
出力する。

【００７５】次に、上述の如く構成された画像処理装置
の動作について説明する。まず、テレビチューナ４１に
よってテレビ信号がデコードされ、デコードされたテレ
ビ信号のうち、テレビ映像データが一時的に映像ＦＩＦ
Ｏ４２に格納されるとともに、テレビ音声データが一時
的に音声ＦＩＦＯ４３に格納される。

【００７６】映像ＦＩＦＯ４２に格納された映像データ
は、書込み制御回路２９に出力され、フレームバッファ
制御回路１８によってフレームバッファ１９に書き込ま
れる。

【００７７】そして、フレームバッファ１９に書き込ま
れたテレビ映像データは、ビデオＤ／Ａ変換回路２０に
よってビデオ信号に変換されたのち、モニタに表示され
る。これにより、テレビ映像、グラフィックデータ及び
映像データを同時に表示することができる。

【００７８】一方、音声ＦＩＦＯ４３に格納されたテレ
ビ音声データは、音声Ｄ／Ａ変換回路３４によって音声
信号に変換される。これにより、テレビ映像と同期した
音声を聴くことができる。

【００７９】なお、上述の実施の形態の説明において
は、テレビ信号について説明したが、テレビ信号に限ら
れず、ビデオ機器からのビデオ信号であってもよく、こ
の場合には、映像ＦＩＦＯ４２には、ビデオ信号のビデ
オ映像データが格納され、音声ＦＩＦＯ４３には、ビデ
オ信号の御データが格納される。

【００８０】従って、本実施の形態の画像処理装置によ
れば、上述の第１の実施の形態の画像処理装置の効果に
加え、テレビの映像表示と音声出力を同時に行なうこと
が可能となる。

【００８１】また、テレビ信号の映像データのフレーム
バッファと映像データ及びグラフィックデータのフレー
ムバッファを別々に設けることなく、共通のフレームバ
ッファを使用することができる。

【００８２】

【発明の効果】以上詳記したように、本発明によれば、
グラフィックデータ及び映像データをフルカラーで高速
に表示することのできる画像処理装置を提供することが
できる。

【００８３】また、本発明によれば、映像データ及びフ
ルカラーデータのフレームバッファへの書き込みが競合
した場合にも、フレームバッファへのデータの格納を正
常に行なうことができる。

【００８４】さらに、本発明によれば、映像データによ
って表わされる映像の拡大、縮小を行なうことができ
る。さらに、本発明によれば、分離手段により分離され
た音声データを音声として出力するので、映像とともに
音声も聴くことができる。

【００８５】さらに、本発明によれば、テレビ映像と同
期して音声も聴くことができる。さらに、本発明によれ
ば、ＣＰＵに負担をかけることなくグラッフィクデータ
の転送を高速に行なうことができる。さらに、本発明に
よれば、ＣＰＵに負担をかけることなく高速にビットス
トリームデータの転送を行なうことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る画像処理装置
の構成を示す図である。

【図２】本発明の第２の実施の形態に係る画像処理装置
の構成を示す図である。

【図３】従来の画像処理装置の構成を示す図である。

【図４】従来の画像処理装置の構成を示す図である。

【符号の説明】

１…システムバス、 ２…ＣＰＵ、 ３…主メモリ、 ４…グラッフィクアクセラレータ、 ５…フレームバッファ、 ６…フルカラー変換回路（ＬＵＴ） ７…ビデオＤ／Ａ変換回路、 ８…フレームバッファ １１…ＣＰＵ、 １２…主メモリ、 １３…システムバス、 １４…グラフィックデータＦＩＦＯ、 １５…ＤＭＡ制御回路、 １６…グラフィックアクセラレータ、 １７…フルカラー変換回路、 １８…フレームバッファ制御回路、 １９…フレームバッファ、 ２０…ビデオＤ／Ａ変換回路、 ２１…ビットストリームＦＩＦＯ、 ２２…ＤＭＡ制御回路、 ２３…映像／音声分離回路、 ２４…映像ビットストリームＦＩＦＯ、 ２５…映像デコーダ、 ２６…映像デコード制御回路、 ２７…映像ＦＩＦＯ、 ２８…拡大・縮小計算回路、 ２９…書込み制御回路、 ３０…表示制御回路、 ３１…音声デコード制御回路、 ３２…音声ストリームＦＩＦＯ、 ３３…音声デコーダ、 ３４…音声Ｄ／Ａ変換回路、 ４１…テレビチューナ、 ４２…映像ＦＩＦＯ、 ４３…音声ＦＩＦＯ。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 メモリに格納されている８ビットのグラ
   フィックデータをビットマップ形式のグラフィックデー
   タに変換するグラフィックアクセラレータと、 前記グラフィックアクセラレータによって変換されたビ
   ットマップ形式の８ビットのグラフィックデータを２４
   ビットのフルカラーデータに変換するフルカラー変換回
   路と、 メモリに格納されているビットストリームデータのう
   ち、音声データと２４ビットの映像データとに分離する
   分離手段と、 前記分離手段により分離された２４ビットの映像データ
   と、前記フルカラー変換回路から出力される２４ビット
   のフルカラーデータとを格納する２４ビットのフレーム
   バッファと、 前記フルカラーデータ及び前記映像データを前記フレー
   ムバッファへ格納するフレームバッファ制御回路と、 前記フレームバッファに格納された映像データとフルカ
   ラーデータとをビデオ信号に変換するＤ／Ａ変換手段と
   を具備することを特徴とする画像処理装置。
2. 【請求項２】 前記フレームバッファ制御回路による前
   記フルカラーデータ及び前記映像データの前記フレーム
   バッファへの格納は、所定の書き込み優先度に基づいて
   行なわれることを特徴とする請求項１記載の画像処理装
   置。
3. 【請求項３】 前記フレームバッファに書き込まれる映
   像データのアドレス変換を行ない、前記映像データの拡
   大・縮小を行なうアドレス変換手段をさらに具備するこ
   とを特徴とする請求項１記載の画像処理装置。
4. 【請求項４】 前記分離手段により分離された音声デー
   タを音声として出力する音声信号出力手段をさらに具備
   することを特徴とする請求項１記載の画像処理装置。
5. 【請求項５】 テレビ信号をテレビ映像信号とテレビ音
   声信号とに分離するテレビ信号分離手段と、 前記テレビ信号分離手段により分離されたテレビ映像信
   号を前記フレームバッファに書き込むテレビ映像書き込
   み手段と、 前記テレビ信号分離手段により分離されたテレビ音声信
   号を音声として出力するテレビ音声信号出力手段とをさ
   らに具備することを特徴とする請求項１記載の画像処理
   装置。
6. 【請求項６】 前記８ビットのグラフィックデータの前
   記グラッフィクアクセラレータへの転送はＤＭＡ転送に
   より行なわれることを特徴とする請求項１記載の画像処
   理装置。
7. 【請求項７】 前記ビットストリームデータの前記フレ
   ームバッファへの転送はＤＭＡ転送により行なわれるこ
   とを特徴とする請求項１記載の画像処理装置。