JPH08328941A

JPH08328941A - メモリアクセス制御回路

Info

Publication number: JPH08328941A
Application number: JP7157169A
Authority: JP
Inventors: Ko Matsushima; 鋼松島; Yutaka Wakasu; 豊若州
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-05-31
Filing date: 1995-05-31
Publication date: 1996-12-13
Also published as: US5706482A

Abstract

(57)【要約】【目的】画像メモリにシングルポートＲＡＭを使用し
ても、連続的に入力されるデータを欠落なしに画像メモ
リに書き込め、且つ画像メモリに格納されているデータ
を欠落なしに連続的に読み出せるようにする。【構成】連続的に入力されるデータ105 はライトバッ
ファ101 に一時的に保持される。アービタ部102 は、ラ
イト要求109,リード要求115 を調停し、ライト動作を行
う場合は、ライトバッファ101 中のデータを、ライトバ
ッファ101 へのデータ105 の書き込み速度よりも速い速
度でシングルポートＲＡＭから構成される画像メモリ10
4 に書き込み、リード動作を行う場合は、リードバッフ
ァ103 からのデータの読み出し速度よりも速い速度で画
像メモリ104 からデータを読み出してリードバッファ10
3 に書き込む。リードバッファ103 に保持されているデ
ータは出力データリード信号117 に従って所定の速度で
読み出され、ＣＲＴ等に表示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシングルポートＲＡＭに
対するアクセスを制御するメモリアクセス制御回路に関
する。

【０００２】

【従来の技術】シングルポートＲＡＭに対するリード要
求とライト要求とが非同期に発生する場合には、リード
要求とライト要求との競合を調停することが必要にな
る。また、リフレッシュ動作が必要になるＤＲＡＭ（ダ
イナミックＲＡＭ）を用いてシングルポートＲＡＭを構
成した場合には、更に、リフレッシュ要求も考慮して調
停を行うことが必要になる。このような場合、従来は一
般に、何れか１つの要求を優先させ、残りの要求をウエ
イトさせるようにしている（例えば、特開平２−１５８
８５２号公報）。

【０００３】

【発明が解決しようとする課題】上述したように、従来
のメモリアクセス制御回路は、複数の要求が競合した場
合、その内の１つを優先させ、残りの要求をウエイトさ
せるようにしているため、例えば、ビデオ画像をパーソ
ナルコンピュータ等に取り込むための画像取り込み装置
やスキャンコンバータ等のように、連続的に入力される
ビデオデータを欠落なく画像メモリに書き込み、画像メ
モリから連続的にデータを読み出すことが必要になり、
ウエイトをかけることができない装置には、使用するこ
とができない。このため、上記したような装置では、デ
ュアルポートＲＡＭを使用して画像メモリを構成するよ
うにしているが、シングルポートＲＡＭに比較して高価
になるという問題がある。

【０００４】そこで、本発明の目的は、画像メモリにシ
ングルポートＲＡＭを使用しても、連続的に入力される
データを欠落なしに画像メモリに書き込め、且つ画像メ
モリに格納されているデータを欠落なしに連続的に読み
出すことができるメモリアクセス制御回路を提供するこ
とにある。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するため、シングルポートＲＡＭから構成される画像メ
モリと、連続的に入力されるデータを一時的に保持し、
保持データが存在する間、ライト要求を出力するライト
バッファと、前記画像メモリから読み出されたデータを
一時的に保持し、保持データが連続的に読み出されるリ
ードバッファと、前記ライトバッファから出力される前
記ライト要求と前記リードバッファに保持されているデ
ータが所定量以下となったときに発生するリード要求と
を調停して前記リード要求に従ったリード動作時には前
記リードバッファからデータが読み出される速度よりも
速い速度で所定量のデータを前記画像メモリから読み出
して前記リードバッファに書き込み、前記ライト要求に
従ったライト動作時には前記ライトバッファへのデータ
の入力速度よりも速い速度で前記ライトバッファに保持
されているデータを読み出して前記画像メモリに書き込
むアービタ部とを備えたものである。

【０００６】

【作用】ライトバッファは、連続的に入力されるデータ
を一時的に保持し、保持データが存在するときは、ライ
ト要求を出力する。また、リードバッファは、画像メモ
リから読み出されたデータを一時的に保持し、保持デー
タが連続的に読み出される。

【０００７】アービタ部では、ライト要求とリードバッ
ファに保持しているデータが所定量以下になったときに
発生するリード要求とを調停する。そして、リード要求
に従ってリード動作を行う場合は、リードバッファから
データが読み出される速度よりも速い速度で所定量のデ
ータを画像メモリから読み出してリードバッファに書き
込み、ライト要求に従ってライト動作を行う場合は、ラ
イトバッファへのデータの入力速度よりも速い速度でラ
イトバッファに保持されているデータを読み出して画像
メモリに書き込む。

【０００８】

【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。

【０００９】図１は本発明の実施例のブロック図であ
り、ライトバッファ１０１と、アービタ部１０２と、リ
ードバッファ１０３と、シングルポートのＤＲＡＭから
構成される画像メモリ１０４とを有している。

【００１０】ライトバッファ１０１は、外部から連続的
に入力される入力データ１０５を一時的に保持する機
能，保持データが存在するときアービタ部１０２に対し
てライト要求１０９を出力する機能等を有する。尚、本
実施例では、ビデオ信号を標本化したビデオデータが、
入力データ１０５としてライトバッファ１０１に入力さ
れるとする。

【００１１】リードバッファ１０３は、画像メモリ１０
４から読み出されたデータを一時的に保持する機能，外
部のパーソナルコンピュータ（図示せず）から出力デー
タ同期信号（パーソナルコンピュータの水平同期信号）
１１８が入力されてから所定時間Ｔ後にアービタ部１０
２に対して複数ワード分のデータの読み込みを要求する
リード要求１１５を出力し、それ以後所定回数だけ保持
データが所定量以下となる毎にアービタ部１０２に対し
てリード要求１１５を出力する機能，外部のパーソナル
コンピュータからの出力データリード信号１１７に従っ
て保持しているデータを１ワードずつ出力する機能等を
有する。尚、本実施例では、リードバッファ１０３の出
力データ１１６は、パーソナルコンピュータの表示部に
出力されるものとする。

【００１２】アービタ部１０２は、ライトバッファ１０
１からのライト要求１０９，リードバッファ１０３から
のリード要求１１５及びリフレッシュ要求を調停する機
能，ライト要求１０９に従ってライト動作を行う場合に
は入力データ１０５の入力速度よりも速い速度でライト
バッファ１０１に保持されているデータを読み出して画
像メモリ１０４に書き込む機能，リード要求１１５に従
ってリード動作を行う場合にはリードバッファ１０３か
らデータが読み出される速度よりも速い速度で複数ワー
ド分のデータを画像メモリ１０４から読み出してリード
バッファ１０３に書き込む機能，画像メモリ１０４に対
してリフレッシュ動作を行う機能等を有する。尚、本実
施例では、アービタ部１０２は、出力データ同期信号１
１８が入力されたタイミングに於いてリフレッシュ要求
がされたとみなすようにしている。リフレッシュ要求の
タイミングを上記したようにすると共に、リード要求の
タイミングを前記したものにすることにより、リフレッ
シュ要求とリード要求とが競合することはなく、本実施
例では、ライト要求とリフレッシュ要求との競合，ライ
ト要求とリード要求との競合のみが発生する。

【００１３】図２は図１の実施例の画像メモリアクセス
時のリード動作，ライト動作，リフレッシュ動作をどの
ように調停するのかを簡単に説明するためのタイミング
図である。尚、図２に於いて、画像メモリのリード動
作，ライト動作，リフレッシュ動作はハイレベルでアク
ディブである。

【００１４】入力データ同期信号（ビデオ信号の水平同
期信号）１０７に同期して一定期間連続して入力される
入力データ１０５を欠落なしに画像メモリ１０４に書き
込み、且つ出力データ同期信号１１８に同期して一定期
間連続して欠落なしにリードバッファ１０３から出力デ
ータ１１６を出力するためには、時刻Ｔｃ〜Ｔｄ，Ｔｈ
〜Ｔｉに於いて、ライト動作とリード動作とが競合しな
いように調停を行う必要がある。また、出力データ同期
信号１１８に同期してリフレッシュ要求が発生するた
め、時刻Ｔａ〜Ｔｂ，Ｔｅ〜Ｔｆに於いては、ライト動
作とリフレッシュ動作とが競合しないように調停を行う
必要がある。

【００１５】ライト動作とリフレッシュ動作とが競合し
ないようにするため、アービタ部１０２は、リフレッシ
ュ動作を優先的に行い、リフレッシュ動作終了後にライ
ト動作を行う。このライト動作時に於いては、リフレッ
シュ期間にライトバッファ１０１に溜まった複数ワード
分のデータを、入力データ１０５の入力速度よりも速い
速度でライトバッファ１０１から読み出して画像メモリ
１０４に書き込む。

【００１６】また、ライト動作とリード動作とが競合し
ないようにするため、アービタ部１０２は、リード動作
を優先させ、先ず、複数ワード分のデータを画像メモリ
１０４から高速に読み出してリードバッファ１０３に書
き込み、その後、リード期間にライトバッファ１０１に
溜まった複数ワード分のデータを、入力データ１０５の
入力速度よりも速い速度でライトバッファ１０１から読
み出して画像メモリ１０４に書き込む。

【００１７】次に図３を参照して図１に示す実施例の動
作を詳細に説明する。

【００１８】連続的に入力される入力データ１０５中の
１ワード分の各データｉ０，ｉ１，…は、入力データラ
イト信号１０６の立ち上がりに於いてライトバッファ１
０１に書き込まれる。

【００１９】ライトバッファ１０１は、入力データが１
ワード書き込まれる毎に、保持しているデータのワード
数を示す内部カウンタ（図示せず）をインクリメントす
る。また、ライトバッファ１０１は、内部カウンタの値
が「０」でない間、即ち保持データが存在する間、ライ
ト要求１０９をハイレベルにし、アービタ部１０２に対
してデータの書き込みを要求する。

【００２０】今、例えば、入力データ１０５中の１ワー
ド分のデータｉ０がライトバッファ１０１に書き込ま
れ、その時点に於いて内部カウンタの値が「１」になっ
たとする。

【００２１】ライトバッファ１０１は、内部カウンタの
値が「１」となることにより、ライト要求１０９をハイ
レベルにし、アービタ部１０２に対してデータｉ０の書
き込みを要求する。

【００２２】この時、アービタ部１０２は、リード動作
もリフレッシュ動作も行っていないので、ＷＢＵＦリー
ド信号１１０を一定時間ハイレベルにする。

【００２３】ライトバッファ１０１では、ＷＢＵＦリー
ド信号１１０の立ち上がりに同期して保持している１ワ
ード分のデータｉ０をＷＢＵＦデータ１０８として出力
すると共に、内部カウンタをデクリメントする。これに
より、内部カウンタの値が「０」となるので、ライトバ
ッファ１０１は、ライト要求１０９をローレベルにす
る。

【００２４】また、アービタ部１０２は、ＷＢＵＦリー
ド信号１１０の立ち上げ時にＲＡＳ信号１１１ａ及びＷ
Ｅ信号１１１ｃをローレベルにし、ＷＢＵＦリード信号
１１０の立ち下げ時にＣＡＳ信号１１１ｂをローレベル
にし、次のＣＬＫ１１９の立ち上がりでＲＡＳ信号１１
１ａ及びＣＡＳ信号１１１ｂをハイレベルにする。更
に、アービタ部１０２は、ＷＥ信号１１１ｃをローレベ
ルにしている間、ＤＲＡＭデータ１１２にデータｉ０を
選択出力する。以上のシングルライトモード（１回のＲ
ＡＳ，ＣＡＳアクセスで１ワードを書き込むモード）の
ライト動作により、１ワード分のデータｉ０が画像メモ
リ１０４に書き込まれる。

【００２５】データｉ０に引き続きデータｉ１，ｉ２が
入力された場合も前述したと同様の動作が行われ、デー
タｉ１，ｉ２が画像メモリ１０４に書き込まれる。

【００２６】その後、時刻Ｔ１に於いて、出力データ同
期信号１１８が立ち上がると、アービタ部１０２は、リ
フレッシュ要求がされたとみなし、時刻Ｔ２までリフレ
ッシュ動作を優先的に行う。リフレッシュ動作が行われ
ている時刻Ｔ１〜Ｔ２間に入力されたデータｉ３，ｉ４
は、ライトバッファ１０１に一時的に保持される。

【００２７】時刻Ｔ１〜Ｔ２の間に、ＣＡＳビフォワー
ＲＡＳリフレッシュを４回行い、時刻Ｔ２に於いてリフ
レッシュ動作が終了すると、アービタ部１０２は、ライ
ト動作を行う。この時、ライトバッファ１０１には、複
数ワード分のデータｉ３，ｉ４が蓄積されているため、
高速ページモード（ＲＡＳ信号をローレベルにしたまま
でＣＡＳ信号を連続して上げ下げする）でライト動作を
行う。

【００２８】データｉ３，ｉ４を高速ページモードで画
像メモリ１０４に書き込んでいる間にもデータｉ５がラ
イトバッファ１０１に蓄積されるため、アービタ部１０
２は、結果的に連続３回、高速ページモードでライト動
作を行い、ライトバッファ１０１に蓄積されているデー
タｉ３，ｉ４，ｉ５を高速に画像メモリ１０４に書き込
む。ここで、何回、高速ページモードでライト動作を行
うかは、入力データ１０５の入力速度と、高速ページモ
ード時の速度と、リフレッシュ動作の時間に基づいて予
め決めておくものである。また、本実施例では、高速ペ
ージモード時の画像メモリ１０４へのデータの書き込み
速度を、入力データ１０５の入力速度のほぼ５倍にして
いる。また、本実施例に於いては、リフレッシュ動作時
にＣＡＳビフォワーＲＡＳリフレッシュを４回連続して
行っているが、リフレッシュ動作の種類及び回数はシス
テムにあったもので良い。

【００２９】その後、ライトバッファ１０１にデータｉ
６が保持され、ライトバッファ１０１からライト要求１
０９があると、アービタ部１０２は、シングルライトモ
ードによりデータｉ６を画像メモリ１０４に書き込む。

【００３０】出力データ同期信号１１８の立ち上がりか
ら一定時間Ｔ後の時刻Ｔ３に於いて、リードバッファ１
０３は、リード要求１１５を一定時間ハイレベルにしア
ービタ部１０２に対してデータの読み込みを要求する。

【００３１】リード要求１１５が時刻Ｔ３に於いてハイ
レベルとなると、アービタ部１０２は、時刻Ｔ４までリ
ード要求１１５に従ったリード動作を優先的に行う。こ
のリード動作は、高速ページモードで行い、８ワード分
のデータを高速に画像メモリ１０４から読み込む。ま
た、アービタ部１０２は画像メモリ１０４から高速に読
み込んだデータをＲＢＵＦ入力データ１１３として順次
出力すると共に、その出力速度に合ったＲＢＵＦライト
信号１１４を出力する。尚、本実施例では、高速ページ
モード時の画像メモリ１０４からのデータの読み出し速
度を、リードバッファ１０３からのデータの読み出し速
度のほぼ３倍にしている。

【００３２】リードバッファ１０３は、アービタ部１０
２からＲＢＵＦライト信号１１４が出力されると、その
立ち上がりに於いて、ＲＢＵＦ入力データ１１３を保持
すると共に、内部カウンタの値をインクリメントする。

【００３３】リードバッファ１０３に４ワード分のデー
タが蓄積された時点に於いて、パーソナルコンピュータ
が出力データリード信号１１７の出力を開始すると、リ
ードバッファ１０３は、出力データリード信号１１７が
立ち上がる毎に保持しているデータを出力データ１１６
として出力すると共に、内部カウンタの値をデクリメン
トする。

【００３４】そして、内部カウンタの値が「２」以下に
なると、リードバッファ１０３は、再度リード要求１１
５を所定時間ハイレベルにする（時刻Ｔ５）。これによ
り、アービタ部１０２は前述したと同様の動作を行い、
８ワード分のデータを画像メモリ１０４から読み出して
リードバッファ１０３に書き込む。以下、１水平走査期
間に於いて必要となるデータを全て読み出すまで、アー
ビタ部１０２は、同様の動作を繰り返し行う。

【００３５】尚、リード動作が行われている時刻Ｔ３〜
Ｔ４間に入力されたデータｋ１，ｋ２は、ライトバッフ
ァ１０１に蓄積され、時刻Ｔ４に於いて、画像メモリ１
０４からのリード動作が終了すると、アービタ部１０２
は、リフレッシュ競合終了時と同様にライト動作を高速
ページモードで３回行い、ライトバッファ１０１に蓄積
されているデータｋ１，ｋ２，ｋ３を高速に画像メモリ
１０４に書き込む。

【００３６】上述したように、ライトバッファ１０１，
リードバッファ１０３を設けると共に、ライトバッファ
１０１に保持されているデータを高速ページモードで画
像メモリ１０４に書き込み、画像メモリ１０４に格納さ
れているデータを高速ページモードで読み出してリード
バッファ１０４に書き込むようにすることにより、シン
グルポートＲＡＭを用いて画像メモリを構成するように
しても、連続的に入力されるデータを欠落なしに画像メ
モリに書き込み、且つ画像メモリに格納されているデー
タを欠落なしに連続的に読み出すことが可能になる。ま
た、ライトバッファ１０１，リードバッファ１０３をリ
ングバッファ構成とすることにより、本実施例の場合、
ライトバッファを３ワード、リードバッファを６ワード
と小規模にすることができるので、ゲートアレイやＰＡ
Ｌ等のＩＣに容易に内蔵することができる。また、上述
した実施例に於いては、画像メモリ１０４をＤＲＡＭで
構成するようにしたが、ＳＲＡＭ（スタティックＲＡ
Ｍ）を用いて構成するようにしても良く、このようにし
た場合は、リフレッシュが不要であるので、アービタ部
１０２は、リード要求とライト要求との競合のみを調停
すれば良い。また、実施例に於いては、画像メモリ１０
４へのデータの書き込み速度をライトバッファ１０１へ
のデータの書き込み速度のほぼ５倍，画像メモリ１０４
からのデータの読み出し速度をリードバッファ１０３か
らのデータの読み出し速度のほぼ３倍にしたが、連続的
に入力されるデータを欠落なしに画像メモリ１０４に書
き込み、且つ画像メモリ１０４に格納されているデータ
を欠落なしに連続的に読み出すためには、画像メモリ１
０４へのデータの書き込み速度，画像メモリ１０４から
のデータの読み出し速度をそれぞれライトバッファ１０
１へのデータの書き込み速度，リードバッファ１０３か
らのデータの読み出し速度の少なくとも２倍にすれば十
分である。

【００３７】図４は本発明の他の実施例のブロック図で
あり、メモリアクセス制御回路４００と、オーバレイ部
４０５とから構成されている。

【００３８】メモリアクセス制御回路４００は、ライト
バッファ４０１と、ＤＲＡＭから構成される画像メモリ
４０２と、リードバッファ４０３と、アービタ部４０４
とを備えている。

【００３９】ライトバッファ４０１は、セレクタ４１１
と、第１のＦＩＦＯ４１２と、第１のＦＩＦＯコントロ
ーラ４１３とを備えている。

【００４０】セレクタ４１１は、パーソナルコンピュー
タ（図示せず）から送られてくるデータ４６１ａと書き
込み要求信号４６１ｂとの組と、ビデオ信号を標本化す
る標本化装置（図示せず）から送られてくるビデオデー
タ４６２ａと書き込み要求信号４６２ｂとの組と、画像
メモリ４０２から読み出したデータ４６６ａと書き込み
要求信号４６６ｂとの組の内の１つをセレクト信号４１
１ｃに従って選択し、選択した組に含まれているデータ
を第１のＦＩＦＯ４１２へ、書き込み要求信号を第１の
ＦＩＦＯコントローラ４１３へ出力する機能を有する。

【００４１】第１のＦＩＦＯ４１２は、ビデオデータ，
パーソナルコンピュータのリード，ライトとアービタ部
４０４の動作周波数の違いの緩衝用として、また、アー
ビタ部４０４がリードバッファ４０３にデータを書き込
むために画像メモリ４０２からデータを読み出している
間に入力されたビデオデータ４６２ａ或いはパーソナル
コンピュータからのデータ４６１ａを一時的に保持する
ために使用される。

【００４２】第１のＦＩＦＯコントローラ４１３は、第
１のＦＩＦＯ４１２のリード，ライトを制御する機能，
アービタ部４０４に対する画像メモリアクセス要求４６
８を制御する機能を有する。

【００４３】リードバッファ４０３は、第２のＦＩＦＯ
４３１と、第２のＦＩＦＯコントローラ４３２とを備え
ている。

【００４４】第２のＦＩＦＯ４３１は、リードバッファ
４０３へのデータの入力速度とリードバッファ４０３か
らのデータの読み出し速度との違いの緩衝用として使用
される。

【００４５】第２のＦＩＦＯコントローラ４３２は、画
像メモリ４０２から読み出されたデータのＦＩＦＯ４３
１への書き込み制御，オーバレイ部４０５からのデータ
リード信号４８５に基づくＦＩＦＯ４３１からのデータ
の読み出し制御，アービタ部４０４への画像メモリアク
セス要求４７４の制御を行う機能を有する。

【００４６】アービタ部４０４は、ライトバッファ４０
１からの画像メモリアクセス要求４６８とリードバッフ
ァ４０３からの画像メモリアクセス要求４７４とリフレ
ッシュ要求とを調停し、画像メモリ４０２に対するライ
ト動作，リード動作，リフレッシュ動作を行う機能を有
する。

【００４７】図５はアービタ部４０４の構成例を示した
図であり、リフレッシュ要求部５０１と、シーケンサ５
０３と、第１のアドレス発生器５０５と、第２のアドレ
ス発生器５０６と、アドレスセレクタ５０７とを備えて
いる。

【００４８】リフレッシュ要求部５０１は、画像メモリ
４０２のリフレッシュを要求するリフレッシュ要求５１
１を一定時間毎に出力する機能を有する。尚、本実施例
では、リフレッシュ要求部５０１は、リフレッシュ要求
５１１を十分な余裕をもって出力するものとし、リフレ
ッシュ要求５１１が出力された後、直ちにリフレッシュ
動作が行われなくとも、画像メモリ４０２の記憶データ
が消滅してしまうことがないようにしている。

【００４９】第１のアドレス発生器５０５は、ライトバ
ッファ４０１からの画像メモリアクセス要求４６８に従
って画像メモリ４０２をアクセスする際に使用するアド
レスを発生する機能を有する。

【００５０】第２のアドレス発生器５０６は、リードバ
ッファ４０３からの画像メモリアクセス要求４７４に従
って画像メモリ４０２をアクセスする際に使用するアド
レスを発生する機能を有する。

【００５１】アドレスセレクタ５０７は、シーケンサ５
０３からのアドレスセレクト信号５１６に基づいて第
１，第２のアドレス発生器５０５，５０６から出力され
るアドレス５１７，５１８の内の何れか一方をアドレス
４８４として出力する機能を有する。

【００５２】シーケンサ５０３は、リフレッシュ要求部
５０１からのリフレッシュ要求５１１とライトバッファ
４０１からの画像メモリアクセス要求４６８とリードバ
ッファ４０３からの画像メモリアクセス要求４７４とを
調停する機能と、画像メモリ４０２に対するメモリ制御
信号４７３を作成する機能と、１アクセス信号４６９を
ライトバッファ４０１に対して出力する機能と、データ
ラッチ信号４７５をリードバッファ４０３に対して出力
する機能と、第１のアドレス発生器５０５に対してアド
レスインクリメント信号５１５を出力する機能と、アド
レスセレクタ５０７に対してアドレスセレクト信号５１
６を出力する機能とを有する。

【００５３】また、シーケンサ５０３は、リフレッシュ
要求部５０１からのリフレッシュ要求５１１，ライトバ
ッファ４０１からの画像メモリアクセス要求４６８及び
リードバッファ４０３からの画像メモリアクセス要求４
７４を調停する場合、ライトバッファ４０１がビデオデ
ータ４６２ａを画像メモリ４０２に書き込むために使用
されているか、それともパーソナルコンピュータからの
アクセス処理（パーソナルコンピュータからのデータ４
６１ａを画像メモリ４０２に書き込むための処理或いは
画像メモリ４０２に格納されているデータをパーソナル
コンピュータへ出力するための処理）を実行するために
使用されているのかによって、以下の優先順位により調
停を行う。尚、本実施例に於いては、ライトバッファ４
０１が、ビデオデータ４６２ａの書き込みのためと、パ
ーソナルコンピュータからのアクセス処理を実行するた
めに、同時に使用されることはないとする。

【００５４】・ライトバッファ４０１がビデオデータ４
６２ａを画像メモリ４０２に書き込むために使用されて
いる場合リードバッファ４０３からの画像メモリアクセス要求４
７４の優先順位を最も高いものにし、以下、ライトバッ
ファ４０１からの画像メモリアクセス要求４６８，リフ
レッシュ要求５１１の順にする。この場合、ライトバッ
ファ４０１からの画像メモリアクセス要求４６８は、ラ
イト要求となる。

【００５５】・ライトバッファ４０１がパーソナルコン
ピュータからのアクセス処理を実行するために使用され
ている場合リードバッファ４０３からの画像メモリアクセス要求４
７４の優先順位を最も高いものにし、以下、リフレッシ
ュ要求５１１，ライトバッファ４０１からの画像メモリ
アクセス要求４６８の順にする。尚、ライトバッファ４
０１からの画像メモリアクセス要求４６８は、ライトバ
ッファ４０１をパーソナルコンピュータからのデータ４
６１ａを画像メモリ４０２に書き込むために使用してい
る場合にはライト要求となり、パーソナルコンピュータ
へデータ４６３を出力するために使用している場合には
リード要求となる。

【００５６】ここで、ライトバッファ４０１を、ビデオ
データ４６２ａを画像メモリ４０２に書き込むために使
用する場合と、パーソナルコンピュータからのアクセス
処理を実行するために使用する場合とで、各要求の優先
順位を異なるものにしたが、その理由は次の通りであ
る。

【００５７】ライトバッファ４０１を、パーソナルコン
ピュータからのアクセス処理を実行するために使用する
場合は、パーソナルコンピュータをウエイトさせること
ができるため、リフレッシュ要求５１１を優先させるこ
とにより、第１のＦＩＦＯ４１２がパーソナルコンピュ
ータからのデータ４６１ａによって満杯になっても、パ
ーソナルコンピュータをウエイトさせることによりデー
タの欠落を防ぐことができる。しかし、ライトバッファ
４０１を、ビデオデータ４６２ａを画像メモリ４０２に
書き込むために使用する場合は、ビデオデータ４６２ａ
はウエイトさせることができないため、若し、リフレッ
シュ要求５１１を優先させることによりＦＩＦＯ４１２
がビデオデータ４６２ａによって満杯になると、データ
の欠落が発生してしまうからである。

【００５８】オーバレイ部４０５は、パーソナルコンピ
ュータの垂直同期信号４７９，水平同期信号４８０に同
期して、パーソナルコンピュータから出力される表示デ
ータ４７８と第２のＦＩＦＯ４３１に保持されているデ
ータとを合成し、合成後のデータ４８２をＣＲＴ（図示
せず）に出力する機能を有する。

【００５９】次に本実施例の動作を説明する。本実施例
は、ビデオデータ４６２ａとパーソナルコンピュータか
ら出力される表示データ４７８とを合成してＣＲＴに表
示するビデオデータ合成モード，パーソナルコンピュー
タから出力されるデータ４６１ａとパーソナルコンピュ
ータから出力される表示データ４７８とを合成してＣＲ
Ｔに表示するコンピュータデータ合成モード及びビデオ
データ４６２ａとパーソナルコンピュータから出力され
る表示データ４７８とを合成してＣＲＴに表示しなが
ら、ビデオデータ４６２ａをパーソナルコンピュータが
取り込むビデオデータ取り込みモードの３つのモードで
動作できる。

【００６０】先ず、ビデオデータ合成モード時の動作を
説明する。

【００６１】ビデオデータ合成モードに於いては、セレ
クト信号４１１ｃは、ビデオデータ４６２ａ及び書き込
み要求信号４６２ｂを選択する状態になっており、セレ
クタ４１１は、ビデオデータ４６２ａが１ワード分入力
される毎にそれを第１のＦＩＦＯ４１２へ出力し、ビデ
オデータ４６２ａに同期した書き込み要求信号４６２ｂ
が入力される毎にそれを書き込み要求信号４６４として
第１のＦＩＦＯコントローラ４１３に出力する。

【００６２】ＦＩＦＯコントローラ４１３は、書き込み
要求信号４６４が入力されると、ＦＩＦＯ制御信号４６
７を制御して入力された１ワード分のビデオデータ４６
２ａをＦＩＦＯ４１２に書き込むと共に、ＦＩＦＯコン
トローラ４１３の内部に設けられているＦＩＦＯライト
アドレスカウンタ（図示せず）の内容をインクリメント
する。また、セレクト信号４１１ｃがビデオデータ４６
２ａ，書き込み要求信号４６２ｂの選択を指示している
状態に於いては、ＦＩＦＯコントローラ４１３は、ＦＩ
ＦＯ４１２にデータが存在する限り、画像メモリアクセ
ス要求４６８としてライト要求を出力し続ける。尚、Ｆ
ＩＦＯ４１２にデータが存在するか否かは、ＦＩＦＯコ
ントローラ４１３の内部に設けられているＦＩＦＯリー
ドアドレスカウンタ（図示せず）の内容とＦＩＦＯライ
トアドレスカウンタの内容とに基づいて判断することが
できる。

【００６３】アービタ部４０４内のシーケンサ５０３
は、ＦＩＦＯコントローラ４１３から画像メモリアクセ
ス要求４６８としてライト要求が出力されると、画像メ
モリ４０２に対するリード動作を行っていないことを条
件にして、画像メモリ４０２に対してデータの書き込み
を指示するメモリ制御信号４７３及びアドレス４８４
（第１のアドレス発生器５０５から出力されているアド
レス５１７）を出力すると共に、ＦＩＦＯコントローラ
４１３に対して１アクセス信号４６９を出力する。尚、
画像メモリ４０２に対するリード動作を行っている場合
には、リード動作が終了した後、上記した動作を行う。

【００６４】ＦＩＦＯコントローラ４１３は、アービタ
部４０４から１アクセス信号４６９が出力されると、Ｆ
ＩＦＯ制御信号４６７を制御してＦＩＦＯ４１２から１
ワード分のデータ４７２を読み出し、その後、内部に設
けられているＦＩＦＯリードアドレスカウンタの内容を
インクリメントする。この時、ＦＩＦＯ４１２から読み
出された１ワード分のデータ４７２は、上記したメモリ
制御信号４７３，アドレス４８４に従って画像メモリ４
０２に書き込まれる。以上のようにして、１ワード分の
データ４７２が画像メモリ４０２に書き込まれるが、シ
ーケンサ５０３は、その書き込み速度が、ＦＩＦＯ４１
２へのビデオデータ４６２ａの書き込み速度に比較して
速くなるように、各信号を制御する。尚、本実施例に於
いては、画像メモリ４０２へのデータの書き込み速度
が、ＦＩＦＯ４１２へのデータの書き込み速度の２倍に
なるようにしている。その後、シーケンサ５０３は、第
１のアドレス発生器５０５に対してアドレスインクリメ
ント信号５１５を出力し、第１のアドレス発生器５０５
から出力されるアドレス５１７を次のデータの書き込み
位置を示すものにする。上記したようにして１ワード分
のデータ４７２を画像メモリ４０２に書き込んだ後も、
ＦＩＦＯコントローラ４１３から画像メモリアクセス要
求４６８としてライト要求が出力されている場合は、シ
ーケンサ５０３は上述したと同様の処理を行い、ＦＩＦ
Ｏ４１２に溜まっているデータを高速で画像メモリ４０
２に書き込む。

【００６５】上述したようにして画像メモリ４０２に書
き込まれたデータは、次のようにして読み出される。

【００６６】オーバレイ部４０５は、パーソナルコンピ
ュータの水平同期信号４８０と所定の関係を有するタイ
ミングに於いて、第２のＦＩＦＯコントローラ４３２に
対してデータリード要求４８３を出力すると共に、アー
ビタ部４０４内の第２のアドレス発生器５０６に対して
アドレスインクリメント信号４８１を８回出力する。
尚、オーバレイ部４０５は、アドレスインクリメント信
号４８１を出力する際、その周期が第２のＦＩＦＯ４３
１からのデータの読み出し周期に比較して短く（例え
ば、１／２）なるようにする。

【００６７】第２のＦＩＦＯコントローラ４３２は、オ
ーバレイ部４０５からデータリード要求４８３が加えら
れると、アービタ部４０４に対して画像メモリ４０２か
らのデータの読み出しを要求する画像メモリアクセス要
求４７４を出力する。

【００６８】アービタ部４０４内のシーケンサ５０３
は、リードバッファ４０３から画像メモリアクセス要求
４７４が出力されると、画像メモリ４０２に対してデー
タの読み出しを指示するメモリ制御信号４７３及びアド
レス４８４（第２のアドレス発生器５０５から出力され
ているアドレス５１８）を出力すると共に、第２のＦＩ
ＦＯコントローラ４３２に対してデータラッチ信号４７
５を出力する。この時、第２のアドレス発生器５０６
は、アドレスインクリメント信号４８１に従って８個の
アドレスを順次出力する。

【００６９】上記した動作が行われることにより、画像
メモリ４０２から８ワード分のデータが高速に読み出さ
れ、ＦＩＦＯ４３１に書き込まれる。

【００７０】オーバレイ部４０５は、データリード要求
４８３を出力してから所定時間後にデータリード信号４
８５の出力を開始する。ＦＩＦＯコントローラ４３２
は、オーバレイ部４０５からデータリード信号４８５が
出力される毎に、ＦＩＦＯ制御信号４７７を制御し、Ｆ
ＩＦＯ４３１から１ワードずつデータを出力する。ＦＩ
ＦＯ４３１から出力されたデータ４７６は、オーバレイ
部４０５に於いてパーソナルコンピュータからの表示デ
ータ４７８と合成され、合成後のデータ４８２がＣＲＴ
へ出力される。また、オーバレイ部４０５は、ＦＩＦＯ
４３１から所定ワード数分のデータを読み出すと、即
ち、ＦＩＦＯ４３１に保持されているデータのワード数
が所定値以下になると、データリード要求４８３及びア
ドレスインクリメント信号４８１を出力する。これによ
り、前述したと同様の動作が行われ、画像メモリ４０２
から読み出された８ワード分のデータが高速にＦＩＦＯ
４３１に書き込まれる。また、ＦＩＦＯ４３１に書き込
まれたデータは、オーバレイ部４０５からのデータリー
ド信号４８５に従ってＦＩＦＯ４３１から読み出され、
オーバレイ部４０５に於いてパーソナルコンピュータの
表示データ４７８と合成されて合成後のデータ４８２が
ＣＲＴに出力される。オーバレイ部４０５では、１水平
走査期間に於いて必要となるデータを読み込むまで、前
述したと同様の動作を繰り返し行う。

【００７１】次に、コンピュータデータ合成モード時の
動作を説明する。

【００７２】コンピュータデータ合成モードに於いて
は、セレクト信号４１１ｃは、パーソナルコンピュータ
からのデータ４６１ａ及び書き込み要求信号４６１ｂを
セレクトする状態になっており、セレクタ４１１は、デ
ータ４６１ａが１ワード入力される毎にそれを第１のＦ
ＩＦＯ４１２に出力し、データ４６１ａに同期した書き
込み要求信号４６１ｂが入力される毎にそれを書き込み
要求信号４６４として第２のＦＩＦＯコントローラ４１
３に出力する。

【００７３】ＦＩＦＯコントローラ４１３は、書き込み
要求信号４６４が入力されると、ＦＩＦＯ制御信号４６
７を制御して入力された１ワード分のデータ４６５をＦ
ＩＦＯ４１２に書き込むと共に、ＦＩＦＯコントローラ
４１３の内部に設けられているＦＩＦＯライトアドレス
カウンタの内容をインクリメントする。また、セレクト
信号４１１ｃがデータ４６１ａ，書き込み要求信号４６
１ｂの選択を指示している状態に於いては、ＦＩＦＯ４
１２に保持データが存在する限り、画像メモリアクセス
要求４６８としてライト要求をアービタ部４０４に出力
し続ける。

【００７４】アービタ部４０４内のシーケンサ５０３
は、ＦＩＦＯコントローラ４１３から画像メモリアクセ
ス要求４６８としてライト要求が出力されると、前述し
たと同様にしてＦＩＦＯ４１２に保持されているデータ
を、ＦＩＦＯ４１２へのデータの書き込み速度に比較し
て速い速度で画像メモリ４０２に書き込む。また、ＦＩ
ＦＯコントローラ４１３は、ＦＩＦＯ４１２が満杯にな
った場合は、データ４６１ａの出力元のパーソナルコン
ピュータに対してウエイト信号４７１を出力し、データ
４６１ａの出力を一時中止させる。このようにすること
により、ＦＩＦＯ４１２からデータがあふれることがな
くなるので、リフレッシュ要求の優先度をライト要求の
優先度よりも高くすることにより、ＦＩＦＯ４１２が満
杯になるというような事態が発生したとしても、データ
の欠落を防止することができる。

【００７５】画像メモリ４０２に書き込まれたデータ
は、前述したと同様にして画像メモリ４０２から読み出
され、オーバレイ部４０５に於いて表示データ４７８と
合成されて合成後のデータ４８２としてＣＲＴに出力さ
れる。

【００７６】次に、ビデオデータ取り込みモード時の動
作を説明する。

【００７７】ビデオデータ取り込みモードに於いては、
セレクト信号４１１ｃは、偶数フィールドのビデオデー
タ４６２ａが加えられている時は、ビデオデータ４６２
ａ及び書き込み要求信号４６２ｂを選択する状態にな
り、奇数フィールドのビデオデータ４６２ａが加えられ
ている時は、画像メモリ４０２から読み出されたデータ
４６６ａ及びアービタ部４０４からの書き込み要求信号
４６６ｂを選択する状態になる。

【００７８】セレクト信号４１１ｃが、ビデオデータ４
６２ａ，書き込み要求信号４６２ｂを選択している状態
に於いては、前述したと同様の動作が行われ、画像メモ
リ４０２に対するデータの書き込み，画像メモリ４０２
からのデータの読み出しが行われる。

【００７９】また、セレクト信号４１１ｃがデータ４６
６ａ及び書き込み要求信号４６６ｂを選択している場合
は、以下の動作が行われる。

【００８０】リードバッファ４０３は、セレクト信号４
１１ｃが、データ４６６ａ及び書き込み要求信号４６６
ｂを選択する状態になっても、前述したと同様の動作を
行う。また、オーバレイ部４０５は、データリード要求
４８３，データリード信号４８５の出力を停止する。

【００８１】第１のＦＩＦＯコントローラ４１３は、セ
レクト信号４１１ｃがデータ４６６ａ及び書き込み要求
信号４６６ｂを選択する状態になると、アービタ部４０
４に対して画像メモリアクセス要求４６８としてリード
要求を出力する。尚、ＦＩＦＯコントローラ４１３は、
ＦＩＦＯ４１３が満杯になるまで、画像メモリアクセス
要求４６８を出力し続ける。尚、第１のＦＩＦＯ４１２
が満杯になったか否かは、ＦＩＦＯコントローラ４１３
内に設けられているＦＩＦＯリードアドレスカウンタ，
ＦＩＦＯライトアドレスカウンタの内容に基づいて判断
することができる。

【００８２】アービタ部４０４内のシーケンサ５０３
は、ＦＩＦＯコントローラ４１３から画像メモリアクセ
ス要求４６８としてリード要求が出力されると、リード
バッファ４０３からの画像メモリアクセス要求４７４と
競合しないことを条件にして、画像メモリ４０２に対し
てデータの読み出しを指示するメモリ制御信号４７３及
びアドレス４８４（第１のアドレス発生器５０５から出
力されているアドレス５１７）を出力すると共に、セレ
クタ４１１に対して書き込み要求信号４６６ｂを出力す
る。尚、リードバッファ４０３からの画像メモリアクセ
ス要求４７４と競合する場合は、画像メモリアクセス要
求４７４に従った画像メモリ４０２に対するリード動作
が終了した後、上記した動作を行う。

【００８３】シーケンサ５０３から上記したメモリ制御
信号４７３及びアドレス４８４が出力されることによ
り、画像メモリ４０２から１ワード分のデータ４６６ａ
が読み出され、セレクタ４１１を介してＦＩＦＯ４１２
に加えられる。また、アービタ部４０４内のシーケンサ
５０３から出力された書き込み要求信号４６６ｂは、セ
レクタ４１１を介してＦＩＦＯコントローラ４１３に加
えられる。

【００８４】ＦＩＦＯコントローラ４１３は、書き込み
要求信号４６６ｂが加えられると、ＦＩＦＯ制御信号４
６７を制御して現在ＦＩＦＯ４１２に加えられている１
ワード分のデータ４６６ａをＦＩＦＯ４１２に書き込む
と共に、ＦＩＦＯコントローラ４１３の内部に設けられ
ているライトアドレスカウンタをインクリメントする。

【００８５】ＦＩＦＯコントローラ４１３から画像メモ
リアクセス要求４６８としてリード要求が出力されてい
る間、前述したと同様の動作が行われ、画像メモリ４０
２からデータ４６６ａが１ワードずつ読み出され、ＦＩ
ＦＯ４１２に格納される。尚、ＦＩＦＯコントローラ４
１３は、ＦＩＦＯ４１２が満杯になると、リード要求を
インアクティブにする。

【００８６】画像データを取り込むパーソナルコンピュ
ータの操作員は、取り込みたいビデオ画像データがＣＲ
Ｔに表示されると、パーソナルコンピュータに対して画
像データの取り込みを指示する。

【００８７】これにより、パーソナルコンピュータは、
セレクト信号４１１ｃがデータ４６６ａ，書き込み要求
信号４６６ｂを選択している状態に於いて、所定の周期
でリード要求４７０をアクティブにする。

【００８８】ライトバッファ４０１内のＦＩＦＯコント
ローラ４１３は、パーソナルコンピュータからのリード
要求４７０がアクティブになる毎に、ＦＩＦＯ制御信号
４６７を制御してＦＩＦＯ４１２から１ワード分のデー
タ４６３を読み出し、読み出したデータ４６３をパーソ
ナルコンピュータに出力する。尚、セレクト信号４１１
ｃがビデオデータ４６２ａ及び書き込み要求信号４６２
ｂを選択している状態の時は、ＦＩＦＯコントローラ４
１３は、ウエイト信号４７１を出力し、パーソナルコン
ピュータをウエイトさせる。

【００８９】図６は、図４の実施例に於いて、画像メモ
リ４０２に対するビデオデータ４６２ａの書き込みとオ
ーバレイ用のデータ４７６の読み出しの調停動作を示し
た図である。ビデオデータの書き込み要求信号４６２ｂ
と、ＦＩＦＯコントローラ４３２からの画像メモリアク
セス要求４７４は、ローレベルの際にアクティブである
とする。区間Ａは、オーバレイ用のデータ４７６の読み
出しとビデオデータ４６２ａの書き込みを調停している
区間を示し、区間Ｄはビデオデータ４６２ａの書き込み
のみをしている区間を示している。

【００９０】また、図７は図６に於いて、オーバレイ用
のデータ４７６の読み出しとビデオデータ４６２ａの書
き込みを調停している区間Ａを詳細に示した図である。
区間Ｇ０〜Ｇ９はオーバレイ用のデータ４７６の読み出
しを行っている区間を区間Ｃ０〜Ｃ８はビデオデータ４
６２ａの書き込みを行っている区間を示している。

【００９１】図８は、ビデオデータ４６２ａとオーバレ
イ用のデータ４７６の読み出しのタイミングを、図６の
タイミングと異なるものにした時の調停動作を示した図
であり、区間Ａはオーバレイ用のデータ４７６の読み出
しとビデオデータ４６２ａの書き込みを調停している区
間を、区間Ｄはビデオデータ４６２ａの書き込みのみを
行っている区間を、区間Ｅはオーバレイ用のデータ４７
６の読み出しのみを行っている区間を示している。

【００９２】尚、図４に示した実施例に於いては、画像
メモリ４０２をＤＲＡＭで構成するようにしたが、ＳＲ
ＡＭ（スタティックＲＡＭ）を用いて構成するようにし
ても良く、このようにした場合は、リフレッシュが不要
であるので、アービタ部４０４内のシーケンサ５０３
は、ライトバッファからの画像メモリアクセス要求４６
８とリードバッファからの画像メモリアクセス要求４７
４との競合のみを制御すれば良い。

【００９３】図９は本発明のその他の実施例のブロック
図であり、メモリアクセス制御回路９００と、オーバレ
イ部９０５とから構成されている。

【００９４】メモリアクセス制御回路９００は、ライト
バッファ９０１と、ＤＲＡＭから構成される画像メモリ
９０２と、リードバッファ９０３と、アービタ部９０４
とを備えている。

【００９５】ライトバッファ９０１は、セレクタ９１１
と、第１のＦＩＦＯ９１２と、第１のＦＩＦＯコントロ
ーラ９１３とを備えている。

【００９６】セレクタ９１１は、パーソナルコンピュー
タ（図示せず）から送られてくるデータ９６１ａと書き
込み要求信号９６１ｂとの組と、ビデオ信号を標本化す
る標本化装置（図示せず）から送られてくるビデオデー
タ９６２ａと書き込み要求信号９６２ｂの組と、画像メ
モリ９０２から読み出したデータ９６６ａと書き込み要
求信号９６６ｂとの組の内の１つをセレクト信号９１１
ｃに従って選択し、選択した組に含まれているデータを
ＦＩＦＯ９１２へ、書き込み要求信号をＦＩＦＯコント
ローラ９１３へ出力する機能を有する。

【００９７】第１のＦＩＦＯ９１２は、ビデオデータ，
パーソナルコンピュータのリード，ライトとアービタ部
９０４の動作周波数との違いの緩衝用として、また、ア
ービタ部９０４がリードバッファ９０３にデータを書き
込むために画像メモリ９０２からデータを読み出してい
る間に入力されたビデオデータ９６２ａ或いはパーソナ
ルコンピュータからのデータ９６１ａを一時的に保持す
るために使用される。

【００９８】第１のＦＩＦＯコントローラ９１３は、第
１のＦＩＦＯ９１２のリード，ライトを制御する機能，
アービタ部９０４に対する画像メモリアクセス要求９６
８を制御する機能を有する。

【００９９】リードバッファ９０３は、第２のＦＩＦＯ
９３１と、第２のＦＩＦＯコントローラ９３２とを備え
ている。

【０１００】第２のＦＩＦＯ９３１は、リードバッファ
９０３へのデータの入力速度とリードバッファ９０３か
らのデータの読み出し速度との違いの緩衝用として使用
される。

【０１０１】第２のＦＩＦＯコントローラ９３２は、画
像メモリ９０２から読み出されたデータ９７２のＦＩＦ
Ｏ９３１への書き込み制御，ＦＩＦＯ９３１からのデー
タ９７６の読み出し制御を行う機能を有する。

【０１０２】アービタ部９０４は、第１のメモリコント
ローラ９４１と、第２のメモリコントローラ９４２と、
セレクタ９４３とから構成される。

【０１０３】第１のメモリコントローラ９４１は、第２
のメモリコントローラ９４２からの画像メモリアクセス
許可信号９７４がアクティブの場合のみ第１のＦＩＦＯ
コントローラ９６７からの画像メモリアクセス要求９６
８に従って画像メモリ９０２に対するアクセス動作を行
う。

【０１０４】第２のメモリコントローラ９４２は、オー
バレイ部９０５からの画像メモリアクセス要求９８１と
リフレッシュ要求とを調停する機能，画像メモリアクセ
ス要求９８１，リフレッシュ要求に従って画像メモリ９
０２に対するアクセス動作，リフレッシュ動作を行う機
能，第１のメモリコントローラ９４１に対して画像メモ
リアクセス許可信号９７４を出力する機能を有する。

【０１０５】セレクタ９４３は、画像メモリアクセス許
可信号９７４がアクティブの場合は第１のメモリコント
ローラ９４１からのメモリ制御信号９８３，アドレス９
８４を選択し、インアクティブの場合は第２のメモリコ
ントローラ９４２からのメモリ制御信号９８５，アドレ
ス９８６を選択する機能を有する。

【０１０６】図１０はアービタ部９０４内の第１のメモ
リコントローラ９４１の構成例を示したブロック図であ
り、第１のシーケンサ１００１と、第１のアドレス発生
器１００３とから構成されている。

【０１０７】シーケンサ１００１は、第２のメモリコン
トローラ９４２からの画像メモリアクセス許可信号９７
４がアクティブの場合のみ、ＦＩＦＯコントローラ９１
３からの画像メモリアクセス要求９６８に従ったメモリ
制御信号９８３を作成する機能，画像メモリ９０２に対
する１アクセスが終了する毎にアドレス発生器１００３
に対してアドレスインクリメント信号１０１３を出力す
る機能，ＦＩＦＯコントローラ９１３に対して１アクセ
ス信号９６９を出力する機能を有する。

【０１０８】アドレス発生器１００３は、画像メモリア
クセス要求信号９６８に従って画像メモリ９０２をアク
セスする際のアドレスを発生する機能を有する。

【０１０９】図１１はアービタ部９０４内の第２のメモ
リコントローラ９４２の構成例を示すブロック図であ
り、リフレッシュ要求部１１０１と、第２のシーケンサ
１１０２と、第２のアドレス発生器１１０４とから構成
されている。

【０１１０】リフレッシュ要求部１１０１は、ＤＲＡＭ
で構成された画像メモリ９０２のリフレッシュを要求す
るリフレッシュ要求１１１１を所定時間毎に出力する機
能を有する。

【０１１１】シーケンサ１１０２は、リフレッシュ要求
部１１０１からのリフレッシュ要求１１１１とオーバレ
イ部９０５からの画像メモリアクセス要求９８１とを調
停する機能，画像メモリ９０２に対するメモリ制御信号
９８５を作成する機能，画像メモリ９０２に対する１ア
クセスが終了する毎に第２のアドレス発生器１１０４に
対してアドレスインクリメント信号１１１４を出力する
機能，画像メモリ９０２に対する１アクセスが終了する
毎に第２のＦＩＦＯコントローラ９３２に対して１アク
セス信号９８２を出力する機能を有する。

【０１１２】尚、シーケンサ１１０２は、リフレッシュ
要求１１１１と画像メモリアクセス要求９８１とを調停
する際、画像メモリアクセス要求９８１を優先させる。
また、シーケンサ１１０２は、リフレッシュ要求１１１
１も画像メモリアクセス要求９８１も発生していない場
合に限って画像メモリアクセス許可信号９７４をアクテ
ィブにする。従って、画像メモリアクセス許可信号９７
４がアクティブの場合のみに有効となる、ライトバッフ
ァ９０１からの画像メモリアクセス要求９６８の優先順
位は、リフレッシュ要求１１１１よりも低いものとな
る。つまり、アービタ部９０４に於いては、画像メモリ
アクセス要求９６８，画像メモリアクセス要求９８１，
リフレッシュ要求１１１１の優先順位は、高いものから
順に、画像メモリアクセス要求９８１，リフレッシュ要
求１１１１，画像メモリアクセス要求９６８となる。

【０１１３】オーバレイ部９０５は、パーソナルコンピ
ュータからの垂直同期信号９７９，水平同期信号９８０
に同期してパーソナルコンピュータの表示データ９７８
と画像メモリ９０２から読み出したデータとを合成し、
合成後のデータ９８８をＣＲＴ（図示せず）に出力する
機能を有する。

【０１１４】次に本実施例の動作について説明する。本
実施例は、ビデオデータ９６２ａとパーソナルコンピュ
ータから出力される表示データ９７８とを合成してＣＲ
Ｔに表示するビデオデータ合成モード，パーソナルコン
ピュータから出力されるデータ９６１ａとパーソナルコ
ンピュータから出力される表示データ９７８とを合成し
てＣＲＴに表示するコンピュータデータ合成モード及び
ビデオデータ９６２ｂとパーソナルコンピュータから出
力される表示データ９７８とを合成してＣＲＴに表示し
ながら、ビデオデータ９６２ａをパーソナルコンピュー
タが取り込むビデオデータ取り込みモードの３つのモー
ドで動作できる。

【０１１５】先ず、ビデオデータ合成モード時の動作を
説明する。

【０１１６】ビデオデータ合成モードに於いては、セレ
クト信号９１１ｃは、ビデオデータ９６２ａ及び書き込
み要求信号９６２ｂを選択する状態になっており、セレ
クタ９１１は、ビデオデータ９６２ａが１ワード入力さ
れる毎にそれを第１のＦＩＦＯ９１２へ出力し、ビデオ
データ９６２ａに同期した書き込み要求信号９６２ｂが
入力される毎にそれを書き込み要求信号９６４として第
１のＦＩＦＯコントローラ９１３へ出力する。

【０１１７】ＦＩＦＯコントローラ９１３は、書き込み
要求信号９６４が入力されると、ＦＩＦＯ制御信号９６
７を制御して入力された１ワード分のビデオデータ９６
２ａをＦＩＦＯ９１２に書き込むと共に、ＦＩＦＯコン
トローラ４１３内部に設けられているＦＩＦＯライトア
ドレスカウンタ（図示せず）の内容をインクリメントす
る。また、セレクト信号９１１ｃがビデオデータ９６２
ａ，書き込み要求信号９６２ｂの選択を指示している状
態に於いては、ＦＩＦＯ９１２に保持データが存在する
限り、画像メモリアクセス要求９６８としてライト要求
を出力し続ける。

【０１１８】アービタ部９０４に設けられている第１の
メモリコントローラ９４１内の第１のシーケンサ１００
１は、ＦＩＦＯコントローラ９１３から画像メモリアク
セス要求９６８としてライト要求が出力されると、画像
メモリアクセス許可信号９７４がアクティブになってい
ることを条件にして、画像メモリ９０２に対してデータ
の書き込みを指示するメモリ制御信号９８３を出力する
と共に、ＦＩＦＯコントローラ９１３に対して１アクセ
ス信号９６９を出力する。尚、画像メモリアクセス許可
信号９７４がインアクティブの場合は、それがアクティ
ブになるのを待って上記した動作を行う。

【０１１９】シーケンサ１００１から出力されるメモリ
制御信号９８３は、セレクタ９４３を介して画像メモリ
９０２に与えられ、また、この時、第１のアドレス発生
器１００３から出力されているアドレス９８４もセレク
タ９４３を介して画像メモリ９０２に与えられる。

【０１２０】ＦＩＦＯコントローラ９１３は、シーケン
サ１００１から１アクセス信号９６９が与えられると、
ＦＩＦＯ制御信号９６７を制御してＦＩＦＯ９１２から
１ワード分のデータ９７２を読み出し、その後、内部に
設けられているＦＩＦＯリードアドレスカウンタの内容
をインクリメントする。この時、ＦＩＦＯ９１２から読
み出された１ワード分のデータ９７２は、上記したメモ
リ制御信号９８３，アドレス９８４に従って画像メモリ
９０２に書き込まれる。以上のようにして、１ワード分
のデータ９７２が画像メモリ９０２に書き込まれるが、
シーケンサ１０００１は、その書き込み速度がＦＩＦＯ
９１２へのビデオデータ９６２ａの書き込み速度に比較
して速くなるように、各信号を制御する。尚、本実施例
に於いては、画像メモリ９０２へのデータの書き込み速
度がＦＩＦＯ９１２へのデータの書き込み速度の２倍に
なるようにしている。その後、シーケンサ１００１は、
アドレス発生器１００３に対してアドレスインクリメン
ト信号１０１３を出力してアドレス９８４を画像メモリ
９０２の次のアクセス位置を示すものにする。上記した
ようにして１ワード分のデータを画像メモリ９０２に書
き込んだ後も、ＦＩＦＯコントローラ９１３から画像メ
モリアクセス要求９６８が出力されている場合は、シー
ケンサ１００１は前述したと同様の処理を行い、ＦＩＦ
Ｏ９１２に溜まっているデータを画像メモリ９０２に高
速で書き込む。

【０１２１】上述したようにして画像メモリ９０２に書
き込まれたデータは、次のようにして読み出される。

【０１２２】オーバレイ部９０５は、パーソナルコンピ
ュータの水平同期信号９８０と所定の関係を有するタイ
ミングに於いて、アービタ部９０４内の第２のメモリコ
ントローラ９４２に対して画像メモリ９０２からのデー
タの読み出しを要求する画像メモリアクセス要求９８１
を出力する。

【０１２３】第２のメモリコントローラ９４２内のシー
ケンサ１１０２は、オーバレイ部９０５から画像メモリ
アクセス要求９８１が出力されると、画像メモリ９０２
に対してデータの読み出しを指示するメモリ制御信号９
８５を出力すると共に第１のメモリコントローラ９４１
に対する画像メモリアクセス許可信号９７４をインアク
ティブにし、更にアドレスインクリメント信号１１１４
を８回出力する。尚、シーケンサ１１０２は、アドレス
インクリメント信号１１１４を出力する際、その周期が
ＦＩＦＯ９３１からのデータの読み出し周期に比較して
短く（例えば、１／２）になるようにする。また、シー
ケンサ１１０２は、画像メモリ９０２に対する１ワード
分のアクセスが終了する毎に、即ち、１ワード分のデー
タの読み出しが完了する毎に１アクセス信号９８２をＦ
ＩＦＯコントローラ９３２に対して出力する。

【０１２４】シーケンサ１１０２から出力されたメモリ
制御信号９８５，アドレス９８６は、セレクタ９４３を
介して画像メモリ９０２にメモリ制御信号９７３，アド
レス９８７として与えられ、それらに従って画像メモリ
９０２から８ワード分のデータが高速に読み出される。

【０１２５】リードバッファ９０３内のＦＩＦＯコント
ローラ９３２は、シーケンサ１１０２からの１アクセス
信号９８２に従ってＦＩＦＯ制御信号９７７を制御し、
画像メモリ９０２から読み出された８ワード分のデータ
を順次ＦＩＦＯ９３１に書き込む。

【０１２６】その後、オーバレイ部９０５は、データリ
ード信号９９９の出力を開始する。ＦＩＦＯコントロー
ラ９３２は、オーバレイ部９０５からデータリード信号
９９９が出力される毎にＦＩＦＯ制御信号９７７を制御
し、ＦＩＦＯ９３１から１ワードずつデータを出力す
る。ＦＩＦＯ９３１から出力されたデータ９７６は、オ
ーバレイ部９０５に於いてパーソナルコンピュータから
の表示データ９７８と合成され、ＣＲＴへ出力される。
また、オーバレイ部９０５は、ＦＩＦＯ９３１から所定
ワード数分のデータを読み出すと、即ち、ＦＩＦＯ９３
１に保持されているデータのワード数が所定値以下にな
ると、画像メモリアクセス要求９８１を再度出力する。
これにより、前述したと同様の動作が行われ、画像メモ
リ９０２から読み出された８ワード分のデータがＦＩＦ
Ｏ９３１に書き込まれる。またＦＩＦＯ９３１に書き込
まれたデータは、オーバレイ部９０５からのデータリー
ド信号９９９に従ってＦＩＦＯ９３１から読み出され、
オーバレイ部９０５に於いてパーソナルコンピュータか
らの表示データ９７８と合成されてＣＲＴへ出力され
る。オーバレイ部９０５では、１水平走査期間に於いて
必要となるデータを読み込むまで、前述したと同様の動
作を繰り返し行う。

【０１２７】次に、コンピュータデータ合成モード時の
動作を説明する。

【０１２８】コンピュータデータ合成モードに於いて
は、セレクト信号９１１ｃは、データ９６１ａ及び書き
込み要求信号９６１ｂをセレクトする状態になってお
り、セレクタ９１１は、データ９６１ａが１ワード入力
される毎にそれをＦＩＦＯ９１２へ出力し、データ９６
１ａに同期した書き込み要求信号９６１ｂが入力される
毎にそれを書き込み要求信号９６４として第１のＦＩＦ
Ｏコントローラ９１３へ出力する。

【０１２９】ＦＩＦＯコントローラ９１３は、書き込み
要求信号９６４が入力されると、ＦＩＦＯ制御信号９６
７を制御して入力された１ワード分のデータ９６１ａを
ＦＩＦＯ９１２に書き込むと共に、ＦＩＦＯコントロー
ラ９１３の内部に設けられているＦＩＦＯライトアドレ
スカウンタ（図示せず）の内容をインクリメントする。
また、セレクト信号９１１ｃがデータ９６１ａ，書き込
み要求信号９６１ｂの選択を指示している状態に於いて
は、ＦＩＦＯコントローラ９１３は、ＦＩＦＯ９１２に
保持データが存在する限り、画像メモリアクセス要求９
６８としてライト要求を出力し続ける。

【０１３０】アービタ部９０４に設けられているメモリ
コントローラ９４１内のシーケンサ１００１は、ＦＩＦ
Ｏコントローラ９１３から画像メモリアクセス要求９６
８としてライト要求が出力されると、前述したと同様に
してＦＩＦＯ９１２に保持されているデータを、ＦＩＦ
Ｏ９１２へのデータの書き込み速度よりも速い速度で画
像メモリ９０２に書き込む。また、ＦＩＦＯコントロー
ラ９１３は、ＦＩＦＯ９１２が満杯になった場合は、デ
ータ９６１ａの出力元のパーソナルコンピュータに対し
てウエイト信号９７１を出力し、データ９６１ａの出力
を一時中止させる。

【０１３１】画像メモリ９０２に書き込まれたデータ
は、前述したと同様にして画像メモリ９０２から読み出
され、オーバレイ部９０５に於いて表示データ９７８と
合成されてＣＲＴに出力される。

【０１３２】次に、ビデオデータ取り込みモード時の動
作を説明する。

【０１３３】ビデオデータ取り込みモードに於いては、
セレクト信号９１１ｃは、偶数フィールドのビデオデー
タ９６２ａが加えられている時は、ビデオデータ９６２
ａ及び書き込み要求信号９６２ｂをセレクトする状態に
なり、奇数フィールドのビデオデータ９６２ａが加えら
れている時は画像メモリ９０２からの読み出しデータ９
６６ａ及びアービタ部９０４からの書き込み要求信号９
６６ｂを選択する状態になる。

【０１３４】セレクト信号９１１ｃが、ビデオデータ９
６２ａ，書き込み要求信号９６２ｂを選択している状態
に於いては、前述したと同様にしてビデオデータ９６２
ａが画像メモリ９０２に書き込まれると共に、画像メモ
リ９０２から読み出されたデータがオーバレイ部９０５
に於いて表示データ９７８と合成されてＣＲＴに出力さ
れる。

【０１３５】また、セレクト信号９１１ｃがデータ９６
６ａ及び書き込み要求信号９６６ｂを選択している場合
には以下の動作が行われる。

【０１３６】リードバッファ９０３は、セレクト信号９
１１ｃが、データ９６６ａ及び書き込み要求信号９６６
ｂを選択する状態になっても、前述したと同様の動作を
行う。また、オーバレイ部９０５は、画像メモリアクセ
ス要求９８１，データリード信号９９９の出力を停止す
る。

【０１３７】ＦＩＦＯコントローラ９１３は、セレクト
信号９１１ｃがデータ９６６ａ及び書き込み要求信号９
６６ｂを選択する状態になると、アービタ部９０４内の
第１のメモリコントローラ９４１に対して画像メモリア
クセス要求９６８としてリード要求を出力する。尚、Ｆ
ＩＦＯコントローラ９１３は、ＦＩＦＯ９１２が満杯に
なるまで、画像メモリアクセス要求９６８を出力し続け
る。

【０１３８】アービタ部９０４に設けられている第１の
メモリコントローラ９４１内のシーケンサ１００１は、
ＦＩＦＯコントローラ９１３から画像メモリアクセス要
求９６８としてリード要求が出力されると、第２のメモ
リコントローラ９４２からの画像メモリアクセス許可信
号９７４がアクティブになっていることを条件として、
画像メモリ９０２に対してデータの読み出しを指示する
メモリ制御信号９８３を出力すると共に、セレクタ９１
１に対して書き込み要求信号９６６ｂを出力する。尚、
画像メモリアクセス許可信号９７４がインアクティブの
場合は、それがアクティブになるのを待って、上記した
動作を行う。

【０１３９】第１のメモリコントローラ９４１内のシー
ケンサ１００１から出力されたメモリ制御信号９８３
は、セレクタ９４３を介してメモリ制御信号９７３とし
て画像メモリ９０２に与えられ、また、この時、第１の
アドレス発生器１００３から出力されているアドレス９
８４もセレクタ９４３を介して画像メモリ９０２にアド
レス９８７として与えられる。

【０１４０】上記したメモリ制御信号９８３及びアドレ
ス９８４が画像メモリ９０２に与えられることにより、
画像メモリ９０２から１ワード分のデータ９６６ａが読
み出され、セレクタ９１１を介してＦＩＦＯ９１２に加
えられる。また、シーケンサ１００１から出力された書
き込み要求信号９６６ｂは、セレクタ９１１を介してＦ
ＩＦＯコントローラ９１３に加えられる。

【０１４１】ＦＩＦＯコントローラ９１３は、書き込み
要求信号９６６ｂが加えられると、ＦＩＦＯ制御信号９
６７を制御して現在ＦＩＦＯ９１２に加えられている１
ワード分のデータ９６６ａをＦＩＦＯ９１２に書き込む
と共に、ＦＩＦＯコントローラ９１３の内部に設けられ
ているＦＩＦＯライトアドレスカウンタをインクリメン
トする。

【０１４２】ＦＩＦＯコントローラ９１３から画像メモ
リアクセス要求９６８としてリード要求が出力されてい
る間、前述したと同様の動作が行われ、画像メモリ９０
２からデータ９６６ａが１ワードずつ読み出され、ＦＩ
ＦＯ９１２に格納される。尚、ＦＩＦＯコントローラ９
１３は、ＦＩＦＯ９１２が満杯になると、リード要求を
インアクティブにする。

【０１４３】画像データを取り込むパーソナルコンピュ
ータの操作員は、取り込みたいビデオ画像データがＣＲ
Ｔに表示されると、パーソナルコンピュータに対して画
像データの取り込みを指示する。

【０１４４】これにより、パーソナルコンピュータは、
セレクト信号９１１ｃがデータ９６６ａ，書き込み要求
信号９６６ｂを選択している状態に於いて、所定の周期
でリード要求９７０をアクティブにする。

【０１４５】ライトバッファ９０１内のＦＩＦＯコント
ローラ９１３は、パーソナルコンピュータからのリード
要求９７０がアクティブになる毎に、ＦＩＦＯ制御信号
９６７を制御してＦＩＦＯ９１２から１ワード分のデー
タ９６３を読み出し、読み出したデータ９６３をポーパ
ーソナルコンピュータに出力する。尚、セレクト信号９
１１ｃがビデオデータ９６２ａ及び書き込み要求信号９
６２ｂを選択している状態の時は、ＦＩＦＯコントロー
ラ９１３は、ウエイト信号９７１を出力し、パーソナル
コンピュータをウエイトさせる。

【０１４６】図１２は、図９の実施例に於いて、画像メ
モリ９０２に対するビデオデータ９６２ａの書き込みと
オーバレイ用のデータ９７６の読み出しの調停動作を示
した図である。ビデオデータの書き込み要求信号９６２
ｂ，オーバレイ部９０５からの画像メモリアクセス要求
９８１，画像メモリアクセス許可信号９７４は、ローレ
ベルの際にアクティブであるとする。区間Ｇ０〜Ｇ９は
オーバレイ用のデータ９７６の読み出しを行っている区
間、区間Ｃ０〜Ｃ８はビデオデータ９６２ａの書き込み
を行っている区間を示している。

【０１４７】

【発明の効果】以上説明したように本発明は、連続的に
入力されるデータを一時的に保持し、保持データが存在
する間、ライト要求を出力するライトバッファと、画像
メモリから出力されたデータを一時的に保持し、保持デ
ータが連続的に読み出されるリードバッファと、ライト
要求とリード要求とを調停し、ライト要求に従ってライ
ト動作を行う場合には、ライトバッファへのデータの書
き込み速度よりも速い速度でライトバッファに保持され
ているデータを画像メモリに書き込み、リード要求に従
ってリード動作を行う場合には、リードバッファからの
データの読み出し速度よりも速い速度で画像メモリから
データを読み出してライトバッファに書き込むアービタ
部を備えているので、画像メモリに安価なシングルポー
トＲＡＭを使用しても、連続的に入力されるデータを欠
落なしに画像メモリに書き込め、且つ画像メモリに格納
されているデータを連続的に読み出すことが可能にな
る。また、本発明は、アービタ部に於いて、リフレッシ
ュ要求も調停するようにしたので、画像メモリとしてＤ
ＲＡＭを用いることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１の動作を説明するためのタイミング図であ
る。

【図３】図１の動作を説明するためのタイミング図であ
る。

【図４】本発明の他の実施例のブロック図である。

【図５】アービタ部４０４の構成例を示すブロック図で
ある。

【図６】図４の動作を説明するためのタイミング図であ
る。

【図７】図４の動作を説明するためのタイミング図であ
る。

【図８】図４の動作を説明するためのタイミング図であ
る。

【図９】本発明のその他の実施例のブロック図である。

【図１０】第１のメモリコントローラ９４１の構成例を
示すブロック図である。

【図１１】第２のメモリコントローラ９４２の構成例を
示すブロック図である。

【図１２】図９の動作を説明するためのタイミング図で
ある。

【符号の説明】

１０１…ライトバッファ１０２…アービタ部１０３…リードバッファ１０４…画像メモリ４００…メモリアクセス制御回路４０１…ライトバッファ４１１…セレクタ４１２…第１のＦＩＦＯ４１３…第１のＦＩＦＯコントローラ４０２…画像メモリ４０３…リードバッファ４３１…第２のＦＩＦＯ４３２…第２のＦＩＦＯコントローラ４０４…アービタ部４０５…オーバレイ部５０１…リフレッシュ要求部５０３…シーケンサ５０５…第１のアドレス発生器５０６…第２のアドレス発生器５０７…アドレスセレクタ９００…メモリアクセス制御回路９０１…ライトバッファ９１１…セレクタ９１２…第１のＦＩＦＯ９１３…第１のＦＩＦＯコントローラ９０２…画像メモリ９０３…リードバッファ９３１…第２のＦＩＦＯ９３２…第２のＦＩＦＯコントローラ９０４…アービタ部９４１…第１のメモリコントローラ９４２…第２のメモリコントローラ９４３…セレクタ９０５…オーバレイ部１００１…第１のシーケンサ１００３…第１のアドレス発生器１１０１…リフレッシュ要求部１１０２…第２のシーケンサ１１０４…第２のアドレス発生器

Claims

【特許請求の範囲】

【請求項１】シングルポートＲＡＭから構成される画
像メモリと、連続的に入力されるデータを一時的に保持し、保持デー
タが存在する間、ライト要求を出力するライトバッファ
と、前記画像メモリから読み出されたデータを一時的に保持
し、保持データが連続的に読み出されるリードバッファ
と、前記ライトバッファから出力される前記ライト要求と前
記リードバッファに保持されているデータが所定量以下
となったときに発生するリード要求とを調停し、前記リ
ード要求に従ってリード動作を行う場合には、前記リー
ドバッファからデータが読み出される速度よりも速い速
度で所定量のデータを前記画像メモリから読み出して前
記リードバッファに書き込み、前記ライト要求に従って
ライト動作を行う場合には、前記ライトバッファへのデ
ータの入力速度よりも速い速度で前記ライトバッファに
保持されているデータを読み出して前記画像メモリに書
き込むアービタ部とを備えたことを特徴とするメモリア
クセス制御回路。
【請求項２】前記画像メモリは、シングルポートのＳ
ＲＡＭから構成されることを特徴とする請求項１記載の
メモリアクセス制御回路。
【請求項３】シングルポートのＤＲＡＭから構成され
る画像メモリと、連続的に入力されるデータを一時的に保持し、保持デー
タが存在する間、ライト要求を出力するライトバッファ
と、前記画像メモリから読み出されたデータを一時的に保持
し、保持データが連続的に読み出されるリードバッファ
と、前記ライトバッファから出力される前記ライト要求と前
記画像メモリに対するリフレッシュ要求と前記リードバ
ッファに保持されているデータ量が所定量以下となった
ときに発生するリード要求とを調停し、前記リード要求
に従ってリード動作を行う場合には、前記リードバッフ
ァからデータが読み出される速度よりも速い速度で所定
量のデータを前記画像メモリから読み出して前記リード
バッファに書き込み、前記ライト要求に従ってライト動
作を行う場合には、前記ライトバッファへのデータの入
力速度よりも速い速度で前記ライトバッファに保持され
ているデータを読み出して前記画像メモリに書き込むア
ービタ部とを備えたことを特徴とするメモリアクセス制
御回路。
【請求項４】前記ライトバッファは、複数の装置から入力される複数のデータの内の１つをセ
レクトするセレクタと、該セレクタで選択されたデータを一時保持する第１のＦ
ＩＦＯと、該第１のＦＩＦＯに対するデータの読み書きを制御する
と共に、前記第１のＦＩＦＯにデータが保持されている
とき、前記ライト要求を出力する第１のＦＩＦＯコント
ローラとを備えたことを特徴とする請求項３記載のメモ
リアクセス制御回路。
【請求項５】前記リードバッファは、前記画像メモリから読み出されたデータを一時的に保持
する第２のＦＩＦＯと、該第２のＦＩＦＯに対するデータの読み書きを制御する
第２のＦＩＦＯコントローラとを備えたことを特徴とす
る請求項４記載のメモリアクセス制御回路。
【請求項６】前記アービタ部は、前記画像メモリに対するリフレッシュ要求を出力するリ
フレッシュ要求部と、該リフレッシュ要求部からのリフレッシュ要求，前記リ
ード要求及び前記ライト要求を調停して前記画像メモリ
に対するメモリ制御信号を生成するシーケンサと、前記画像メモリに対するライト動作時のアドレスを出力
する第１のアドレス発生器と、前記画像メモリに対するリード動作時のアドレスを出力
する第２のアドレス発生器と、前記第１，第２のアドレス発生器から出力されるアドレ
スの内の何れか一方を選択するアドレスセレクタとを備
えたことを特徴とする請求項５記載のメモリアクセス制
御回路。
【請求項７】前記アービタ部は、前記画像メモリに対するリフレッシュ要求を出力するリ
フレッシュ要求部と、該リフレッシュ要求部からのリフレッシュ要求及び前記
リード要求とを調停して前記画像メモリに対するメモリ
制御信号を生成すると共に、リフレッシュ要求もリード
要求も存在しないとき、画像メモリアクセス許可信号を
出力する第２のシーケンサと、該第２のシーケンサから前記画像メモリアクセス許可信
号が出力されている期間のみ、前記ライト要求に従って
前記画像メモリに対するメモリ制御信号を生成する第１
のシーケンサと、前記画像メモリに対するライト動作時のアドレスを出力
する第１のアドレス発生器と、前記画像メモリに対するリード動作時のアドレスを出力
する第２のアドレス発生器と、前記第１のシーケンサで生成されたメモリ制御信号と前
記第１のアドレス発生器から出力されたアドレスの組
と、前記第２のシーケンサで生成されたメモリ制御信号
と前記第２のアドレス発生器から出力されたアドレスの
組との内の何れか一方を選択して前記画像メモリに供給
するセレクタとを備えたことを特徴とする請求項５記載
のメモリアクセス制御回路。