JPH08328993A - ビルディングブロックのシステム構成自動認識方法とその方式 - Google Patents
ビルディングブロックのシステム構成自動認識方法とその方式Info
- Publication number
- JPH08328993A JPH08328993A JP13631495A JP13631495A JPH08328993A JP H08328993 A JPH08328993 A JP H08328993A JP 13631495 A JP13631495 A JP 13631495A JP 13631495 A JP13631495 A JP 13631495A JP H08328993 A JPH08328993 A JP H08328993A
- Authority
- JP
- Japan
- Prior art keywords
- mounting position
- block
- position signal
- signal pattern
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】
【目的】 Ｎ個のブロックを連接して構成するシステム
において、システム構成を自動認識することで、ブロッ
クの実装情報設定を不要とし、人手を介することによる
誤りを除去する。 【構成】 重複しないＭ種類（Ｍ≧Ｎ十１）の実装位置
信号パターンＰm を用意し、 実装位置信号パターンＰ
1 を第１ブロックへ送信する実装位置信号設定回路１４
と、第ｎ（１≦ｎ≦Ｎ）ブロックに実装位置信号パター
ンＰn を受信し、システム内で一義的に定める変換方式
でＰn をＰn+1 に変換して第（ｎ十１）ブロックへ送信
するＰn →Ｐn+1 変換回路１２と、Ｐn から自ブロック
の実装位置情報を取得する実装位置信号検出回路１３を
含み実装情報を取得する実装位置信号変換回路１１と、
第Ｎブロック（ｎ＝Ｎ）が送信した実装位置信号パター
ンＰ N+1 からブロック総実装数情報を取得する制御部１
５により構成される。
において、システム構成を自動認識することで、ブロッ
クの実装情報設定を不要とし、人手を介することによる
誤りを除去する。 【構成】 重複しないＭ種類（Ｍ≧Ｎ十１）の実装位置
信号パターンＰm を用意し、 実装位置信号パターンＰ
1 を第１ブロックへ送信する実装位置信号設定回路１４
と、第ｎ（１≦ｎ≦Ｎ）ブロックに実装位置信号パター
ンＰn を受信し、システム内で一義的に定める変換方式
でＰn をＰn+1 に変換して第（ｎ十１）ブロックへ送信
するＰn →Ｐn+1 変換回路１２と、Ｐn から自ブロック
の実装位置情報を取得する実装位置信号検出回路１３を
含み実装情報を取得する実装位置信号変換回路１１と、
第Ｎブロック（ｎ＝Ｎ）が送信した実装位置信号パター
ンＰ N+1 からブロック総実装数情報を取得する制御部１
５により構成される。
Description
【０００１】
【産業上の利用分野】本発明は、機能単位のブロックを
複数実装するビルディングブロックのシステム構成に関
し、特にシステム構成自動認識方法とその方式に関す
る。
複数実装するビルディングブロックのシステム構成に関
し、特にシステム構成自動認識方法とその方式に関す
る。
【０００２】
【従来の技術】従来、システム構成認識方式としては、
スイッチによる回路動作の設定や、ソフトウェア制御用
データの書き換え等が一般的である。
スイッチによる回路動作の設定や、ソフトウェア制御用
データの書き換え等が一般的である。
【０００３】一例として特開平４−１５４３５０号公報
に記載された「システム構成認識方式」がある。その内
容は、システムを構成するブロックの実装情報をシステ
ム稼働前にあらかじめ設定しておき、システム稼働時に
各ブロックが予め設定された実装情報を読み出してシス
テム制御部へ通知するものである。
に記載された「システム構成認識方式」がある。その内
容は、システムを構成するブロックの実装情報をシステ
ム稼働前にあらかじめ設定しておき、システム稼働時に
各ブロックが予め設定された実装情報を読み出してシス
テム制御部へ通知するものである。
【０００４】
【発明が解決しようとする課題】従来のシステム構成認
識方式の問題点は以下の２点があげられる。第１の問題
点は、実装情報をスイッチやデータ等により、ひとつひ
とつ人手で設定しなければならないので、実装情報の設
定効率が悪く、誤りが入る可能性があることである。
識方式の問題点は以下の２点があげられる。第１の問題
点は、実装情報をスイッチやデータ等により、ひとつひ
とつ人手で設定しなければならないので、実装情報の設
定効率が悪く、誤りが入る可能性があることである。
【０００５】第２の問題点は、システム稼働前にあらか
じめ設定した実装情報を読みだして使用するため、設定
に誤りがないことを確認するには実際にシステムを稼働
させてみなければ分からないので、システムの試験効率
が悪いことである。
じめ設定した実装情報を読みだして使用するため、設定
に誤りがないことを確認するには実際にシステムを稼働
させてみなければ分からないので、システムの試験効率
が悪いことである。
【０００６】本発明の目的はシステムを構成するブロッ
クの実装情報設定を不要とし、人手を介することのない
ビルディングブロックのシステム構成自動認識方法とそ
の方式を提供することである。
クの実装情報設定を不要とし、人手を介することのない
ビルディングブロックのシステム構成自動認識方法とそ
の方式を提供することである。
【０００７】
【課題を解決するための手段】本発明のビルディングブ
ロックのシステム構成認識方法は、第１ブロックから第
ＮブロックまでのＮ個の連接されたビルディングブロッ
クのシステム構成自動認識方法において、重複せず且つ
Ｎ十１≦ＭであるＭ種類の実装位置信号パターンＰm を
持ち、システム内の第１ブロックへ実装位置信号パター
ンＰ1 を送信するステップと、第ｎブロックでは、受信
された実装位置信号パターンＰn をシステム内で一義的
に定められた変換方式により実装位置信号パターンＰn
を実装位置信号パターンＰn+1 に変換して第（ｎ十１）
ブロックへ送信するステップと、実装位置信号パターン
Ｐn から第ｎブロックの実装位置情報を取得するステッ
プと、システム内に第Ｎブロックから実装位置信号パタ
ーンＰN+1 を受信してブロック総実装数情報を取得する
ステップを有することを特徴とする。
ロックのシステム構成認識方法は、第１ブロックから第
ＮブロックまでのＮ個の連接されたビルディングブロッ
クのシステム構成自動認識方法において、重複せず且つ
Ｎ十１≦ＭであるＭ種類の実装位置信号パターンＰm を
持ち、システム内の第１ブロックへ実装位置信号パター
ンＰ1 を送信するステップと、第ｎブロックでは、受信
された実装位置信号パターンＰn をシステム内で一義的
に定められた変換方式により実装位置信号パターンＰn
を実装位置信号パターンＰn+1 に変換して第（ｎ十１）
ブロックへ送信するステップと、実装位置信号パターン
Ｐn から第ｎブロックの実装位置情報を取得するステッ
プと、システム内に第Ｎブロックから実装位置信号パタ
ーンＰN+1 を受信してブロック総実装数情報を取得する
ステップを有することを特徴とする。
【０００８】また、本発明のビルディングブロックのシ
ステム構成認識方式は、第１ブロックから第Ｎブロック
までのＮ個の連接されたビルディングブロックのシステ
ム構成自動認識方式において、重複せず且つＮ十１≦Ｍ
であるＭ種類の実装位置信号パターンＰm を持ち、シス
テム内の第１ブロックへ実装位置信号パターンＰ1 を送
信する回路と、第ｎブロックでは、受信された実装位置
信号パターンＰn をシステム内で一義的に定められた変
換方式により実装位置信号パターンＰn を実装位置信号
パターンＰn+1 に変換して第（ｎ十１）ブロックへ送信
する回路と、実装位置信号パターンＰn から第ｎブロッ
クの実装位置情報を取得する回路と、システム内に第Ｎ
ブロックから実装位置信号パターンＰN+1 を受信してブ
ロック総実装数情報を取得する回路を有することを特徴
とする。
ステム構成認識方式は、第１ブロックから第Ｎブロック
までのＮ個の連接されたビルディングブロックのシステ
ム構成自動認識方式において、重複せず且つＮ十１≦Ｍ
であるＭ種類の実装位置信号パターンＰm を持ち、シス
テム内の第１ブロックへ実装位置信号パターンＰ1 を送
信する回路と、第ｎブロックでは、受信された実装位置
信号パターンＰn をシステム内で一義的に定められた変
換方式により実装位置信号パターンＰn を実装位置信号
パターンＰn+1 に変換して第（ｎ十１）ブロックへ送信
する回路と、実装位置信号パターンＰn から第ｎブロッ
クの実装位置情報を取得する回路と、システム内に第Ｎ
ブロックから実装位置信号パターンＰN+1 を受信してブ
ロック総実装数情報を取得する回路を有することを特徴
とする。
【０００９】
【作用】本発明によれば、ビルディングブロックのシス
テム構成を自動認識するために、重複せず且つＮ十１≦
ＭであるＭ種類の実装位置信号パターンＰm を持ち、シ
ステム内の第１ブロックへ実装位置信号パターンＰ1 を
送信し、第ｎブロックでは、受信された実装位置信号パ
ターンＰn をシステム内で一義的に定められた変換方式
により実装位置信号パターンＰn を実装位置信号パター
ンＰn+1 に変換して第（ｎ十１）ブロックへ送信し、実
装位置信号パターンＰn から第ｎブロックの実装位置情
報を取得し、システム内に第Ｎブロックから実装位置信
号パターンＰN+1 を受信してブロック総実装数情報を取
得する。
テム構成を自動認識するために、重複せず且つＮ十１≦
ＭであるＭ種類の実装位置信号パターンＰm を持ち、シ
ステム内の第１ブロックへ実装位置信号パターンＰ1 を
送信し、第ｎブロックでは、受信された実装位置信号パ
ターンＰn をシステム内で一義的に定められた変換方式
により実装位置信号パターンＰn を実装位置信号パター
ンＰn+1 に変換して第（ｎ十１）ブロックへ送信し、実
装位置信号パターンＰn から第ｎブロックの実装位置情
報を取得し、システム内に第Ｎブロックから実装位置信
号パターンＰN+1 を受信してブロック総実装数情報を取
得する。
【００１０】
【実施例】次に図面を参照して本発明の実施例について
説明する。
説明する。
【００１１】図２に示すような構成ブロック数Ｎが最大
４個（１≦Ｎ≦４）のシステムを考える。
４個（１≦Ｎ≦４）のシステムを考える。
【００１２】図３に実装位置信号パターンＰn の割り当
て実施例を示す。システムには存在しない第（Ｎ十１）
ブロックの実装位置信号パターンＰN+1 を制御部１５が
受信するため、図３には便宜上第５ブロック（２≦Ｎ十
１≦５）まで記載する。
て実施例を示す。システムには存在しない第（Ｎ十１）
ブロックの実装位置信号パターンＰN+1 を制御部１５が
受信するため、図３には便宜上第５ブロック（２≦Ｎ十
１≦５）まで記載する。
【００１３】実装位置信号パターンの信号数が５本かつ
各々の状態がＥ（アース）または０ｐｅｎの２通りなの
で実装位置信号パターン数Ｍ＝２5 ＝３２であるのに対
し、第１〜第Ｎブロックならびに制御部１５が受信する
実装位置信号パターン数は計最大（Ｎ十１）＝５であ
る。残りの２７種のパターンは各回路が正常動作してい
る限り検出されることはないので、検出したときは実装
位置認識になんらかの障害が発生していると判定する。
各々の状態がＥ（アース）または０ｐｅｎの２通りなの
で実装位置信号パターン数Ｍ＝２5 ＝３２であるのに対
し、第１〜第Ｎブロックならびに制御部１５が受信する
実装位置信号パターン数は計最大（Ｎ十１）＝５であ
る。残りの２７種のパターンは各回路が正常動作してい
る限り検出されることはないので、検出したときは実装
位置認識になんらかの障害が発生していると判定する。
【００１４】図３を基にした実装位置信号設定回路１４
の実施例構成図を図４（ａ）に、実装位置信号変換回路
１１の実施例構成図を図４（ｂ）に示す。詳細としてＰ
n →Ｐn+1 変換回路１２の実施例構成図を図４（ｃ）に
示す。
の実施例構成図を図４（ａ）に、実装位置信号変換回路
１１の実施例構成図を図４（ｂ）に示す。詳細としてＰ
n →Ｐn+1 変換回路１２の実施例構成図を図４（ｃ）に
示す。
【００１５】図４（ａ）、図４（ｃ）から明らかなよう
に、実装位置信号設定回路１４とＰ n →Ｐn+1 変換回路
１２は、本実施例では論理素子を用いずに低コストな配
線だけで構成する。
に、実装位置信号設定回路１４とＰ n →Ｐn+1 変換回路
１２は、本実施例では論理素子を用いずに低コストな配
線だけで構成する。
【００１６】図５（ａ）に示す実装位置信号検出回路１
３は、受信した実装位置信号パターンＰn から図３の実
装位置情報に変換するもので、プライオリティエンコー
ダなどの論理回路にて構成されている。変換された第ｎ
ブロックにおける実装位置情報のうちＣＢＡの３ビット
で表現される値は１０進数の（ｎ−１）に等しい。実装
位置情報のＸビットは障害検出ビットである。
３は、受信した実装位置信号パターンＰn から図３の実
装位置情報に変換するもので、プライオリティエンコー
ダなどの論理回路にて構成されている。変換された第ｎ
ブロックにおける実装位置情報のうちＣＢＡの３ビット
で表現される値は１０進数の（ｎ−１）に等しい。実装
位置情報のＸビットは障害検出ビットである。
【００１７】本実施例では実装位置信号変換回路１１に
より得られた実装位置情報は、図５（ｂ）に示すよう
に、各ブロック内回路２１〜２４へのＩ／Ｏバス４０の
制御情報の送信先の選択に用いられる。
より得られた実装位置情報は、図５（ｂ）に示すよう
に、各ブロック内回路２１〜２４へのＩ／Ｏバス４０の
制御情報の送信先の選択に用いられる。
【００１８】図５（ｂ）に示す各ブロック内回路２１〜
２４は、制御部１５および各ブロックの内回路を接続し
制御情報を伝達するＩ／０バス４０のアドレスバスＡ10
〜Ａ 0 の１１ビットのうちＡ10〜Ａ8 の３ビットの制御
情報と実装位置情報ＣＢＡの３ビットを比較し両者が等
しい時にイネーブル信号を出力するアドレスデコーダを
有している。実装位置信号パターンＰn はブロック毎に
異なっているので、システムを構成するＮ個のブロック
中の１個のブロック内回路のアドレスデコーダからのみ
イネーブル信号を出力する。
２４は、制御部１５および各ブロックの内回路を接続し
制御情報を伝達するＩ／０バス４０のアドレスバスＡ10
〜Ａ 0 の１１ビットのうちＡ10〜Ａ8 の３ビットの制御
情報と実装位置情報ＣＢＡの３ビットを比較し両者が等
しい時にイネーブル信号を出力するアドレスデコーダを
有している。実装位置信号パターンＰn はブロック毎に
異なっているので、システムを構成するＮ個のブロック
中の１個のブロック内回路のアドレスデコーダからのみ
イネーブル信号を出力する。
【００１９】各ブロック内回路の制御情報受信回路はイ
ネーブル信号を受けたときにのみ制御情報を有効とみな
すことでアドレスバスのＡ10〜Ａ8 の３ビットによって
制御情報の送信先選択が行われたことになる。各ブロッ
クに対応するアドレス割当範囲は図３に記載する通りで
ある。
ネーブル信号を受けたときにのみ制御情報を有効とみな
すことでアドレスバスのＡ10〜Ａ8 の３ビットによって
制御情報の送信先選択が行われたことになる。各ブロッ
クに対応するアドレス割当範囲は図３に記載する通りで
ある。
【００２０】制御部１５は第Ｎブロックから受信した実
装位置信号パターンＰN+1 と図３に従い、ブロックの総
実装数Ｎを認識する。ブロック総実装数Ｎは実装位置情
報のＣＢＡの３ビットで表現される値に等しい。
装位置信号パターンＰN+1 と図３に従い、ブロックの総
実装数Ｎを認識する。ブロック総実装数Ｎは実装位置情
報のＣＢＡの３ビットで表現される値に等しい。
【００２１】ブロック総実装数Ｎを認識した制御部１５
は、ブロックに割り当てられたすべてのＩ／０アドレス
をプローブし、応答が返る位置のブロックは動作可能、
応答が返らない位置のブロックは実装されてはいるが動
作せずと判定する。
は、ブロックに割り当てられたすべてのＩ／０アドレス
をプローブし、応答が返る位置のブロックは動作可能、
応答が返らない位置のブロックは実装されてはいるが動
作せずと判定する。
【００２２】
【発明の効果】本発明によれば、構成ブロックを任意の
順序で実装しブロック間を接続するだけで、システム自
身がブロックの実装位置や総実装数に関する情報を人手
を介することなく自動で認識できるので、システムを構
成するブロックの実装情報設定が不要となり、誤りが入
らないという効果がある。
順序で実装しブロック間を接続するだけで、システム自
身がブロックの実装位置や総実装数に関する情報を人手
を介することなく自動で認識できるので、システムを構
成するブロックの実装情報設定が不要となり、誤りが入
らないという効果がある。
【図１】（ａ）は実装位置信号変換回路の構成図、
（ｂ）は実装位置信号設定回路の構成図、（ｃ）は制御
部の構成図である。
（ｂ）は実装位置信号設定回路の構成図、（ｃ）は制御
部の構成図である。
【図２】構成ブロック数最大４のシステム実施例の構成
図である。
図である。
【図３】本発明の実装位置信号パターン割り当て実施例
である。
である。
【図４】（ａ）は図２における実装位置信号設定回路の
詳細構成図、（ｂ）は実相位置信号変換回路の詳細構成
図、（ｃ）はＰn →Ｐn+1 変換回路の詳細構成図であ
る。
詳細構成図、（ｂ）は実相位置信号変換回路の詳細構成
図、（ｃ）はＰn →Ｐn+1 変換回路の詳細構成図であ
る。
【図５】（ａ）は実装位置信号検出回路の詳細構成図、
（ｂ）はブロック内回路の詳細構成図である。
（ｂ）はブロック内回路の詳細構成図である。
１１ 実装位置信号変換回路 １２ Ｐn →Ｐn+1 変換回路 １３ 実装位置信号検出回路 １４ 実装位置信号設定回路 １５ 制御部． ２１ 第１ブロック内回路 ２２ 第２ブロック内回路 ２３ 第３ブロック内回路 ２４ 第４ブロック内回路 ３１ 第１ブロック ３２ 第２ブロック ３３ 第３ブロック ３４ 第４ブロック ４０ Ｉ／Ｏバス
Claims (2)
- 【請求項１】 第１ブロックから第ＮブロックまでのＮ
個の連接されたビルディングブロックのシステム構成自
動認識方法において、 重複せず且つＮ十１≦ＭであるＭ種類の実装位置信号パ
ターンＰm を持ち、システム内の第１ブロックへ実装位
置信号パターンＰ1 を送信するステップと、 第ｎブロックでは、受信された実装位置信号パターンＰ
n をシステム内で一義的に定められた変換方式により実
装位置信号パターンＰn を実装位置信号パターンＰn+1
に変換して第（ｎ十１）ブロックへ送信するステップ
と、 実装位置信号パターンＰn から第ｎブロックの実装位置
情報を取得するステップと、 システム内に第Ｎブロックから実装位置信号パターンＰ
N+1 を受信してブロック総実装数情報を取得するステッ
プを有することを特徴とするビルディングブロックのシ
ステム構成認識方法。 - 【請求項２】 第１ブロックから第ＮブロックまでのＮ
個の連接されたビルディングブロックのシステム構成自
動認識方式において、 重複せず且つＮ十１≦ＭであるＭ種類の実装位置信号パ
ターンＰm を持ち、システム内の第１ブロックへ実装位
置信号パターンＰ1 を送信する回路と、 第ｎブロックでは、受信された実装位置信号パターンＰ
n をシステム内で一義的に定められた変換方式により実
装位置信号パターンＰn を実装位置信号パターンＰn+1
に変換して第（ｎ十１）ブロックへ送信する回路と、 実装位置信号パターンＰn から第ｎブロックの実装位置
情報を取得する回路と、 システム内に第Ｎブロックから実装位置信号パターンＰ
N+1 を受信してブロック総実装数情報を取得する回路を
有することを特徴とするビルディングブロックのシステ
ム構成認識方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13631495A JPH08328993A (ja) | 1995-06-02 | 1995-06-02 | ビルディングブロックのシステム構成自動認識方法とその方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13631495A JPH08328993A (ja) | 1995-06-02 | 1995-06-02 | ビルディングブロックのシステム構成自動認識方法とその方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08328993A true JPH08328993A (ja) | 1996-12-13 |
Family
ID=15172316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13631495A Pending JPH08328993A (ja) | 1995-06-02 | 1995-06-02 | ビルディングブロックのシステム構成自動認識方法とその方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08328993A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102034A (en) * | 1979-01-26 | 1980-08-04 | Mitsubishi Electric Corp | Set unit for unit address |
| JPS60200354A (ja) * | 1984-03-24 | 1985-10-09 | Matsushita Electric Ind Co Ltd | 制御装置のアドレス設定方法 |
-
1995
- 1995-06-02 JP JP13631495A patent/JPH08328993A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102034A (en) * | 1979-01-26 | 1980-08-04 | Mitsubishi Electric Corp | Set unit for unit address |
| JPS60200354A (ja) * | 1984-03-24 | 1985-10-09 | Matsushita Electric Ind Co Ltd | 制御装置のアドレス設定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016996Y2 (ja) | 入出力インタフエイス装置のアドレス選択装置 | |
| JP2753915B2 (ja) | 通信制御装置 | |
| US5724343A (en) | Device for communications between a plurality of functional modules installed in a local unit and an ARINC 629 type external bus | |
| US6697966B1 (en) | Data bus for a plurality of nodes | |
| US5224124A (en) | Data transmission system | |
| JPH10293895A (ja) | 位置測定装置と評価ユニットの間でデータを送信する方法とその装置 | |
| JPH02179046A (ja) | 信号符号化方式 | |
| JP2004185239A (ja) | コンフィグレーション制御装置、記録媒体、およびｆｐｇａコンフィグレーション方法 | |
| US4745581A (en) | LSI system of a structure requiring no additional address signals to incorporate additional status registers into the system | |
| EP0416235B1 (en) | Data-communication method for loop-type network having portable slave stations connectable to addressable junction boxes permanently connected in the network | |
| JPS59134943A (ja) | デ−タ通信システム | |
| JPH06224977A (ja) | 外部インターフェイス選択装置 | |
| JP2690589B2 (ja) | メモリスイッチ監視方式 | |
| JP3288848B2 (ja) | ユニット検出装置 | |
| JP3095060B2 (ja) | Ａｔｍスイッチ装置 | |
| JP3463765B2 (ja) | 構内交換機およびボタン電話装置 | |
| US6944176B1 (en) | Method and apparatus for bit level network data multiplexing | |
| SU1166129A1 (ru) | Устройство дл св зи независимо работающих подсистем обработки данных | |
| JP3413739B2 (ja) | 中継装置 | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH09200203A (ja) | インターフェース変換装置 | |
| CA1078522A (en) | Modular communication system having self-identifying modules | |
| JPS58221435A (ja) | 信号処理装置 | |
| JPH0637854A (ja) | データ伝送装置 |