JPS6016996Y2 - 入出力インタフエイス装置のアドレス選択装置 - Google Patents
入出力インタフエイス装置のアドレス選択装置Info
- Publication number
- JPS6016996Y2 JPS6016996Y2 JP17075679U JP17075679U JPS6016996Y2 JP S6016996 Y2 JPS6016996 Y2 JP S6016996Y2 JP 17075679 U JP17075679 U JP 17075679U JP 17075679 U JP17075679 U JP 17075679U JP S6016996 Y2 JPS6016996 Y2 JP S6016996Y2
- Authority
- JP
- Japan
- Prior art keywords
- address
- interface device
- circuit
- input
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【考案の詳細な説明】
この考案はデータバスを通じてデータ処理装置に接続さ
れたインタフェイス装置において、インタフェイス装置
をアドレスにより選択するアドレス選択装置に関する。
れたインタフェイス装置において、インタフェイス装置
をアドレスにより選択するアドレス選択装置に関する。
従来のアドレス選択装置においてはインタフェイス装置
に対し一つの固有のアドレスが設定され、その設定され
たアドレスがバスに与えられた時、そのインタフェイス
装置が動作するように構成されていた。
に対し一つの固有のアドレスが設定され、その設定され
たアドレスがバスに与えられた時、そのインタフェイス
装置が動作するように構成されていた。
そのためデータ処理装置のプログラムが正常なものであ
るかどうかと検査して不良個所を発見する、いわゆるプ
ログラムのデパックにおいて、そのデータ処理装置に本
来接続されるべき全ての入出力装置に対応したインタフ
ェイス装置を用意する必要があった。
るかどうかと検査して不良個所を発見する、いわゆるプ
ログラムのデパックにおいて、そのデータ処理装置に本
来接続されるべき全ての入出力装置に対応したインタフ
ェイス装置を用意する必要があった。
つまりその一つのインタフェイス装置でも欠けるとその
プログラムが異常として検出され、つまりそのプログラ
ムによりアドレスが発生された時にそれに対する応答が
インタフェイス装置からない場合そのプログラム自体が
不良として検査してしまう。
プログラムが異常として検出され、つまりそのプログラ
ムによりアドレスが発生された時にそれに対する応答が
インタフェイス装置からない場合そのプログラム自体が
不良として検査してしまう。
従って一般にそのようなデータ処理装置のプログラムの
デパックを行なう際に、そのデータ処理装置に接続され
るべき全ての種類のインタフェイス装置を用意するか、
或いはそのプログラムに対応するインタフェイス装置を
全て用意できない場合はプログラム内アドレスのみを、
用意されたインタフェイス装置のアドレスに替えて動作
させていた。
デパックを行なう際に、そのデータ処理装置に接続され
るべき全ての種類のインタフェイス装置を用意するか、
或いはそのプログラムに対応するインタフェイス装置を
全て用意できない場合はプログラム内アドレスのみを、
用意されたインタフェイス装置のアドレスに替えて動作
させていた。
この種のインタフェイス装置が使用される情報処理シス
テムは第１図に示すように主メモリに対スルインタフェ
イス装置１１、デジタル入出力装置に対するインタフェ
イス装置１２、又アナログ入出力装置に対するインクフ
ェイス装置１３等がそれぞれの各入出力装置に対して一
つずつ設けられており、これ等はバス１４を通じてデー
タ処理装置１５に接続されている。
テムは第１図に示すように主メモリに対スルインタフェ
イス装置１１、デジタル入出力装置に対するインタフェ
イス装置１２、又アナログ入出力装置に対するインクフ
ェイス装置１３等がそれぞれの各入出力装置に対して一
つずつ設けられており、これ等はバス１４を通じてデー
タ処理装置１５に接続されている。
このような各種インタフェイス装置、例えば伝送用のも
のは第２図に示すように、バス１４にアドレスストロー
ブが与えられてこれが端子１６を通じてアドレスラッチ
回路１７に与えられると、その時バス１４上に発生して
いるアドレスは線１８を通じてラッチ回路１７に取込ま
れる。
のは第２図に示すように、バス１４にアドレスストロー
ブが与えられてこれが端子１６を通じてアドレスラッチ
回路１７に与えられると、その時バス１４上に発生して
いるアドレスは線１８を通じてラッチ回路１７に取込ま
れる。
このデータ処理装置１５よりのアドレスは、比較器１９
においてアドレス設定回路２１に設定されているそのイ
ンタフェイス装置に固有なアドレスと比較される。
においてアドレス設定回路２１に設定されているそのイ
ンタフェイス装置に固有なアドレスと比較される。
比較器１９においてその両アドレスの−致が検出される
と選択信号が比較器１９の出力端子２２に発生する。
と選択信号が比較器１９の出力端子２２に発生する。
例えばデータを書込む場合においてはバス１４よりの書
込みストローブが端子２３を通じてアンド回路２４に与
えられ、端子２２の選択信号との論理積がとられる。
込みストローブが端子２３を通じてアンド回路２４に与
えられ、端子２２の選択信号との論理積がとられる。
アンド回路２４から書込み可能信号がゲート回路２５に
与えられると、ゲート回路２５のゲートが開いてバス１
４より線２６を通じて入力データがファーストインファ
ーストアウトメモリ２７に書込まれる。
与えられると、ゲート回路２５のゲートが開いてバス１
４より線２６を通じて入力データがファーストインファ
ーストアウトメモリ２７に書込まれる。
その書込まれたデータはタイミング制御回路２８よりの
制御によって続み出されて変換回路２９において例えば
並列データが直例データに変換されて端子３１より出力
される。
制御によって続み出されて変換回路２９において例えば
並列データが直例データに変換されて端子３１より出力
される。
またアンド回路２４より書込み可能信号が発生した際に
その信号はオア回路３２を通じて応答信号として線３３
を通じてバス１４に与えられる。
その信号はオア回路３２を通じて応答信号として線３３
を通じてバス１４に与えられる。
データを取込む場合においては比較器１９において選択
信号が得られると、端子２２のその出力にはアンド回路
３４にも与えられており、従ってバス１４に読み出しス
トローブが線３５を通じてアンド回路３４に与えられる
と、アンド回路３４より読み出し可能信号が発生し、こ
れによりゲート回路３６が開かれる。
信号が得られると、端子２２のその出力にはアンド回路
３４にも与えられており、従ってバス１４に読み出しス
トローブが線３５を通じてアンド回路３４に与えられる
と、アンド回路３４より読み出し可能信号が発生し、こ
れによりゲート回路３６が開かれる。
端子３７よりの直列データは変換回路２９において並列
データに変換され、ファーストインファーストアウトメ
モリ３８に書込まれており、これが読み出されてゲート
３６を通じ、更に線３９を通じてバス１４に与えられて
データ処理装置１５に送られる。
データに変換され、ファーストインファーストアウトメ
モリ３８に書込まれており、これが読み出されてゲート
３６を通じ、更に線３９を通じてバス１４に与えられて
データ処理装置１５に送られる。
アンド回路３４の出力である読み出し可能信号はオア回
路３２に供給されて応答信号としてバス１４に送られる
。
路３２に供給されて応答信号としてバス１４に送られる
。
このように従来のインタフェイス装置においてはそのイ
ンタフェイス装置に固有の１個のアドレスが設定回路２
１に与えられており、このインタフェイス装置に固有な
アドレスがバスに与えられた場合にのみそのインタフェ
イス装置に対してデータの入力或いは出力が可能となる
。
ンタフェイス装置に固有の１個のアドレスが設定回路２
１に与えられており、このインタフェイス装置に固有な
アドレスがバスに与えられた場合にのみそのインタフェ
イス装置に対してデータの入力或いは出力が可能となる
。
先に述べたようにデータ処理装置１５のプログラムに誤
りがあるか否かの検査をする際にはそのプログラムに含
まれているインタフェイス装置の全てのバス１４に接続
して検査するか、或いはそのようなインタフェイス装置
を全て用意することができなければ、用意できないイン
タフェイス装置についてはプログラムのアドレスを書替
える必要があった。
りがあるか否かの検査をする際にはそのプログラムに含
まれているインタフェイス装置の全てのバス１４に接続
して検査するか、或いはそのようなインタフェイス装置
を全て用意することができなければ、用意できないイン
タフェイス装置についてはプログラムのアドレスを書替
える必要があった。
つまりインタフェイス装置としては同一機能のものがバ
ス１４にいくつも実際には接続されるが、例えばプログ
ラムを工場内において検査する場合はインタフェイス装
置は１個〜数個しか用意しておかないのが通常である。
ス１４にいくつも実際には接続されるが、例えばプログ
ラムを工場内において検査する場合はインタフェイス装
置は１個〜数個しか用意しておかないのが通常である。
そのためにプログラムを変更したりしてそのプログラム
をデパックすることになり、プログラムの完成に時間が
長くなり、又聞違いにより正しくプログラムを検査する
ことができなかった。
をデパックすることになり、プログラムの完成に時間が
長くなり、又聞違いにより正しくプログラムを検査する
ことができなかった。
更に既に開発されている、つまり既存のプログラムを用
いて検査する場合、そのプログラムのアドレスに合わせ
て各インタフェイス装置のアドレスを変更する必要があ
った。
いて検査する場合、そのプログラムのアドレスに合わせ
て各インタフェイス装置のアドレスを変更する必要があ
った。
この考案の目的は複数のアドレスに対して応答でき、従
って一つのインタフェイス装置で複数のインクフェイス
装置としての機能を果し、プログラムの検査の際に実際
に必要とするインタフェイス装置よりも少ない数の装置
を用意しても検査することが可能なアドレス選択装置を
提供することにある。
って一つのインタフェイス装置で複数のインクフェイス
装置としての機能を果し、プログラムの検査の際に実際
に必要とするインタフェイス装置よりも少ない数の装置
を用意しても検査することが可能なアドレス選択装置を
提供することにある。
この考案によれば二つのアドレスが設定できるようにさ
れ、その二つのアドレスの何れかについてもデータ処理
装置からの呼び出しに対して選択信号を発生することが
できる。
れ、その二つのアドレスの何れかについてもデータ処理
装置からの呼び出しに対して選択信号を発生することが
できる。
更に場合によってはその二つのアドレスの間に存在する
アドレスについても選択信号を発生できるように構成さ
れる。
アドレスについても選択信号を発生できるように構成さ
れる。
このように構成されているためプログラムをテストする
際に、例えば一つのインタフェイス装置により複数のイ
ンタフェイス装置として動作可能となり、データ処理装
置から見てはその複数のインタフェイス装置があたかも
接続したかのように動作させることができる。
際に、例えば一つのインタフェイス装置により複数のイ
ンタフェイス装置として動作可能となり、データ処理装
置から見てはその複数のインタフェイス装置があたかも
接続したかのように動作させることができる。
従って少ない数のインタフェイス装置でプログラムを検
査することができわざわざプログラムのアドレスを書替
えたりする必要がなく、正しい検査を短時間で行なうこ
とができる。
査することができわざわざプログラムのアドレスを書替
えたりする必要がなく、正しい検査を短時間で行なうこ
とができる。
例えば第３図において第２図と対応する部分に同一符号
を付けて示しているが、この考案においてはアドレス設
定回路として４１及び４２の二つが設けられる。
を付けて示しているが、この考案においてはアドレス設
定回路として４１及び４２の二つが設けられる。
この実施例ではそのアドレス設定回路４１には、成る範
囲のアドレスの最大値を設定し、アドレス設定回路４２
はそのアドレス範囲の最小値を設定する。
囲のアドレスの最大値を設定し、アドレス設定回路４２
はそのアドレス範囲の最小値を設定する。
これ等アドレス設定回路４１．４２に設定されたアドレ
スとアドレスラッチ回路１７に設定されたアドレスとが
比較器４３゜４４によりそれぞれ比較される。
スとアドレスラッチ回路１７に設定されたアドレスとが
比較器４３゜４４によりそれぞれ比較される。
比較器４３においてはアドレスラッチ回路１７に取り込
まれたアドレスがアドレス設定回路４１に設定されたア
ドレスと等しいかこれより小さい場合には出力を発生し
、例えば高レベルとなる。
まれたアドレスがアドレス設定回路４１に設定されたア
ドレスと等しいかこれより小さい場合には出力を発生し
、例えば高レベルとなる。
比較器４４においてはアドレスラッチ回路１７のアドレ
スがアドレス設定回路４２のアドレスと等しいか或いは
これより大きい場合にその出力を発生して高レベルとな
る。
スがアドレス設定回路４２のアドレスと等しいか或いは
これより大きい場合にその出力を発生して高レベルとな
る。
これ等比較器４３．４４の出力はアンド回路４５に供給
される。
される。
このアンド回路４５の出力が選択信号となってアンド回
路２４及び３４に供給される。
路２４及び３４に供給される。
その他は第２図に示した場合と同様である。
従ってバス１４に与えられたアドレスがアドレス設定回
路４１．４２に与えられた２つのアドレスの範囲内にあ
る時はこのインタフェイス装置が選択されたことになり
、選択信号がアンド回路３４に与えられて前述の第２図
について説明したと同様にデータを書込む場合はバス１
４のデータがゲート回路２５を通じてメモリ２７に書込
まれ、逆にデータを読み出す場合はメモリ３８のデータ
がゲート回路３６を通じてバス１４に供給される。
路４１．４２に与えられた２つのアドレスの範囲内にあ
る時はこのインタフェイス装置が選択されたことになり
、選択信号がアンド回路３４に与えられて前述の第２図
について説明したと同様にデータを書込む場合はバス１
４のデータがゲート回路２５を通じてメモリ２７に書込
まれ、逆にデータを読み出す場合はメモリ３８のデータ
がゲート回路３６を通じてバス１４に供給される。
従って実際のシステムとして用いる場合に同一種類のイ
ンタフェイス装置が複数用いられる場合にその同一種類
のインタフェイス装置に連続するアドレスを与えておけ
ば、その連続するアドレスの両端のアドレスをアドレス
設定回路４１．４２に設定することにより、例えばデジ
タル入出力装置に対するインタフェイス装置を一つのイ
ンタフェイス装置で代表させ、同様にしてアナログ入出
力装置に対するインタフェイス装置をも他の一つのイン
タフェイス装置で代表させる等してその実際に用にられ
るインタフェイス装置を全て設ける必要がなくプログラ
ムの検査を行なうことができる。
ンタフェイス装置が複数用いられる場合にその同一種類
のインタフェイス装置に連続するアドレスを与えておけ
ば、その連続するアドレスの両端のアドレスをアドレス
設定回路４１．４２に設定することにより、例えばデジ
タル入出力装置に対するインタフェイス装置を一つのイ
ンタフェイス装置で代表させ、同様にしてアナログ入出
力装置に対するインタフェイス装置をも他の一つのイン
タフェイス装置で代表させる等してその実際に用にられ
るインタフェイス装置を全て設ける必要がなくプログラ
ムの検査を行なうことができる。
このため正しいプログラムの検査を短時間で行なうこと
ができる。
ができる。
設定回路４１．４２に同一のアドレスを設定すれば通常
のインタフェイス装置としてそのインタフェイス装置に
固有な１つのアドレスが与えられた時のみ動作すること
ができる。
のインタフェイス装置としてそのインタフェイス装置に
固有な１つのアドレスが与えられた時のみ動作すること
ができる。
つまり特に検査用にのみ使用するのではなく実際の装置
としても使用することもできる。
としても使用することもできる。
更に設定回路４１．４２の設定値を全アドレスの両端を
アドレスとすればその全アドレスに対して読み出し書込
みのテストプログラムと組み合わせることによってバス
等の故障も検査することができる。
アドレスとすればその全アドレスに対して読み出し書込
みのテストプログラムと組み合わせることによってバス
等の故障も検査することができる。
この場合データ処理装置よりインタフェイス装置に入力
したデータを再びデータ処理装置に読み出して、その入
出力を比較するため端子３１及び３７を接続してやれば
読み出し、書込み全体のアドレスについて検査すること
ができる。
したデータを再びデータ処理装置に読み出して、その入
出力を比較するため端子３１及び３７を接続してやれば
読み出し、書込み全体のアドレスについて検査すること
ができる。
尚データとしてはデジタルのデータの入出力を制御する
場合のみならずアナログのデータの入出力も制御するこ
とができるようにすることができ例えば流量信号を入力
し、バルブ制御信号を出力する等を行なうこともできる
。
場合のみならずアナログのデータの入出力も制御するこ
とができるようにすることができ例えば流量信号を入力
し、バルブ制御信号を出力する等を行なうこともできる
。
その場合、メモリ２７．３Ｂ、変換回路２９等はアナロ
グ信号とデジタル信号を変換する回路とされる。
グ信号とデジタル信号を変換する回路とされる。
更に主メモリに対するインタフェイス装置としても利用
できる。
できる。
１つのインタフェイス装置内において更に内部のもの、
例えばレジスタを選択するようにすることもでき、その
場合は例えばアドレス設定回路の設定値の小数点より上
位においてそのインタフェイス装置の選択を行なわせ、
小数点以下のアドレスによってそのインタフェイス装置
内の各部の選択を行なうようにすることができる。
例えばレジスタを選択するようにすることもでき、その
場合は例えばアドレス設定回路の設定値の小数点より上
位においてそのインタフェイス装置の選択を行なわせ、
小数点以下のアドレスによってそのインタフェイス装置
内の各部の選択を行なうようにすることができる。
更に比較的短かい距離内においてこれ等のデータ処理装
置及び入出力装置に対する入出力装置のインタフェイス
装置を接続する場合のみならず、比較的離れた距離にあ
る各局をバス接続し、その各局に対する入出力インタフ
ェイス装置にもこの考案を適用することができる。
置及び入出力装置に対する入出力装置のインタフェイス
装置を接続する場合のみならず、比較的離れた距離にあ
る各局をバス接続し、その各局に対する入出力インタフ
ェイス装置にもこの考案を適用することができる。
第１図はデータ処理システムを示すブロック図、第２図
は従来のインタフェイス装置を示すブロック図、第３図
はこの考案によるインタフェイス装置の一例を示すブロ
ック図である。 １１．１２，１３：インタフェイス装置、１４：バス、
１５：データ処理装置、１７：アドレスラッチ回路、２
７：ファーストインファーストアウトメモリ、４１．４
２ニアドレス設定回路、４３．４４：比較器。
は従来のインタフェイス装置を示すブロック図、第３図
はこの考案によるインタフェイス装置の一例を示すブロ
ック図である。 １１．１２，１３：インタフェイス装置、１４：バス、
１５：データ処理装置、１７：アドレスラッチ回路、２
７：ファーストインファーストアウトメモリ、４１．４
２ニアドレス設定回路、４３．４４：比較器。
Claims (1)
- データ処理装置にバスを通じて接続され、前記データ処
理装置よりのアドレスがアドレス設定回路に設定された
アドレスと一致すると選択信号を発生するインタフェイ
ス装置において、アドレスを変更設定できる２個のアド
レス設定回路と、前記２個の設定したアドレスの間の何
れのアドレスに対しても選択信号を発生する手段を備え
た入出力インタフェイス装置のアドレス選択装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17075679U JPS6016996Y2 (ja) | 1979-12-10 | 1979-12-10 | 入出力インタフエイス装置のアドレス選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17075679U JPS6016996Y2 (ja) | 1979-12-10 | 1979-12-10 | 入出力インタフエイス装置のアドレス選択装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5688333U JPS5688333U (ja) | 1981-07-15 |
| JPS6016996Y2 true JPS6016996Y2 (ja) | 1985-05-25 |
Family
ID=29681588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17075679U Expired JPS6016996Y2 (ja) | 1979-12-10 | 1979-12-10 | 入出力インタフエイス装置のアドレス選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016996Y2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345170A (en) | 1992-06-11 | 1994-09-06 | Cascade Microtech, Inc. | Wafer probe station having integrated guarding, Kelvin connection and shielding systems |
| US6380751B2 (en) | 1992-06-11 | 2002-04-30 | Cascade Microtech, Inc. | Wafer probe station having environment control enclosure |
| US5561377A (en) | 1995-04-14 | 1996-10-01 | Cascade Microtech, Inc. | System for evaluating probing networks |
| US6232789B1 (en) | 1997-05-28 | 2001-05-15 | Cascade Microtech, Inc. | Probe holder for low current measurements |
| US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
| US6002263A (en) | 1997-06-06 | 1999-12-14 | Cascade Microtech, Inc. | Probe station having inner and outer shielding |
| US6578264B1 (en) | 1999-06-04 | 2003-06-17 | Cascade Microtech, Inc. | Method for constructing a membrane probe using a depression |
| US6445202B1 (en) | 1999-06-30 | 2002-09-03 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
| US6838890B2 (en) | 2000-02-25 | 2005-01-04 | Cascade Microtech, Inc. | Membrane probing system |
| US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
| US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
| DE10143173A1 (de) | 2000-12-04 | 2002-06-06 | Cascade Microtech Inc | Wafersonde |
| US6970634B2 (en) | 2001-05-04 | 2005-11-29 | Cascade Microtech, Inc. | Fiber optic wafer probe |
| US7355420B2 (en) | 2001-08-21 | 2008-04-08 | Cascade Microtech, Inc. | Membrane probing system |
| EP1509776A4 (en) | 2002-05-23 | 2010-08-18 | Cascade Microtech Inc | PROBE TO TEST ANY TESTING EQUIPMENT |
| US6847219B1 (en) | 2002-11-08 | 2005-01-25 | Cascade Microtech, Inc. | Probe station with low noise characteristics |
| US6724205B1 (en) | 2002-11-13 | 2004-04-20 | Cascade Microtech, Inc. | Probe for combined signals |
| US6861856B2 (en) | 2002-12-13 | 2005-03-01 | Cascade Microtech, Inc. | Guarded tub enclosure |
| US7221172B2 (en) | 2003-05-06 | 2007-05-22 | Cascade Microtech, Inc. | Switched suspended conductor and connection |
| US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
| US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
| WO2005065258A2 (en) | 2003-12-24 | 2005-07-21 | Cascade Microtech, Inc. | Active wafer probe |
| DE202005021434U1 (de) | 2004-06-07 | 2008-03-20 | Cascade Microtech, Inc., Beaverton | Thermooptische Einspannvorrichtung |
| US7330041B2 (en) | 2004-06-14 | 2008-02-12 | Cascade Microtech, Inc. | Localizing a temperature of a device for testing |
| KR101157449B1 (ko) | 2004-07-07 | 2012-06-22 | 캐스케이드 마이크로테크 인코포레이티드 | 멤브레인 서스펜디드 프로브를 구비한 프로브 헤드 |
| KR20070058522A (ko) | 2004-09-13 | 2007-06-08 | 캐스케이드 마이크로테크 인코포레이티드 | 양측 프루빙 구조 |
| US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
| US7449899B2 (en) | 2005-06-08 | 2008-11-11 | Cascade Microtech, Inc. | Probe for high frequency signals |
| EP1932003A2 (en) | 2005-06-13 | 2008-06-18 | Cascade Microtech, Inc. | Wideband active-passive differential signal probe |
| US7609077B2 (en) | 2006-06-09 | 2009-10-27 | Cascade Microtech, Inc. | Differential signal probe with integral balun |
| US7443186B2 (en) | 2006-06-12 | 2008-10-28 | Cascade Microtech, Inc. | On-wafer test structures for differential signals |
| US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
| US8410806B2 (en) | 2008-11-21 | 2013-04-02 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
-
1979
- 1979-12-10 JP JP17075679U patent/JPS6016996Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5688333U (ja) | 1981-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016996Y2 (ja) | 入出力インタフエイス装置のアドレス選択装置 | |
| JPH04315898A (ja) | 半導体集積回路 | |
| US20020157047A1 (en) | Logical verification apparatus and method for memory control circuit | |
| JPH11143790A (ja) | 制御信号入出力装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| JP2583326Y2 (ja) | データ・バスの診断装置 | |
| JPS6027054B2 (ja) | 入出力制御方式 | |
| JPS58195971A (ja) | 比較回路の誤り検出方式 | |
| JPH01209502A (ja) | プログラマブルコントローラの増設バスチェック装置 | |
| JPS6331058B2 (ja) | ||
| JPH01187660A (ja) | 周辺装置のインタフェース診断方式 | |
| JPH01177146A (ja) | メモリ・チェック回路 | |
| JPS5938618B2 (ja) | 接点入力回路の異常点検装置 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPS58118096A (ja) | メモリチエツク回路 | |
| JPH0546487A (ja) | フアイル盤誤実装検出装置 | |
| JPH05233846A (ja) | マイクロプロセッサ | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPH08263394A (ja) | バス試験システム | |
| JPH05241968A (ja) | レジスタ装置 | |
| JPS62134900A (ja) | テスト回路 | |
| JPH02296165A (ja) | Ｉｃデバイステスト装置 | |
| JPH06243054A (ja) | アービタ装置 |