JPH08329038A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH08329038A JPH08329038A JP7130387A JP13038795A JPH08329038A JP H08329038 A JPH08329038 A JP H08329038A JP 7130387 A JP7130387 A JP 7130387A JP 13038795 A JP13038795 A JP 13038795A JP H08329038 A JPH08329038 A JP H08329038A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- data
- field
- output
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/12—Protocol engines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 同一世代のパケット間での累積演算を、ハー
ドウェア費用を抑えつつ高速に行なうことができるデー
タ処理装置を提供する。 【構成】 データ処理装置内部の環状経路を循環するパ
ケットに累積値フィールドＡＣＣを設け、演算部１０６
で、命令コードに応じて算術演算回路２４と、加算器２
８と、シフタ３０とを用いて入力データとＡＣＣの値と
を加算し、出力パケットのデータフィールドまたはＡＣ
Ｃフィールドを更新する。セレクタ３２および３４での
選択方法を変えることにより、データフィールドの内容
とＡＣＣフィールドの内容とを様々に変化させることが
できる。外部との入出力にはＡＣＣフィールドのないパ
ケットが用いられ、そのためにパケット形式を変換す
る。
ドウェア費用を抑えつつ高速に行なうことができるデー
タ処理装置を提供する。 【構成】 データ処理装置内部の環状経路を循環するパ
ケットに累積値フィールドＡＣＣを設け、演算部１０６
で、命令コードに応じて算術演算回路２４と、加算器２
８と、シフタ３０とを用いて入力データとＡＣＣの値と
を加算し、出力パケットのデータフィールドまたはＡＣ
Ｃフィールドを更新する。セレクタ３２および３４での
選択方法を変えることにより、データフィールドの内容
とＡＣＣフィールドの内容とを様々に変化させることが
できる。外部との入出力にはＡＣＣフィールドのないパ
ケットが用いられ、そのためにパケット形式を変換す
る。
Description
【０００１】
【産業上の利用分野】この発明はデータ処理装置に関
し、特に、累算処理のように、３以上のデータパケット
にわたって演算を行なうことができるデータ処理装置に
関する。
し、特に、累算処理のように、３以上のデータパケット
にわたって演算を行なうことができるデータ処理装置に
関する。
【０００２】
【従来の技術】パケット形式でデータの受渡しを行なう
データ処理装置において、３以上のデータパケットのデ
ータに対する処理を実行する場合がある。たとえば、同
一世代内で、入力データのデータを累積するような場合
である。
データ処理装置において、３以上のデータパケットのデ
ータに対する処理を実行する場合がある。たとえば、同
一世代内で、入力データのデータを累積するような場合
である。
【０００３】従来のデータ処理装置では、そうした累算
を行なう場合、装置内の特定の箇所に、保持したい累積
値の数だけのデータラッチなどを準備することにより累
算値を保持する機能を実現していた。そうした従来技術
が特開平５−２３３８５３号公報に開示されている。
を行なう場合、装置内の特定の箇所に、保持したい累積
値の数だけのデータラッチなどを準備することにより累
算値を保持する機能を実現していた。そうした従来技術
が特開平５−２３３８５３号公報に開示されている。
【０００４】図１５は、特開平５−２３３８５３号公報
に開示されたデータ処理装置のうちの、乗算部１２０の
概略構成を示す。図１５を参照して、乗算部１２０は、
デコーダ１４０と、データラッチ回路１３２、１３４、
１３６および１３８と、データセレクタ１４４と、加算
処理を行なうための加算器１４２と、データセレクタ１
４８と、乗算処理を行なうための乗算器１４６と、同期
制御部部１３０と、前世代の入力に対する履歴値を保持
するための、データラッチ回路１５０およびゲート回路
Ｇ６からなるアキュームレータ部とを含む。
に開示されたデータ処理装置のうちの、乗算部１２０の
概略構成を示す。図１５を参照して、乗算部１２０は、
デコーダ１４０と、データラッチ回路１３２、１３４、
１３６および１３８と、データセレクタ１４４と、加算
処理を行なうための加算器１４２と、データセレクタ１
４８と、乗算処理を行なうための乗算器１４６と、同期
制御部部１３０と、前世代の入力に対する履歴値を保持
するための、データラッチ回路１５０およびゲート回路
Ｇ６からなるアキュームレータ部とを含む。
【０００５】乗算部１２０の動作は、転送制御回路１２
４により制御される。転送制御回路１２４は、転送制御
素子Ｃ１〜Ｃ４を含む。転送制御素子は、前後の転送制
御素子との間で交信される受信要求信号および送信許可
信号に従って順次データラッチを制御してデータを転送
していく機能を有している。
４により制御される。転送制御回路１２４は、転送制御
素子Ｃ１〜Ｃ４を含む。転送制御素子は、前後の転送制
御素子との間で交信される受信要求信号および送信許可
信号に従って順次データラッチを制御してデータを転送
していく機能を有している。
【０００６】図１５に示される従来のデータ処理装置の
乗算部１２０は、累積加算動作を行なう場合には次のよ
うに動作する。乗算部１２０には、ｎビットの乗算係数
と、ｎビットのデータとが入力データとして与えられ
る。デコーダ１４０には、ｍビットの命令コードが与え
られる。デコーダ１４０は、命令コードをデコードし、
所定の累積加算処理命令のときのみ１となる信号ＬＯＯ
Ｐを生成し、データラッチ回路１３２に与える。
乗算部１２０は、累積加算動作を行なう場合には次のよ
うに動作する。乗算部１２０には、ｎビットの乗算係数
と、ｎビットのデータとが入力データとして与えられ
る。デコーダ１４０には、ｍビットの命令コードが与え
られる。デコーダ１４０は、命令コードをデコードし、
所定の累積加算処理命令のときのみ１となる信号ＬＯＯ
Ｐを生成し、データラッチ回路１３２に与える。
【０００７】データラッチ回路１３２は、入力されるデ
ータと係数の２つのｎビットデータと、信号ＬＯＯＰと
を、転送制御素子Ｃ１の受信要求出力の立上がりタイミ
ングでラッチする。これにより、データラッチ回路１３
４への入力が、データラッチ回路１３２にラッチされた
データとなる。加算器１４２には、データラッチ回路１
３２にラッチされたデータ（左データ）と、データラッ
チ回路１５０に保持されている１世代前の演算結果とが
入力されている。加算器１４２は、この２つの値を加算
してデータラッチ回路１３０に与える。
ータと係数の２つのｎビットデータと、信号ＬＯＯＰと
を、転送制御素子Ｃ１の受信要求出力の立上がりタイミ
ングでラッチする。これにより、データラッチ回路１３
４への入力が、データラッチ回路１３２にラッチされた
データとなる。加算器１４２には、データラッチ回路１
３２にラッチされたデータ（左データ）と、データラッ
チ回路１５０に保持されている１世代前の演算結果とが
入力されている。加算器１４２は、この２つの値を加算
してデータラッチ回路１３０に与える。
【０００８】データラッチ回路１３４は、入力を、転送
制御素子Ｃ２からの受信要求出力の立上がりによって規
定されるタイミングでラッチする。これによりデータラ
ッチ回路１３６に与えられるデータおよびデータセレク
タ１４４に与えられるデータが、新たにデータラッチ回
路１３４にラッチされた値となる。
制御素子Ｃ２からの受信要求出力の立上がりによって規
定されるタイミングでラッチする。これによりデータラ
ッチ回路１３６に与えられるデータおよびデータセレク
タ１４４に与えられるデータが、新たにデータラッチ回
路１３４にラッチされた値となる。
【０００９】データセレクタ１４４は、信号ＬＯＯＰが
１のときにはデータラッチ回路１３４から端子ｂに入力
される加算器１４２の加算結果を、０の場合には端子ａ
にデータラッチ回路１３２、１３４を介して与えられる
入力データをそれぞれ選択し、データラッチ回路１３６
に与える。
１のときにはデータラッチ回路１３４から端子ｂに入力
される加算器１４２の加算結果を、０の場合には端子ａ
にデータラッチ回路１３２、１３４を介して与えられる
入力データをそれぞれ選択し、データラッチ回路１３６
に与える。
【００１０】データラッチ回路１３６は、転送制御素子
Ｃ３の受信要求出力のパルスの立上がりによって規定さ
れるタイミングで入力データをラッチする。したがって
データラッチ回路１３８への入力および乗算器１４６へ
の入力がともに新たにこのデータラッチ回路１３６によ
ってラッチされた値となる。
Ｃ３の受信要求出力のパルスの立上がりによって規定さ
れるタイミングで入力データをラッチする。したがって
データラッチ回路１３８への入力および乗算器１４６へ
の入力がともに新たにこのデータラッチ回路１３６によ
ってラッチされた値となる。
【００１１】乗算器１４６の入力の一方にｎビットの係
数（右データ）が入力される。他方には、信号ＬＯＯＰ
が１である場合には加算器１４２の加算結果が、０であ
る場合にはデータ（左データ）がそれぞれ入力される。
乗算器１４６はしたがって、信号ＬＯＯＰが１のときに
は係数と加算器１４２の加算結果とを乗算し、データラ
ッチ回路１３８に与える。乗算器１４６は信号ＬＯＯＰ
が０のときには右データと左データとを乗算し、結果を
データラッチ回路１３８に与える。
数（右データ）が入力される。他方には、信号ＬＯＯＰ
が１である場合には加算器１４２の加算結果が、０であ
る場合にはデータ（左データ）がそれぞれ入力される。
乗算器１４６はしたがって、信号ＬＯＯＰが１のときに
は係数と加算器１４２の加算結果とを乗算し、データラ
ッチ回路１３８に与える。乗算器１４６は信号ＬＯＯＰ
が０のときには右データと左データとを乗算し、結果を
データラッチ回路１３８に与える。
【００１２】データラッチ回路１３８は、転送制御素子
Ｃ４の受信要求出力によって規定されるタイミングでデ
ータをラッチし、ラッチしたデータをデータセレクタ１
４８に出力する。
Ｃ４の受信要求出力によって規定されるタイミングでデ
ータをラッチし、ラッチしたデータをデータセレクタ１
４８に出力する。
【００１３】データセレクタ１４８に入力されるデータ
は以下のようになる。信号ＬＯＯＰが０の場合、データ
セレクタ１４８の一方の入力ｃには、データ（左デー
タ）ｎビットがそのまま入力される。他方の入力ｄに
は、乗算器１４６の乗算結果、すなわち右データと左デ
ータとの乗算結果が入力される。データセレクタ１４８
は信号ＬＯＯＰが０である場合には入力ｄの値を選択し
て２ｎビットデータとして出力する。この出力は、後続
するシフタ（図示せず）により必要なシフト処理がされ
てｎビットとされた上、タグが書替えられて環状のパイ
プラインに出力される。
は以下のようになる。信号ＬＯＯＰが０の場合、データ
セレクタ１４８の一方の入力ｃには、データ（左デー
タ）ｎビットがそのまま入力される。他方の入力ｄに
は、乗算器１４６の乗算結果、すなわち右データと左デ
ータとの乗算結果が入力される。データセレクタ１４８
は信号ＬＯＯＰが０である場合には入力ｄの値を選択し
て２ｎビットデータとして出力する。この出力は、後続
するシフタ（図示せず）により必要なシフト処理がされ
てｎビットとされた上、タグが書替えられて環状のパイ
プラインに出力される。
【００１４】信号ＬＯＯＰが１の場合、データセレクタ
１４８の一方の入力ｃには、加算器１４２の加算結果が
入力される。すなわち、入力ｃには、入力されるｎビッ
トのデータとデータラッチ回路１５０にラッチされてい
た１世代前の乗算結果とを加算した値が入力される。こ
の値は乗算器１４６の一方の入力にも与えられる。デー
タセレクタ１４８の他方の入力端子ｄには、乗算器１４
６による乗算結果が入力される。すなわち入力ｄには、
係数と、加算器１４２の加算結果との乗算結果が入力さ
れる。しかしこの場合データセレクタ１４８は、信号Ｌ
ＯＯＰの値が１であることに応答して、入力ｃからの入
力を選択してｎビットのデータとして出力する。すなわ
ちデータセレクタ１４８からは、乗算部１２０に入力さ
れたｎビットのデータと、１世代前の帰還ループの演算
結果とを加算した値が出力される。
１４８の一方の入力ｃには、加算器１４２の加算結果が
入力される。すなわち、入力ｃには、入力されるｎビッ
トのデータとデータラッチ回路１５０にラッチされてい
た１世代前の乗算結果とを加算した値が入力される。こ
の値は乗算器１４６の一方の入力にも与えられる。デー
タセレクタ１４８の他方の入力端子ｄには、乗算器１４
６による乗算結果が入力される。すなわち入力ｄには、
係数と、加算器１４２の加算結果との乗算結果が入力さ
れる。しかしこの場合データセレクタ１４８は、信号Ｌ
ＯＯＰの値が１であることに応答して、入力ｃからの入
力を選択してｎビットのデータとして出力する。すなわ
ちデータセレクタ１４８からは、乗算部１２０に入力さ
れたｎビットのデータと、１世代前の帰還ループの演算
結果とを加算した値が出力される。
【００１５】同期制御部１３０は以下のように動作す
る。命令コードとして累積加算処理命令が入力された場
合、デコーダ１４０は信号ＬＯＯＰとして１を出力す
る。ゲートＧ５が、パルス信号をゲートＧ２にクロック
信号として与え、このパルスに応答してゲートＧ２のフ
リップフロップがセットされ、そのＱ出力が１となる。
る。命令コードとして累積加算処理命令が入力された場
合、デコーダ１４０は信号ＬＯＯＰとして１を出力す
る。ゲートＧ５が、パルス信号をゲートＧ２にクロック
信号として与え、このパルスに応答してゲートＧ２のフ
リップフロップがセットされ、そのＱ出力が１となる。
【００１６】ゲートＧ３の出力が、ゲートＧ２の出力が
１となったことに応答して０となる。その結果Ｇ４は、
転送制御素子Ｃ２から与えられる送信許可信号の値にか
かわらず、転送制御素子Ｃ１の送信許可入力に対して０
を与える。したがって転送制御素子Ｃ１への送信許可入
力は送信禁止状態となる。すなわち、デコーダ１４０に
与えられる信号が累積加算処理命令である場合には、デ
ータラッチ回路１３２のラッチは、転送制御素子Ｃ１へ
の送信許可入力が１となるまで待機させられる。
１となったことに応答して０となる。その結果Ｇ４は、
転送制御素子Ｃ２から与えられる送信許可信号の値にか
かわらず、転送制御素子Ｃ１の送信許可入力に対して０
を与える。したがって転送制御素子Ｃ１への送信許可入
力は送信禁止状態となる。すなわち、デコーダ１４０に
与えられる信号が累積加算処理命令である場合には、デ
ータラッチ回路１３２のラッチは、転送制御素子Ｃ１へ
の送信許可入力が１となるまで待機させられる。
【００１７】入力される命令が累積加算処理命令以外の
場合には、デコーダ１４０の出力は０となる。ゲートＧ
３の出力は１となり、ゲートＧ４は転送制御素子Ｃ２の
出力する送信許可信号をそのまま転送制御素子Ｃ１に与
える。したがってこの場合には、乗算部１２０に入力さ
れるデータの、データラッチ回路１３２へのラッチは待
機させられない。
場合には、デコーダ１４０の出力は０となる。ゲートＧ
３の出力は１となり、ゲートＧ４は転送制御素子Ｃ２の
出力する送信許可信号をそのまま転送制御素子Ｃ１に与
える。したがってこの場合には、乗算部１２０に入力さ
れるデータの、データラッチ回路１３２へのラッチは待
機させられない。
【００１８】ループ命令の待機命令は次のようにして解
除される。ゲートＧ６は、転送制御素子Ｃの出力する受
信要求出力と、信号ＬＯＯＰとから、データラッチ回路
１５０のクロック信号を生成する。ゲートＧ６は、信号
ＬＯＯＰが０の場合、常に１を出力する。そのためデー
タラッチ回路１５０は乗算器１４６の出力をラッチする
ことはない。信号ＬＯＯＰが１の場合、ゲートＧ６は、
転送制御素子Ｃ４の出力する受信要求信号に応答してク
ロック信号を生成し、データラッチ回路１５０に与え
る。このクロック信号の生成タイミングは、データラッ
チ回路１３８のデータラッチのタイミングと同時であ
る。データラッチ回路１５０は、ゲートＧ６の出力する
クロック信号の立上がりによって規制されるタイミング
で、乗算器１４６の出力をラッチする。ラッチされたデ
ータは再び加算器１４２の入力の一方に与えられる。
除される。ゲートＧ６は、転送制御素子Ｃの出力する受
信要求出力と、信号ＬＯＯＰとから、データラッチ回路
１５０のクロック信号を生成する。ゲートＧ６は、信号
ＬＯＯＰが０の場合、常に１を出力する。そのためデー
タラッチ回路１５０は乗算器１４６の出力をラッチする
ことはない。信号ＬＯＯＰが１の場合、ゲートＧ６は、
転送制御素子Ｃ４の出力する受信要求信号に応答してク
ロック信号を生成し、データラッチ回路１５０に与え
る。このクロック信号の生成タイミングは、データラッ
チ回路１３８のデータラッチのタイミングと同時であ
る。データラッチ回路１５０は、ゲートＧ６の出力する
クロック信号の立上がりによって規制されるタイミング
で、乗算器１４６の出力をラッチする。ラッチされたデ
ータは再び加算器１４２の入力の一方に与えられる。
【００１９】ゲートＧ６からクロック信号が出力される
と、ゲートＧ１を介してゲートＧ２がリセットされる。
ゲートＧ２のＱ出力が再び０に戻る。これに応答してゲ
ート回路Ｇ３の出力が１となり、ゲート回路Ｇ４は転送
制御素子Ｃ２の送信許可信号を転送制御素子Ｃ１にその
まま与えるようになる。その結果次の命令コードに応答
して、データラッチ回路１３２によるデータのラッチが
可能となり、次の命令の実行が開始される。
と、ゲートＧ１を介してゲートＧ２がリセットされる。
ゲートＧ２のＱ出力が再び０に戻る。これに応答してゲ
ート回路Ｇ３の出力が１となり、ゲート回路Ｇ４は転送
制御素子Ｃ２の送信許可信号を転送制御素子Ｃ１にその
まま与えるようになる。その結果次の命令コードに応答
して、データラッチ回路１３２によるデータのラッチが
可能となり、次の命令の実行が開始される。
【００２０】特開平５−２３３８５３号公報に開示され
たデータ処理装置では、複数の世代間で共通の累積値を
参照することになる。
たデータ処理装置では、複数の世代間で共通の累積値を
参照することになる。
【００２１】なお、本願明細書において「世代」または
「世代番号」は、ストリーム状データの処理を行なうデ
ータ駆動型プロセッサなどにおいて、処理すべきデータ
の組を識別するための概念を言う。この場合ストリーム
状データの処理とは、次々にデータを受取って同時に複
数組のデータを並列処理する場合を言う。具体的には、
入力データのある組に対しては等しい世代番号を与え、
それによってデータの組相互を識別している。たとえ
ば、入力データの入力順に世代番号を０、１、２…など
と与える場合がある。
「世代番号」は、ストリーム状データの処理を行なうデ
ータ駆動型プロセッサなどにおいて、処理すべきデータ
の組を識別するための概念を言う。この場合ストリーム
状データの処理とは、次々にデータを受取って同時に複
数組のデータを並列処理する場合を言う。具体的には、
入力データのある組に対しては等しい世代番号を与え、
それによってデータの組相互を識別している。たとえ
ば、入力データの入力順に世代番号を０、１、２…など
と与える場合がある。
【００２２】「世代内処理」とは、同時に入力された値
の組に対して、プログラムの進行に伴って他のデータの
組とは独立に処理を行なうことを言う。
の組に対して、プログラムの進行に伴って他のデータの
組とは独立に処理を行なうことを言う。
【００２３】「ノード」とは、プログラム中の処理を指
定するための概念を言う。データフローグラフ中では、
こうした処理は接点（ノード）として表現されることか
ら、このように呼ばれる。それぞれの接点には固有の識
別子が与えられる。
定するための概念を言う。データフローグラフ中では、
こうした処理は接点（ノード）として表現されることか
ら、このように呼ばれる。それぞれの接点には固有の識
別子が与えられる。
【００２４】
【発明が解決しようとする課題】特開平５−２３３８５
３号公報に開示された装置を用いて累算回路を実現した
場合には、複数の世代間で共通の累積値を参照すること
になる。このような従来の演算装置を用いたデータ処理
装置で同一世代内の累算を行なおうとする場合には、た
とえば、ある世代におけるデータラッチの参照または更
新が終了したことをトリガとして次の世代の参照または
更新を許可するようなプログラム上の工夫か必要であっ
たり、ハードウェアによるデータラッチのアクセス制御
を行なうことが必要であったりした。こうした処理は、
実行されるべき演算に対するオーバーヘッドとなり、従
来の装置を用いた場合には高速の累積処理演算を行なう
ことができなかった。
３号公報に開示された装置を用いて累算回路を実現した
場合には、複数の世代間で共通の累積値を参照すること
になる。このような従来の演算装置を用いたデータ処理
装置で同一世代内の累算を行なおうとする場合には、た
とえば、ある世代におけるデータラッチの参照または更
新が終了したことをトリガとして次の世代の参照または
更新を許可するようなプログラム上の工夫か必要であっ
たり、ハードウェアによるデータラッチのアクセス制御
を行なうことが必要であったりした。こうした処理は、
実行されるべき演算に対するオーバーヘッドとなり、従
来の装置を用いた場合には高速の累積処理演算を行なう
ことができなかった。
【００２５】また、個々の世代での累算処理を独立に行
なうために、多数のデータラッチを搭載することも考え
られる。しかしその場合には、同時に処理が行なわれる
世代の数だけデータラッチが必要となり、これら複数個
のデータラッチを制御するための制御機構も必要とな
る。そのため高速処理を実現しようとすれば、回路規模
を大幅に増大する必要があった。さらに、累積演算の場
合には、複数個の数値を１つのデータラッチに加算する
処理が行なわれるために、通常の演算結果と比較してオ
ーバーフローが生じやすいという問題点があった。
なうために、多数のデータラッチを搭載することも考え
られる。しかしその場合には、同時に処理が行なわれる
世代の数だけデータラッチが必要となり、これら複数個
のデータラッチを制御するための制御機構も必要とな
る。そのため高速処理を実現しようとすれば、回路規模
を大幅に増大する必要があった。さらに、累積演算の場
合には、複数個の数値を１つのデータラッチに加算する
処理が行なわれるために、通常の演算結果と比較してオ
ーバーフローが生じやすいという問題点があった。
【００２６】また、演算装置を様々なアプリケーション
に適用する場合、アプリケーションごとに必要となるデ
ータラッチの数が異なってくるため、データラッチの数
を予め決めることができないという問題点がある。すな
わちアプリケーションごとに異なる演算装置を用意する
必要があり、カスタム対応となるために装置のコストが
上昇するという問題点がある。
に適用する場合、アプリケーションごとに必要となるデ
ータラッチの数が異なってくるため、データラッチの数
を予め決めることができないという問題点がある。すな
わちアプリケーションごとに異なる演算装置を用意する
必要があり、カスタム対応となるために装置のコストが
上昇するという問題点がある。
【００２７】それゆえに請求項１に記載の発明の目的
は、ハードウェア費用の増大を抑えつつ、高速で、同一
世代内の３個以上のパケット間での演算を、世代ごとに
独立して行なうことができるデータ処理装置を提供する
ことである。
は、ハードウェア費用の増大を抑えつつ、高速で、同一
世代内の３個以上のパケット間での演算を、世代ごとに
独立して行なうことができるデータ処理装置を提供する
ことである。
【００２８】請求項２に記載の発明の目的は、ハードウ
ェア費用の増大を抑えつつ、高速で、同一世代内での３
個以上のパケットの間での累積演算を各世代で独立に行
なうことができるデータ処理装置を提供することであ
る。
ェア費用の増大を抑えつつ、高速で、同一世代内での３
個以上のパケットの間での累積演算を各世代で独立に行
なうことができるデータ処理装置を提供することであ
る。
【００２９】請求項３に記載の発明の目的は、ハードウ
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケット間での累積演算を高い精度で、各世代
で独立に行なうことができるデータ処理装置を提供する
ことである。
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケット間での累積演算を高い精度で、各世代
で独立に行なうことができるデータ処理装置を提供する
ことである。
【００３０】請求項４に記載の発明の目的は、ハードウ
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケットの間での累積演算を高い精度で、各世
代で独立に行なうことができ、かつ適当な形式に変換し
て外部に出力できるデータ処理装置を提供することであ
る。
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケットの間での累積演算を高い精度で、各世
代で独立に行なうことができ、かつ適当な形式に変換し
て外部に出力できるデータ処理装置を提供することであ
る。
【００３１】請求項５に記載の発明の目的は、ハードウ
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケット間での累積演算等の演算を高い精度で
各世代で独立に行なうことができ、かつその制御も容易
なデータ処理装置を提供することである。
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケット間での累積演算等の演算を高い精度で
各世代で独立に行なうことができ、かつその制御も容易
なデータ処理装置を提供することである。
【００３２】請求項６に記載の発明の目的は、ハードウ
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケットの間での累積演算を高い精度で、かつ
各世代で独立に行なうことができ、かつその制御も簡単
なデータ処理装置を提供することである。
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケットの間での累積演算を高い精度で、かつ
各世代で独立に行なうことができ、かつその制御も簡単
なデータ処理装置を提供することである。
【００３３】請求項７に記載の発明の目的は、ハードウ
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケットの間の累積演算等の演算を高い精度で
各世代で独立に、かつ簡単な制御で行なうことができ、
外部との間で適切なデータの入出力を行なうことが可能
なデータ処理装置を提供することである。
ェア費用の増大を抑えつつ、高速に、同一世代内での３
個以上のパケットの間の累積演算等の演算を高い精度で
各世代で独立に、かつ簡単な制御で行なうことができ、
外部との間で適切なデータの入出力を行なうことが可能
なデータ処理装置を提供することである。
【００３４】
【課題を解決するための手段】請求項１に記載のデータ
処理装置は、行先フィールドと、データフィールドと、
命令フィールドとを少なくとも含む通常パケット形式で
外部とのデータの受渡しを行なうデータ処理装置であっ
て、外部からパケットを受け、パケットの形式を、所定
のフィールドを追加した形式の拡張パケット形式に変換
して、データ処理装置内部において循環させるための内
部経路手段と、内部経路手段内に配置され、命令の実行
に必要なパケットの待合せを行なって、命令の実行に必
要なデータをすべて含むパケットを内部経路手段上に出
力する待合せ制御手段と、内部経路手段内に配置され、
待合せ制御手段の出力するパケットのデータフィールド
内のデータと所定のフィールド内のデータとに基づき、
命令フィールドの内容により指定される処理を行なっ
て、データフィールドまたは所定のフィールドの内容が
更新された、結果のパケットを内部経路手段上に出力す
るための演算手段と、内部経路手段内に配置され、予め
データフロープログラムを格納しており、演算手段の出
力するパケットを用いて、次に実行すべき命令に関する
情報を含んだパケットを内部経路手段上に出力するプロ
グラム記憶手段と、内部経路手段内に配置され、プログ
ラム記憶手段の出力するパケットを、その行先フィール
ドの内容に従って内部経路手段と外部とに分岐させると
ともに、外部に出力されるパケットを、拡張パケット形
式から通常パケット形式に変換するための分岐手段とを
含む。
処理装置は、行先フィールドと、データフィールドと、
命令フィールドとを少なくとも含む通常パケット形式で
外部とのデータの受渡しを行なうデータ処理装置であっ
て、外部からパケットを受け、パケットの形式を、所定
のフィールドを追加した形式の拡張パケット形式に変換
して、データ処理装置内部において循環させるための内
部経路手段と、内部経路手段内に配置され、命令の実行
に必要なパケットの待合せを行なって、命令の実行に必
要なデータをすべて含むパケットを内部経路手段上に出
力する待合せ制御手段と、内部経路手段内に配置され、
待合せ制御手段の出力するパケットのデータフィールド
内のデータと所定のフィールド内のデータとに基づき、
命令フィールドの内容により指定される処理を行なっ
て、データフィールドまたは所定のフィールドの内容が
更新された、結果のパケットを内部経路手段上に出力す
るための演算手段と、内部経路手段内に配置され、予め
データフロープログラムを格納しており、演算手段の出
力するパケットを用いて、次に実行すべき命令に関する
情報を含んだパケットを内部経路手段上に出力するプロ
グラム記憶手段と、内部経路手段内に配置され、プログ
ラム記憶手段の出力するパケットを、その行先フィール
ドの内容に従って内部経路手段と外部とに分岐させると
ともに、外部に出力されるパケットを、拡張パケット形
式から通常パケット形式に変換するための分岐手段とを
含む。
【００３５】請求項２に記載のデータ処理装置は、請求
項１の構成に加え、演算手段は、与えられる拡張パケッ
トのデータフィールドの内容に対して、命令フィールド
の内容により指定される処理を行なう算術演算回路と、
与えられる拡張パケットの所定のフィールドの内容に算
術演算回路の出力を加算する加算回路と、加算回路の出
力と、与えられるパケットの命令フィールドおよび所定
のフィールドの内容とから、拡張パケットを組立て出力
するためのパケット組立手段とを含む。
項１の構成に加え、演算手段は、与えられる拡張パケッ
トのデータフィールドの内容に対して、命令フィールド
の内容により指定される処理を行なう算術演算回路と、
与えられる拡張パケットの所定のフィールドの内容に算
術演算回路の出力を加算する加算回路と、加算回路の出
力と、与えられるパケットの命令フィールドおよび所定
のフィールドの内容とから、拡張パケットを組立て出力
するためのパケット組立手段とを含む。
【００３６】請求項３に記載のデータ処理装置は、請求
項１または２に記載の構成に加えて、所定のフィールド
のビット精度が、通常パケット形式のデータフィールド
のビット精度よりも高く選ばれている。
項１または２に記載の構成に加えて、所定のフィールド
のビット精度が、通常パケット形式のデータフィールド
のビット精度よりも高く選ばれている。
【００３７】請求項４に記載のデータ処理装置は、請求
項２または３に記載の構成に加え、パケット組立手段
は、加算回路からの出力を受け、与えられるパケットの
命令フィールドの内容に応答して、加算回路の出力を所
定ビットシフトするシフト手段と、シフト手段の出力
と、与えられるパケットの所定のフィールドの内容とを
受け、与えられるパケットの命令フィールドの内容に応
答して、シフト手段の出力または与えられるパケットの
所定のフィールドの内容を選択的に出力するための第１
の選択手段と、シフト手段の出力と加算回路の出力とを
受け、与えられるパケットの命令フィールドの内容に応
答して、シフト手段の出力または加算回路の出力を選択
的に出力するための第２の選択手段とを含む。
項２または３に記載の構成に加え、パケット組立手段
は、加算回路からの出力を受け、与えられるパケットの
命令フィールドの内容に応答して、加算回路の出力を所
定ビットシフトするシフト手段と、シフト手段の出力
と、与えられるパケットの所定のフィールドの内容とを
受け、与えられるパケットの命令フィールドの内容に応
答して、シフト手段の出力または与えられるパケットの
所定のフィールドの内容を選択的に出力するための第１
の選択手段と、シフト手段の出力と加算回路の出力とを
受け、与えられるパケットの命令フィールドの内容に応
答して、シフト手段の出力または加算回路の出力を選択
的に出力するための第２の選択手段とを含む。
【００３８】請求項５に記載のデータ処理装置は、請求
項１から４のいずれかの構成に加えて、内部経路手段
は、外部から受けたパケットを拡張パケット形式に変換
する際に、所定のフィールドに、所定の方法により定め
られる初期値を設定する機能を有する。
項１から４のいずれかの構成に加えて、内部経路手段
は、外部から受けたパケットを拡張パケット形式に変換
する際に、所定のフィールドに、所定の方法により定め
られる初期値を設定する機能を有する。
【００３９】請求項６に記載のデータ処理装置は、請求
項５に記載のデータ処理装置の構成に加え、内部経路手
段は、外部から受けたパケットを拡張パケット形式に変
換する際に、所定のフィールドに、固定された初期値を
設定する機能を有する。
項５に記載のデータ処理装置の構成に加え、内部経路手
段は、外部から受けたパケットを拡張パケット形式に変
換する際に、所定のフィールドに、固定された初期値を
設定する機能を有する。
【００４０】請求項７に記載のデータ処理装置は、請求
項５に記載のデータ処理装置の構成に加え、内部経路手
段は、外部から受けたパケットを拡張パケット形式に変
換する際に、所定のフィールドに、受けたパケットの内
容により定まる初期値を設定する機能を有する。
項５に記載のデータ処理装置の構成に加え、内部経路手
段は、外部から受けたパケットを拡張パケット形式に変
換する際に、所定のフィールドに、受けたパケットの内
容により定まる初期値を設定する機能を有する。
【００４１】
【作用】請求項１に記載のデータ処理装置では、内部経
路手段が外部からパケットを受け、パケットの形式を、
所定のフィールドを追加した形式の拡張パケット形式に
変換して、データ処理装置内部において循環させる。待
合せ制御手段は、命令の実行に必要なパケットの待合せ
を行なって、命令の実行に必要なデータをすべて含むパ
ケットを内部経路手段上に出力する。演算手段は、待合
せ制御手段の出力するパケットのデータフィールド内の
データと所定のフィールド内のデータとに基づき、命令
フィールドの内容により指定される処理を行なって、デ
ータフィールドおよび所定のフィールドの内容が更新さ
れた、結果のパケットを内部経路手段上に出力する。プ
ログラム記憶手段は、演算手段の出力するパケットを用
いて、次に実行すべき命令に関する情報を含んだパケッ
トを内部経路手段上に出力する。分岐手段は、プログラ
ム記憶手段の出力するパケットを、その行先フィールド
の内容に従って内部経路手段と外部とに分岐させる。分
岐手段はまた、外部に出力されるパケットを、拡張パケ
ットの形式から通常パケット形式に変換する。
路手段が外部からパケットを受け、パケットの形式を、
所定のフィールドを追加した形式の拡張パケット形式に
変換して、データ処理装置内部において循環させる。待
合せ制御手段は、命令の実行に必要なパケットの待合せ
を行なって、命令の実行に必要なデータをすべて含むパ
ケットを内部経路手段上に出力する。演算手段は、待合
せ制御手段の出力するパケットのデータフィールド内の
データと所定のフィールド内のデータとに基づき、命令
フィールドの内容により指定される処理を行なって、デ
ータフィールドおよび所定のフィールドの内容が更新さ
れた、結果のパケットを内部経路手段上に出力する。プ
ログラム記憶手段は、演算手段の出力するパケットを用
いて、次に実行すべき命令に関する情報を含んだパケッ
トを内部経路手段上に出力する。分岐手段は、プログラ
ム記憶手段の出力するパケットを、その行先フィールド
の内容に従って内部経路手段と外部とに分岐させる。分
岐手段はまた、外部に出力されるパケットを、拡張パケ
ットの形式から通常パケット形式に変換する。
【００４２】請求項２に記載のデータ処理装置において
は、請求項１の作用に加えて、算術演算回路が、拡張パ
ケットのデータフィールドの内容に対して、命令フィー
ルドの内容により指定される処理を行ない、加算回路
が、拡張パケットの所定のフィールドの内容に算術演算
回路の出力を加算する。パケット組立手段が、加算回路
の出力と、与えられるパケットの命令フィールドおよび
所定のフィールドの内容とから、拡張パケットを組立て
出力する。
は、請求項１の作用に加えて、算術演算回路が、拡張パ
ケットのデータフィールドの内容に対して、命令フィー
ルドの内容により指定される処理を行ない、加算回路
が、拡張パケットの所定のフィールドの内容に算術演算
回路の出力を加算する。パケット組立手段が、加算回路
の出力と、与えられるパケットの命令フィールドおよび
所定のフィールドの内容とから、拡張パケットを組立て
出力する。
【００４３】請求項３に記載のデータ処理装置において
は、請求項１または２の作用に加えて、通常パケット形
式のデータフィールドのビット精度よりも高い精度のデ
ータを所定のフィールドに格納できる。
は、請求項１または２の作用に加えて、通常パケット形
式のデータフィールドのビット精度よりも高い精度のデ
ータを所定のフィールドに格納できる。
【００４４】請求項４に記載のデータ処理装置では、請
求項２または３の作用に加え、シフト手段が、命令フィ
ールドの内容に応答して、加算回路の出力を所定ビット
シフトする。第１の選択手段は、シフト手段の出力と、
パケットの所定のフィールドの内容とを受け、パケット
の命令フィールドの内容に応答して、シフト手段の出力
またはパケットの所定のフィールドの内容を選択的に出
力する。第２の選択手段は、パケットの命令フィールド
の内容に応答して、シフト手段の出力または加算回路の
出力を選択的に出力する。
求項２または３の作用に加え、シフト手段が、命令フィ
ールドの内容に応答して、加算回路の出力を所定ビット
シフトする。第１の選択手段は、シフト手段の出力と、
パケットの所定のフィールドの内容とを受け、パケット
の命令フィールドの内容に応答して、シフト手段の出力
またはパケットの所定のフィールドの内容を選択的に出
力する。第２の選択手段は、パケットの命令フィールド
の内容に応答して、シフト手段の出力または加算回路の
出力を選択的に出力する。
【００４５】請求項５に記載のデータ処理装置において
は、請求項１から４のいずれかの作用に加え、内部経路
手段が、パケットを拡張パケット形式に変換する際に、
所定のフィールドに所定の方法により定められる初期値
を設定する。
は、請求項１から４のいずれかの作用に加え、内部経路
手段が、パケットを拡張パケット形式に変換する際に、
所定のフィールドに所定の方法により定められる初期値
を設定する。
【００４６】請求項６に記載のデータ処理装置において
は、請求項５の作用に加えて内部経路手段は、パケット
を拡張パケット形式に変換する際に、所定のフィールド
に、固定された初期値を設定する。
は、請求項５の作用に加えて内部経路手段は、パケット
を拡張パケット形式に変換する際に、所定のフィールド
に、固定された初期値を設定する。
【００４７】請求項７に記載のデータ処理装置において
は、請求項５の作用に加え、内部経路手段は、パケット
を拡張パケット形式に変換する際に、所定のフィールド
に、受けたパケットの内容により定まる初期値を設定す
る。
は、請求項５の作用に加え、内部経路手段は、パケット
を拡張パケット形式に変換する際に、所定のフィールド
に、受けたパケットの内容により定まる初期値を設定す
る。
【００４８】
【実施例】図１に、パケット形式で外部とのデータの受
渡しを行なうデータ処理装置の一例であるデータ駆動型
プロセッサ１００の構成を模式的に示す。以下本発明
を、データ駆動型プロセッサに適用した場合を例にとっ
て説明する。なお以下に述べる実施例は、あくまでも一
例であって、データ駆動型プロセッサ以外のデータ処理
装置に対して本願発明を適用することが可能である。
渡しを行なうデータ処理装置の一例であるデータ駆動型
プロセッサ１００の構成を模式的に示す。以下本発明
を、データ駆動型プロセッサに適用した場合を例にとっ
て説明する。なお以下に述べる実施例は、あくまでも一
例であって、データ駆動型プロセッサ以外のデータ処理
装置に対して本願発明を適用することが可能である。
【００４９】データ駆動型プロセッサ１００は、その内
部においてデータパケットを循環させるための環状の経
路１１６と、環状の経路１１６内に設けられ、経路１１
２を介して外部から与えられるデータパケットを、環状
の経路１１６内に合流させるための合流部１０２と、２
入力演算を実行するための組となる２つのデータの待合
せを行ない、パケット１対から、演算に必要なデータか
すべて揃ったパケットを生成して出力するための待合せ
制御部１０４と、待合せ制御部１０４から与えられるパ
ケットに対して、累積演算を含む算術的・論理的演算処
理を行なって結果パケットを出力するための演算部１０
６と、演算部１０６の出力する結果を用いて次に実行す
べき命令に関する情報をパケットに加え、環状の経路１
１６上に出力するためのプログラム記憶１０８と、環状
の経路１１６内に設けられ、プログラム記憶１０８から
出力されるパケットを、その行先フィールドの内容に従
って外部への経路１１４と、環状の経路１１６とに分岐
させるための分岐部１１０とを含む。待合せ制御部１０
４はまた、１入力命令については待合せを行なわず、直
ちにパケット出力を行なう。
部においてデータパケットを循環させるための環状の経
路１１６と、環状の経路１１６内に設けられ、経路１１
２を介して外部から与えられるデータパケットを、環状
の経路１１６内に合流させるための合流部１０２と、２
入力演算を実行するための組となる２つのデータの待合
せを行ない、パケット１対から、演算に必要なデータか
すべて揃ったパケットを生成して出力するための待合せ
制御部１０４と、待合せ制御部１０４から与えられるパ
ケットに対して、累積演算を含む算術的・論理的演算処
理を行なって結果パケットを出力するための演算部１０
６と、演算部１０６の出力する結果を用いて次に実行す
べき命令に関する情報をパケットに加え、環状の経路１
１６上に出力するためのプログラム記憶１０８と、環状
の経路１１６内に設けられ、プログラム記憶１０８から
出力されるパケットを、その行先フィールドの内容に従
って外部への経路１１４と、環状の経路１１６とに分岐
させるための分岐部１１０とを含む。待合せ制御部１０
４はまた、１入力命令については待合せを行なわず、直
ちにパケット出力を行なう。
【００５０】この処理系内を何周か周回することによ
り、パケットに対する所望の処理が完了される。処理が
完了したパケットに対しては、プログラム記憶１０８に
おいて次の命令に関する情報を加える代わりに、処理系
の外部に出力することを示す命令が加えられ、分岐部１
１０はその命令が外部行命令であることを検出してパケ
ットを経路１１４上に出力する。
り、パケットに対する所望の処理が完了される。処理が
完了したパケットに対しては、プログラム記憶１０８に
おいて次の命令に関する情報を加える代わりに、処理系
の外部に出力することを示す命令が加えられ、分岐部１
１０はその命令が外部行命令であることを検出してパケ
ットを経路１１４上に出力する。
【００５１】従来のデータ処理装置では、待合せ制御部
１０４から出力されるデータパケットは図１６（Ｂ）に
示されるパケット１６２の形式であり、他の部分におけ
るパケット形式は図１６（Ａ）に示されるようなもので
あった。ここで従来のデータパケット形式について説明
しておくと、図１６（Ａ）に示されるパケット１６０
は、命令コードのフィールド５２と、世代番号フィール
ド５４と、ノード番号フィールド５６と、データフィー
ルド５８とを含む。図１６（Ｂ）を参照して、待合せ制
御部１０４から出力されるパケット１６２は、命令コー
ドフィールド５２と、世代番号フィールド５４と、ノー
ド番号フィールド５６と、左データフィールド６２と、
右データフィールド６４とを含む。
１０４から出力されるデータパケットは図１６（Ｂ）に
示されるパケット１６２の形式であり、他の部分におけ
るパケット形式は図１６（Ａ）に示されるようなもので
あった。ここで従来のデータパケット形式について説明
しておくと、図１６（Ａ）に示されるパケット１６０
は、命令コードのフィールド５２と、世代番号フィール
ド５４と、ノード番号フィールド５６と、データフィー
ルド５８とを含む。図１６（Ｂ）を参照して、待合せ制
御部１０４から出力されるパケット１６２は、命令コー
ドフィールド５２と、世代番号フィールド５４と、ノー
ド番号フィールド５６と、左データフィールド６２と、
右データフィールド６４とを含む。
【００５２】これに対して図１に示す本願発明に係る実
施例のデータ駆動型プロセッサ１００では、図３に示す
形式のパケットが用いられる。図３（Ｂ）を参照して、
待合せ制御部１０４から出力されるパケット４２は、命
令コードフィールド５２と、世代番号フィールド５４
と、ノード番号フィールド５６と、左データフィールド
６２と、右データフィールド６４とに加え、累積値（以
下「ＡＣＣ」と呼ぶ）保持フィールド６６を含む。同様
に図３（Ａ）を参照して、図１に示すデータ駆動型プロ
セッサ１００の、他の部分で使用されるパケット４０
は、命令コードフィールド５２と、世代番号フィールド
５４と、ノード番号フィールド５６と、データフィール
ド５８とに加え、ＡＣＣフィールド６０を含む。
施例のデータ駆動型プロセッサ１００では、図３に示す
形式のパケットが用いられる。図３（Ｂ）を参照して、
待合せ制御部１０４から出力されるパケット４２は、命
令コードフィールド５２と、世代番号フィールド５４
と、ノード番号フィールド５６と、左データフィールド
６２と、右データフィールド６４とに加え、累積値（以
下「ＡＣＣ」と呼ぶ）保持フィールド６６を含む。同様
に図３（Ａ）を参照して、図１に示すデータ駆動型プロ
セッサ１００の、他の部分で使用されるパケット４０
は、命令コードフィールド５２と、世代番号フィールド
５４と、ノード番号フィールド５６と、データフィール
ド５８とに加え、ＡＣＣフィールド６０を含む。
【００５３】データフィールド５８と、左データフィー
ルド６２と、右データフィールド６４とはｎビットであ
り、ＡＣＣフィールドはｍ（ｍ＞ｎ）ビットである。た
とえばｎ＝１２、ｍ＝２４である。このようにＡＣＣフ
ィールドのビット数を通常のデータフィールドのビット
数より多くしたのは、次のような理由である。たとえば
ｎ＝ｍ＝１２とした場合に、８ビット精度のデータを累
積加算する場合を考える。この場合、１６個の値を加算
した時点で、加算結果が１２ビットのデータフィールド
をオーバーフローする危険性がある。本発明ではｎより
大きな値のｍビット幅を有するＡＣＣフィールドを設け
ることにより、オーバーフローによる不正確な演算結果
の出力を抑制するようにしている。
ルド６２と、右データフィールド６４とはｎビットであ
り、ＡＣＣフィールドはｍ（ｍ＞ｎ）ビットである。た
とえばｎ＝１２、ｍ＝２４である。このようにＡＣＣフ
ィールドのビット数を通常のデータフィールドのビット
数より多くしたのは、次のような理由である。たとえば
ｎ＝ｍ＝１２とした場合に、８ビット精度のデータを累
積加算する場合を考える。この場合、１６個の値を加算
した時点で、加算結果が１２ビットのデータフィールド
をオーバーフローする危険性がある。本発明ではｎより
大きな値のｍビット幅を有するＡＣＣフィールドを設け
ることにより、オーバーフローによる不正確な演算結果
の出力を抑制するようにしている。
【００５４】図２に、演算部１０６の機能構成を模式的
に示した。図２を参照して演算部１０６は、パイプライ
ンラッチ２２、２６および３６と、算術演算回路２４
と、加算器２８と、シフタ３０と、セレクタ３２および
３４とを含む。
に示した。図２を参照して演算部１０６は、パイプライ
ンラッチ２２、２６および３６と、算術演算回路２４
と、加算器２８と、シフタ３０と、セレクタ３２および
３４とを含む。
【００５５】パイプラインラッチ２２は、パケットの右
データと、左データと、命令コードと、ＡＣＣとを一旦
ラッチするためのものである。
データと、左データと、命令コードと、ＡＣＣとを一旦
ラッチするためのものである。
【００５６】算術演算回路２０は、パイプラインラッチ
２２から与えられる右データおよび左データに対して、
パイプラインラッチ２２から与えられる命令コードに対
応した処理を行なって結果をパイプラインラッチ２６に
与えるためのものである。
２２から与えられる右データおよび左データに対して、
パイプラインラッチ２２から与えられる命令コードに対
応した処理を行なって結果をパイプラインラッチ２６に
与えるためのものである。
【００５７】パイプラインラッチ２６は、算術演算回路
２４の出力と、命令コードと、ＡＣＣとを一旦ラッチ
し、加算器２８とセレクタ３２および３４とに与えるた
めのものである。
２４の出力と、命令コードと、ＡＣＣとを一旦ラッチ
し、加算器２８とセレクタ３２および３４とに与えるた
めのものである。
【００５８】加算器２８は、パイプラインラッチ２６を
介して与えられる算術演算回路２４の出力と、パイプラ
インラッチ２６を介して与えられるＡＣＣとを加算して
シフタ３０およびセレクタ３４に与えるためのものであ
る。
介して与えられる算術演算回路２４の出力と、パイプラ
インラッチ２６を介して与えられるＡＣＣとを加算して
シフタ３０およびセレクタ３４に与えるためのものであ
る。
【００５９】シフタ３０は、加算器２８の出力を、パイ
プラインラッチ２６を介して与えられる命令コードに応
じて所定ビットシフトしてセレクタ３２および３４に与
えるためのものである。
プラインラッチ２６を介して与えられる命令コードに応
じて所定ビットシフトしてセレクタ３２および３４に与
えるためのものである。
【００６０】セレクタ３２は、シフタ３０の出力とＡＣ
Ｃとのいずれか一方を命令コードに応じて選択し、パイ
プラインラッチ３６を介して、出力されるパケットのデ
ータとして出力するためのものである。
Ｃとのいずれか一方を命令コードに応じて選択し、パイ
プラインラッチ３６を介して、出力されるパケットのデ
ータとして出力するためのものである。
【００６１】セレクタ３４は、命令コードによって制御
され、シフタ３０の出力または加算器２８の出力を、パ
イプラインラッチ３６を介して、出力データパケットの
ＡＣＣフィールドの値として出力するためのものであ
る。
され、シフタ３０の出力または加算器２８の出力を、パ
イプラインラッチ３６を介して、出力データパケットの
ＡＣＣフィールドの値として出力するためのものであ
る。
【００６２】図２を参照して、パケット内の右データと
左データとが算術演算回路２４で処理され、その結果が
加算器２８により累算値（ＡＣＣ）に加えられる。加算
結果はシフタ３０によってオフセットをかけられてセレ
クタ３２および３４に与えられる。セレクタ３２および
３４がいずれの入力を選択するかに応じて、ＡＣＣフィ
ールドの値を更新したり、出力データフィールドに結果
を出力したり、データフィールドにはシフタ３０の出力
を格納させ、ＡＣＣフィールドには加算器２８の出力を
格納させたりすることができる。算術演算の内容とシフ
ト処理の詳細については後述する。
左データとが算術演算回路２４で処理され、その結果が
加算器２８により累算値（ＡＣＣ）に加えられる。加算
結果はシフタ３０によってオフセットをかけられてセレ
クタ３２および３４に与えられる。セレクタ３２および
３４がいずれの入力を選択するかに応じて、ＡＣＣフィ
ールドの値を更新したり、出力データフィールドに結果
を出力したり、データフィールドにはシフタ３０の出力
を格納させ、ＡＣＣフィールドには加算器２８の出力を
格納させたりすることができる。算術演算の内容とシフ
ト処理の詳細については後述する。
【００６３】再び図１を参照して、上述したような累算
処理が、図１に示す処理系（データ駆動型プロセッサ１
００）内部で閉じたものであるならば、ハードウェアを
節約するという観点から言えば、このデータ駆動型プロ
セッサ１００と外部との間で入出力されるパケットに
は、図３に示されるようなＡＣＣフィールドを設けるこ
とは不要である。したがって経路１１２および１１４上
のパケットとしては図１６に示した従来形式のパケット
を利用することができる。こうすることにより、システ
ム全体で、パケットを伝送するための経路のビット幅が
少なくなり、ハードウェアを節約することができる。
処理が、図１に示す処理系（データ駆動型プロセッサ１
００）内部で閉じたものであるならば、ハードウェアを
節約するという観点から言えば、このデータ駆動型プロ
セッサ１００と外部との間で入出力されるパケットに
は、図３に示されるようなＡＣＣフィールドを設けるこ
とは不要である。したがって経路１１２および１１４上
のパケットとしては図１６に示した従来形式のパケット
を利用することができる。こうすることにより、システ
ム全体で、パケットを伝送するための経路のビット幅が
少なくなり、ハードウェアを節約することができる。
【００６４】このように外部との入出力には従来と同様
のパケット形式を利用する場合、処理系内で累算処理を
実行するためには、外部から処理系に入力された通常形
式のパケットを、図３に示されるようなＡＣＣフィール
ドを有する拡張したパケット形式に変換する必要があ
る。この処理は、たとえば図１に示す合流部１０２で行
なってもよいし、合流部１０２の前に専用の回路を設け
てもよい。
のパケット形式を利用する場合、処理系内で累算処理を
実行するためには、外部から処理系に入力された通常形
式のパケットを、図３に示されるようなＡＣＣフィール
ドを有する拡張したパケット形式に変換する必要があ
る。この処理は、たとえば図１に示す合流部１０２で行
なってもよいし、合流部１０２の前に専用の回路を設け
てもよい。
【００６５】このように通常パケット形式から拡張パケ
ット形式にパケット形式を変換する場合、ＡＣＣフィー
ルドには適切な初期値を与えることが望ましい。たとえ
ば一般的には「０」という固定したデータを用いてＡＣ
Ｃフィールドを初期化することが考えられるが、「０」
に限らず他の所望な初期値を与えるようにしてもよい。
本実施例のデータ駆動型プロセッサでは、以下に示す累
積演算の他にも、ＡＣＣフィールドの内容を初期化する
演算も提供する。たとえば図１６（Ａ）に示すフォーマ
ットで入力されたパケットの命令コード５２が所定のＡ
ＣＣ初期化命令である場合には、データフィールド５８
に格納されているｎビットデータをｍビットに符号拡張
したうえで、図３（Ａ）に示すパケット４０のＡＣＣフ
ィールド６０に格納して、パケット４０をデータ駆動型
プロセッサ１００内部に供給する。なお符号拡張とは、
この場合ｎビットデータの最上位ビットの値で、ｍビッ
トのＭＳＢ（最上位ビット）側のｍ−ｎビットを埋めて
ｍビットデータとする操作を言う。
ット形式にパケット形式を変換する場合、ＡＣＣフィー
ルドには適切な初期値を与えることが望ましい。たとえ
ば一般的には「０」という固定したデータを用いてＡＣ
Ｃフィールドを初期化することが考えられるが、「０」
に限らず他の所望な初期値を与えるようにしてもよい。
本実施例のデータ駆動型プロセッサでは、以下に示す累
積演算の他にも、ＡＣＣフィールドの内容を初期化する
演算も提供する。たとえば図１６（Ａ）に示すフォーマ
ットで入力されたパケットの命令コード５２が所定のＡ
ＣＣ初期化命令である場合には、データフィールド５８
に格納されているｎビットデータをｍビットに符号拡張
したうえで、図３（Ａ）に示すパケット４０のＡＣＣフ
ィールド６０に格納して、パケット４０をデータ駆動型
プロセッサ１００内部に供給する。なお符号拡張とは、
この場合ｎビットデータの最上位ビットの値で、ｍビッ
トのＭＳＢ（最上位ビット）側のｍ−ｎビットを埋めて
ｍビットデータとする操作を言う。
【００６６】また、ＡＣＣフィールドの内容を参照する
場合、図１に示す経路１１４上に、図１６（Ａ）に示す
パケット１６０の形式で外部にＡＣＣフィールドの内容
を出力する必要がある。この場合、ＡＣＣフィールドは
ｍビット幅であり、パケット１６０のデータフィールド
５８はｎビット幅であるため、ＡＣＣフィールドの内容
をデータフィールド５８に収めることはそのままでは不
可能である。そこで、ＡＣＣフィールドの内容をｎビッ
トで表現できるように、ｐビットだけ右シフトしてオフ
セットさせることが考えられる。この場合のパケット４
０と、出力されるパケット１６０とのフィールドの対応
関係を図４に示す。あるいは、ＡＣＣフィールドの内容
を、２つのパケット１６０のデータフィールド５８に分
割して出力することが考えられる。この場合の１つの方
法を図５に示す。図５に示す例では、ＡＣＣフィールド
６０のｍビットデータのうち下位ｎビットを２段目のパ
ケット１６０−２のデータフィールド５８に格納し、Ａ
ＣＣフィールド６０の上位（ｍ−ｎ）ビットをｎビット
に符号拡張したうえで、パケット１６０−１のデータフ
ィールド５８に格納する。
場合、図１に示す経路１１４上に、図１６（Ａ）に示す
パケット１６０の形式で外部にＡＣＣフィールドの内容
を出力する必要がある。この場合、ＡＣＣフィールドは
ｍビット幅であり、パケット１６０のデータフィールド
５８はｎビット幅であるため、ＡＣＣフィールドの内容
をデータフィールド５８に収めることはそのままでは不
可能である。そこで、ＡＣＣフィールドの内容をｎビッ
トで表現できるように、ｐビットだけ右シフトしてオフ
セットさせることが考えられる。この場合のパケット４
０と、出力されるパケット１６０とのフィールドの対応
関係を図４に示す。あるいは、ＡＣＣフィールドの内容
を、２つのパケット１６０のデータフィールド５８に分
割して出力することが考えられる。この場合の１つの方
法を図５に示す。図５に示す例では、ＡＣＣフィールド
６０のｍビットデータのうち下位ｎビットを２段目のパ
ケット１６０−２のデータフィールド５８に格納し、Ａ
ＣＣフィールド６０の上位（ｍ−ｎ）ビットをｎビット
に符号拡張したうえで、パケット１６０−１のデータフ
ィールド５８に格納する。
【００６７】ＡＣＣフィールドの内容を外部に出力する
ためのデータの変換方法としては、上述の他にも種々考
えられる。そうした処理は、図２に示すシフタ３０およ
びセレクタ３２を用いて行なってもよいし、図１に示す
分岐部１１０で行なってもよい。または分岐部１１０の
後方側に専用の回路を設けてもよい。
ためのデータの変換方法としては、上述の他にも種々考
えられる。そうした処理は、図２に示すシフタ３０およ
びセレクタ３２を用いて行なってもよいし、図１に示す
分岐部１１０で行なってもよい。または分岐部１１０の
後方側に専用の回路を設けてもよい。
【００６８】累算処理としては、左データを単純にＡＣ
Ｃフィールドの内容に加算する処理以外に、入力される
データに対して従来から行なわれている算術演算の結果
をＡＣＣフィールドの内容に加算する処理などが考えら
れる。本実施例のデータ駆動型プロセッサでは、次のよ
うな累積演算を実現する命令体系を提供している。
Ｃフィールドの内容に加算する処理以外に、入力される
データに対して従来から行なわれている算術演算の結果
をＡＣＣフィールドの内容に加算する処理などが考えら
れる。本実施例のデータ駆動型プロセッサでは、次のよ
うな累積演算を実現する命令体系を提供している。
【００６９】入力される左データと右データとの間に次
のような演算を行なうことが考えられる。
のような演算を行なうことが考えられる。
【００７０】 乗算 加算 減算 ２乗 右データと左データとの間に行なわれた結果に対して、
さらに次の場合を考えることができる。
さらに次の場合を考えることができる。
【００７１】ｉ） シフト処理を施す。 ｉｉ） シフト処理を施さない。
【００７２】上述のようなシフト処理（またはシフトし
ない処理）の結果とＡＣＣフィールドとの内容に対して
次の処理が考えられる。
ない処理）の結果とＡＣＣフィールドとの内容に対して
次の処理が考えられる。
【００７３】Ａ） 結果をＡＣＣに加える。 Ｂ） 結果でＡＣＣフィールドを上書きする。
【００７４】このようにしてＡＣＣフィールドを更新し
たうえで、データの出力としては次のような方法が考え
られる。
たうえで、データの出力としては次のような方法が考え
られる。
【００７５】ａ） ＡＣＣの更新結果を出力する。 ｂ） ＡＣＣの更新結果をシフトして出力する。
【００７６】ｃ） ＡＣＣの更新前の内容を出力する。 ｄ） ＡＣＣの更新前の内容をシフトして出力する。
【００７７】ｅ） 〜の演算結果を出力する。 ｆ） 〜の演算結果をシフトして出力する。
【００７８】本実施例では、左データと右データとの間
の演算、結果に対するシフト処理、その結果を用いたＡ
ＣＣの更新、および出力するデータおよびシフトの選択
方法の各々を組合せたものをそれぞれ１命令として実現
した命令体系を提供している。
の演算、結果に対するシフト処理、その結果を用いたＡ
ＣＣの更新、および出力するデータおよびシフトの選択
方法の各々を組合せたものをそれぞれ１命令として実現
した命令体系を提供している。
【００７９】続いて、本演算装置の具体的な動作を、図
６に示すような画素７０、７２、７４、７６および７８
に対する画像処理を例にして説明する。図６（Ａ）は、
画像データのある画素７８を、周囲の４点の画素７０、
７２、７４および７６の平均値として求める処理の画像
イメージを示し、図６（Ｂ）は画素７８の値ｅの計算方
法を、画素７０、７２、７４および７６の値をそれぞれ
ａ、ｂ、ｃ、ｄとして式で表わしたものである。
６に示すような画素７０、７２、７４、７６および７８
に対する画像処理を例にして説明する。図６（Ａ）は、
画像データのある画素７８を、周囲の４点の画素７０、
７２、７４および７６の平均値として求める処理の画像
イメージを示し、図６（Ｂ）は画素７８の値ｅの計算方
法を、画素７０、７２、７４および７６の値をそれぞれ
ａ、ｂ、ｃ、ｄとして式で表わしたものである。
【００８０】図７は、上述した処理を示すデータフロー
グラフである。図７に示すデータフローグラフでは、そ
れぞれの演算に対して、それぞれを区別するための識別
子としてノード番号が与えられている。ノード８０は第
１のノードであり、累算ｘが行なわれる。ノード８２は
第２のノードであり、累算ｙが行なわれる。ノード８４
は第３のノードであり、累算ｚが行なわれる。
グラフである。図７に示すデータフローグラフでは、そ
れぞれの演算に対して、それぞれを区別するための識別
子としてノード番号が与えられている。ノード８０は第
１のノードであり、累算ｘが行なわれる。ノード８２は
第２のノードであり、累算ｙが行なわれる。ノード８４
は第３のノードであり、累算ｚが行なわれる。
【００８１】一般的な画像データの特徴として、画面の
左上から水平方向に走査して、順に下段の走査線に移り
ながら画像データが構成されている。そのため処理装置
への画素データの到着順序はａ、ｂ、ｃ、ｄの順とな
る。図７のデータフローグラフは、データａ、ｂ、ｃ、
ｄの到着順にデータを順次処理するアルゴリズムを実現
している。
左上から水平方向に走査して、順に下段の走査線に移り
ながら画像データが構成されている。そのため処理装置
への画素データの到着順序はａ、ｂ、ｃ、ｄの順とな
る。図７のデータフローグラフは、データａ、ｂ、ｃ、
ｄの到着順にデータを順次処理するアルゴリズムを実現
している。
【００８２】なお図７において累算ｘは上記した処理の
組合せのうち、ｉｉ、Ｂ、およびａの組合せを、累算
ｙは、ｉｉ、Ａ、およびａの組合せを、累算ｚは、
、ｉ、Ａ、およびａの組合せを、それぞれ示してい
る。
組合せのうち、ｉｉ、Ｂ、およびａの組合せを、累算
ｙは、ｉｉ、Ａ、およびａの組合せを、累算ｚは、
、ｉ、Ａ、およびａの組合せを、それぞれ示してい
る。
【００８３】図８は、図７に示すデータフローグラフに
対応するデータフロープログラム９０が、プログラム記
憶１０８に格納されている状態を模式的に示す。このデ
ータフロープログラムは、ノードと、そのノードの処理
の次にどのノードのどの命令を実行するか、等を関連づ
けるために必要な内容を含む。プログラム記憶１０８に
到着したパケットのノード番号を「前ノード番号」とし
てプログラム記憶１０８内のメモリを参照して、対応す
る命令コードと次ノード番号とを読出し、パケット中の
命令コードフィールドとノード番号フィールドとの内容
を、このようにして読出された「命令コード」と「次ノ
ード番号」に付替える。
対応するデータフロープログラム９０が、プログラム記
憶１０８に格納されている状態を模式的に示す。このデ
ータフロープログラムは、ノードと、そのノードの処理
の次にどのノードのどの命令を実行するか、等を関連づ
けるために必要な内容を含む。プログラム記憶１０８に
到着したパケットのノード番号を「前ノード番号」とし
てプログラム記憶１０８内のメモリを参照して、対応す
る命令コードと次ノード番号とを読出し、パケット中の
命令コードフィールドとノード番号フィールドとの内容
を、このようにして読出された「命令コード」と「次ノ
ード番号」に付替える。
【００８４】図９は、図１および図２に示したデータ駆
動型プロセッサにおけるプログラム実行に伴って、パケ
ットの内容がどのように変化するかを示す。
動型プロセッサにおけるプログラム実行に伴って、パケ
ットの内容がどのように変化するかを示す。
【００８５】図９（Ａ）〜（Ｄ）は、このプログラムに
対する第０世代目の４つの入力パケットである。これら
のパケットは、それぞれの入力データ（Ａ）〜（Ｄ）と
ともに、それぞれのデータが入力されるノードを指定す
るための情報（ノード番号および命令コード）と、これ
らパケットが同時に処理すべきデータの組に属すること
を示す同一の世代番号（＝０）を持っている。また、Ａ
ＣＣフィールドは、データ駆動型プロセッサ１００への
入力時点で０に初期化されている。
対する第０世代目の４つの入力パケットである。これら
のパケットは、それぞれの入力データ（Ａ）〜（Ｄ）と
ともに、それぞれのデータが入力されるノードを指定す
るための情報（ノード番号および命令コード）と、これ
らパケットが同時に処理すべきデータの組に属すること
を示す同一の世代番号（＝０）を持っている。また、Ａ
ＣＣフィールドは、データ駆動型プロセッサ１００への
入力時点で０に初期化されている。
【００８６】図１０に、図９（Ａ）および図９（Ｂ）に
示される２つのパケットが図１に示す待合せ制御部１０
４で対とされて出力された結果のパケットを示す。待合
せ制御部１０４は、入力パケットのうち、命令コードお
よび世代番号が同一で、ノード番号が同一な１対のデー
タパケットを、そのノードへの左右の入力データとして
検出し、図１０に示すような左右のデータフィールドを
持つパケットを生成して演算部１０６に与える。図１１
は、図７に示すノード８０において累算ｘの処理を施し
た結果、ノード８０から出力されるパケットを示す。図
１１に示すように、この処理の場合には、ＡＣＣフィー
ルドとデータフィールドとの双方に、演算結果の「ａ＋
ｂ」が書込まれている。
示される２つのパケットが図１に示す待合せ制御部１０
４で対とされて出力された結果のパケットを示す。待合
せ制御部１０４は、入力パケットのうち、命令コードお
よび世代番号が同一で、ノード番号が同一な１対のデー
タパケットを、そのノードへの左右の入力データとして
検出し、図１０に示すような左右のデータフィールドを
持つパケットを生成して演算部１０６に与える。図１１
は、図７に示すノード８０において累算ｘの処理を施し
た結果、ノード８０から出力されるパケットを示す。図
１１に示すように、この処理の場合には、ＡＣＣフィー
ルドとデータフィールドとの双方に、演算結果の「ａ＋
ｂ」が書込まれている。
【００８７】図１２は、演算部１０６からプログラム記
憶１０８に与えられた図１１に示すパケットに対して、
上述したような次命令付替手順によってノード番号と命
令コードとが付替えられたものを示す。このパケットは
図７に示すノード８２に対する左入力パケットである。
憶１０８に与えられた図１１に示すパケットに対して、
上述したような次命令付替手順によってノード番号と命
令コードとが付替えられたものを示す。このパケットは
図７に示すノード８２に対する左入力パケットである。
【００８８】図１３および図１４は、図１１と同様に、
ノード番号８２および８４の出力パケットを示す。図１
４に示されるパケットは、この後図８に「外部出力」と
して示されている、前ノード番号３に対応する命令コー
ドが、命令フィールドに書込まれ、その結果分岐部１１
０および経路１１４を介して外部に出力される。
ノード番号８２および８４の出力パケットを示す。図１
４に示されるパケットは、この後図８に「外部出力」と
して示されている、前ノード番号３に対応する命令コー
ドが、命令フィールドに書込まれ、その結果分岐部１１
０および経路１１４を介して外部に出力される。
【００８９】以上のように上記した実施例のデータ駆動
型プロセッサでは、複数の世代の各々について、その内
部で複数個のパケットでの演算処理、たとえば累算処理
を行なうことができる。しかもそれを実現するためのハ
ードウェアは、たとえば各世代ごとの累算値を格納する
ための複数個のデータラッチを設ける場合と比較して簡
単で済み、制御も容易である。またそうした処理を実現
するためのソフトウェアも簡単なもので済む。したがっ
て演算を実行するうえでのオーバーヘッドが少なく済
み、処理を高速化することが可能である。また、累積値
のビット幅を通常の演算のビット幅よりも大きくしてあ
るため、データ駆動型プロセッサ内部で行なわれる累積
演算の結果にオーバーフローを生じて演算結果が大きく
狂うという不都合が生ずる恐れが小さい。また異なるア
プリケーションに対しても、同じハードウェアを使用し
て対処することができ、異なるアプリケーションに対し
てハードウェアを別々に構成するものと比較してコスト
的に有利である。
型プロセッサでは、複数の世代の各々について、その内
部で複数個のパケットでの演算処理、たとえば累算処理
を行なうことができる。しかもそれを実現するためのハ
ードウェアは、たとえば各世代ごとの累算値を格納する
ための複数個のデータラッチを設ける場合と比較して簡
単で済み、制御も容易である。またそうした処理を実現
するためのソフトウェアも簡単なもので済む。したがっ
て演算を実行するうえでのオーバーヘッドが少なく済
み、処理を高速化することが可能である。また、累積値
のビット幅を通常の演算のビット幅よりも大きくしてあ
るため、データ駆動型プロセッサ内部で行なわれる累積
演算の結果にオーバーフローを生じて演算結果が大きく
狂うという不都合が生ずる恐れが小さい。また異なるア
プリケーションに対しても、同じハードウェアを使用し
て対処することができ、異なるアプリケーションに対し
てハードウェアを別々に構成するものと比較してコスト
的に有利である。
【００９０】
【発明の効果】以上のように請求項１に記載のデータ処
理装置によれば、パケットを、所定のフィールドを追加
した形式の拡張パケットの形式に変換して内部で循環さ
せて処理したうえで、通常パケット形式の結果のパケッ
トを外部に出力する。同一世代に属する３個以上のパケ
ットの間で、ある演算を行なうために途中結果を保持す
る必要がある演算について、その途中結果を所定のフィ
ールドに格納して、その途中結果を用いてデータ処理装
置内部で各世代ごとに独立して繰返して演算することが
できる。アプリケーションが異なっても、ハードウェア
を変更する必要はない。演算同士の処理順序を制御する
ための特別な機構や、１世代ごとに独立した処理を行な
うための特別な機構が不要であり、オーバーヘッドが減
少する。そのため処理速度を向上させることができる。
回路規模を小さくすることもでき、その制御も簡単であ
る。その結果、ハードウェア費用の増大を抑えつつ、高
速に、同一世代に属する３個以上のパケットの間での演
算を、世代ごとに独立して行なうことができるデータ処
理装置を提供できる。
理装置によれば、パケットを、所定のフィールドを追加
した形式の拡張パケットの形式に変換して内部で循環さ
せて処理したうえで、通常パケット形式の結果のパケッ
トを外部に出力する。同一世代に属する３個以上のパケ
ットの間で、ある演算を行なうために途中結果を保持す
る必要がある演算について、その途中結果を所定のフィ
ールドに格納して、その途中結果を用いてデータ処理装
置内部で各世代ごとに独立して繰返して演算することが
できる。アプリケーションが異なっても、ハードウェア
を変更する必要はない。演算同士の処理順序を制御する
ための特別な機構や、１世代ごとに独立した処理を行な
うための特別な機構が不要であり、オーバーヘッドが減
少する。そのため処理速度を向上させることができる。
回路規模を小さくすることもでき、その制御も簡単であ
る。その結果、ハードウェア費用の増大を抑えつつ、高
速に、同一世代に属する３個以上のパケットの間での演
算を、世代ごとに独立して行なうことができるデータ処
理装置を提供できる。
【００９１】請求項２に記載のデータ処理装置によれ
ば、請求項１の効果に加えて、拡張パケットのデータフ
ィールドの内容に対して、命令フィールドの内容により
指定される処理を行なった結果と、その結果と拡張パケ
ットの所定のフィールドの内容との和とから拡張パケッ
トを組立てることができる。そのため、同一世代に属す
る３個以上のパケットのデータの累積値を、複雑な制御
なく求めることができる。その結果、ハードウェア費用
の増大を抑えつつ、高速に、同一世代の３個以上のパケ
ットの間での累積演算を世代ごとに独立して行なうこと
ができるデータ処理装置を提供できる。
ば、請求項１の効果に加えて、拡張パケットのデータフ
ィールドの内容に対して、命令フィールドの内容により
指定される処理を行なった結果と、その結果と拡張パケ
ットの所定のフィールドの内容との和とから拡張パケッ
トを組立てることができる。そのため、同一世代に属す
る３個以上のパケットのデータの累積値を、複雑な制御
なく求めることができる。その結果、ハードウェア費用
の増大を抑えつつ、高速に、同一世代の３個以上のパケ
ットの間での累積演算を世代ごとに独立して行なうこと
ができるデータ処理装置を提供できる。
【００９２】請求項３に記載のデータ処理装置によれ
ば、請求項１または２の効果に加えて、所定フィールド
のビット精度は、通常のデータフィールドのそれよりも
高いので、累積演算におけるオーバーフローを起こしに
くい。その結果、ハードウェア費用の増大を抑えつつ、
高速に、同一世代の３個以上のパケットの間での累積演
算を各世代ごとに独立して、高い精度で行なうことがで
きるデータ処理装置を提供できる。
ば、請求項１または２の効果に加えて、所定フィールド
のビット精度は、通常のデータフィールドのそれよりも
高いので、累積演算におけるオーバーフローを起こしに
くい。その結果、ハードウェア費用の増大を抑えつつ、
高速に、同一世代の３個以上のパケットの間での累積演
算を各世代ごとに独立して、高い精度で行なうことがで
きるデータ処理装置を提供できる。
【００９３】請求項４に記載のデータ処理装置によれ
ば、請求項２または３の効果に加え、加算回路の出力を
所定ビットシフトし、またはシフトせず、パケットのデ
ータフィールドまたは所定のフィールドに格納させるこ
とができる。データ処理装置内部での演算結果を、適切
な形式に変換したうえで出力することができる。その結
果、ハードウェア費用の増大を抑えつつ、高速に、同一
世代の３個以上のパケット間での累積演算を世代ごとに
独立して高い精度で行なうことができ、かつ結果を適切
な形式に変換して出力できるデータ処理装置が得られ
る。
ば、請求項２または３の効果に加え、加算回路の出力を
所定ビットシフトし、またはシフトせず、パケットのデ
ータフィールドまたは所定のフィールドに格納させるこ
とができる。データ処理装置内部での演算結果を、適切
な形式に変換したうえで出力することができる。その結
果、ハードウェア費用の増大を抑えつつ、高速に、同一
世代の３個以上のパケット間での累積演算を世代ごとに
独立して高い精度で行なうことができ、かつ結果を適切
な形式に変換して出力できるデータ処理装置が得られ
る。
【００９４】請求項５に記載のデータ処理装置によれ
ば、請求項１から４のいずれかの効果に加え、パケット
を拡張パケット形式に変換する際に、所定のフィールド
に、所定の方法により定められる初期値を設定するの
で、様々な処理に対しても、データ処理装置内部での演
算の制御を簡単にすることができる。その結果、ハード
ウェア費用の増大を抑えつつ、高速に、同一世代の３個
以上のパケット間での累積演算等の演算を世代ごとに独
立して高い精度で行なうことができ、かつその制御の容
易なデータ処理装置を得ることができる。
ば、請求項１から４のいずれかの効果に加え、パケット
を拡張パケット形式に変換する際に、所定のフィールド
に、所定の方法により定められる初期値を設定するの
で、様々な処理に対しても、データ処理装置内部での演
算の制御を簡単にすることができる。その結果、ハード
ウェア費用の増大を抑えつつ、高速に、同一世代の３個
以上のパケット間での累積演算等の演算を世代ごとに独
立して高い精度で行なうことができ、かつその制御の容
易なデータ処理装置を得ることができる。
【００９５】請求項６に記載のデータ処理装置によれ
ば、請求項５の効果に加え、所定のフィールドに、固定
された初期値が設定される。たとえば累積演算などのよ
うに初期値が０と定まっている場合などに、複雑な制御
なく、初期設定処理を行なうことができる。その結果、
ハードウェア費用の増大を抑えつつ、高速に、同一世代
の３個以上のパケット間の累積演算を世代ごとに独立し
て高い精度で行なうことができ、かつその制御の簡単な
データ処理装置を得ることができる。
ば、請求項５の効果に加え、所定のフィールドに、固定
された初期値が設定される。たとえば累積演算などのよ
うに初期値が０と定まっている場合などに、複雑な制御
なく、初期設定処理を行なうことができる。その結果、
ハードウェア費用の増大を抑えつつ、高速に、同一世代
の３個以上のパケット間の累積演算を世代ごとに独立し
て高い精度で行なうことができ、かつその制御の簡単な
データ処理装置を得ることができる。
【００９６】請求項７に記載のデータ処理装置によれ
ば、パケットを拡張パケット形式に変換する際に、所定
のフィールドに、受けたパケットの内容により定まる初
期値が設定されるので、たとえば低精度の外部データ
を、データ処理装置内部での高精度の演算のためのデー
タに変換して初期値として利用することができる。その
結果、ハードウェア費用の増大を抑えつつ、高速に、同
一世代の３個以上のパケット間での累積演算等の演算を
世代ごとに独立して高い精度で、かつ簡単な制御で行な
うことができ、外部との間で適切にデータの入出力を行
なうことが可能なデータ処理装置を得ることができる。
ば、パケットを拡張パケット形式に変換する際に、所定
のフィールドに、受けたパケットの内容により定まる初
期値が設定されるので、たとえば低精度の外部データ
を、データ処理装置内部での高精度の演算のためのデー
タに変換して初期値として利用することができる。その
結果、ハードウェア費用の増大を抑えつつ、高速に、同
一世代の３個以上のパケット間での累積演算等の演算を
世代ごとに独立して高い精度で、かつ簡単な制御で行な
うことができ、外部との間で適切にデータの入出力を行
なうことが可能なデータ処理装置を得ることができる。
【図１】本発明のデータ処理装置の一実施例のデータ駆
動型プロセッサの概略ブロック図である。
動型プロセッサの概略ブロック図である。
【図２】演算部のブロック図である。
【図３】図１に示されるデータ駆動型プロセッサ内部で
使用される拡張パケット形式を示す図である。
使用される拡張パケット形式を示す図である。
【図４】ＡＣＣを外部に出力する際のデータ変換方法を
示す図である。
示す図である。
【図５】ＡＣＣの値を外部に出力する際の他のデータ変
換方法を示す図である。
換方法を示す図である。
【図６】実施例のデータ駆動型プロセッサの動作を説明
するための、画像処理を模式的に示す図である。
するための、画像処理を模式的に示す図である。
【図７】図６に示した画像処理のデータフローグラフを
示す図である。
示す図である。
【図８】図７に示すデータフローグラフに対応するデー
タフロープログラムを模式的に示す図である。
タフロープログラムを模式的に示す図である。
【図９】図７に示されるデータフローグラフに対応し
て、データ駆動型プロセッサに与えられる第０世代のパ
ケットを示す図である。
て、データ駆動型プロセッサに与えられる第０世代のパ
ケットを示す図である。
【図１０】図７に示される処理の途中で生成されるパケ
ットを示す図である。
ットを示す図である。
【図１１】図７に示される処理の途中で生成されるパケ
ットを示す図である。
ットを示す図である。
【図１２】図７に示される処理の途中で生成されるパケ
ットを示す図である。
ットを示す図である。
【図１３】図７に示される処理の途中で生成されるパケ
ットを示す図である。
ットを示す図である。
【図１４】図７に示される処理の途中で生成されるパケ
ットを示す図である。
ットを示す図である。
【図１５】従来のデータ処理装置の一例で用いられる乗
算部のブロック図である。
算部のブロック図である。
【図１６】従来のデータ処理装置の一例であるデータ駆
動型プロセッサにおいて使用されるパケットを示す図で
ある。
動型プロセッサにおいて使用されるパケットを示す図で
ある。
２４ 算術演算回路 ２８ 加算器 ３０ シフタ ３２、３４ セレクタ １００ データ駆動型プロセッサ １０２ 合流部 １０４ 待合せ制御部 １０６ 演算部 １０８ プログラム記憶 １１０ 分岐部 １１６ 環状の経路
Claims (7)
- 【請求項１】 行先フィールドと、データフィールド
と、命令フィールドとを少なくとも含む通常パケット形
式で外部とのデータの受渡しを行なうデータ処理装置で
あって、 外部からパケットを受け、パケットの形式を、所定のフ
ィールドを追加した形式の拡張パケット形式に変換し
て、上記データ処理装置内部において循環させるための
内部経路手段と、 前記内部経路手段内に配置され、命令の実行に必要なパ
ケットの待合せを行なって、命令の実行に必要なデータ
をすべて含むパケットを前記内部経路手段上に出力する
待合せ制御手段と、 前記内部経路手段内に配置され、前記待合せ制御手段の
出力するパケットのデータフィールド内のデータと前記
所定のフィールド内のデータとに基づき、命令フィール
ドの内容により指定される処理を行なって、データフィ
ールドまたは前記所定のフィールドの内容が更新され
た、結果のパケットを前記内部経路手段上に出力するた
めの演算手段と、 前記内部経路手段内に配置され、予めデータフロープロ
グラムを格納しており、前記演算手段の出力するパケッ
トを用いて、次に実行すべき命令に関する情報を含んだ
パケットを前記内部経路手段上に出力するプログラム記
憶手段と、 前記内部経路手段内に配置され、前記プログラム記憶手
段の出力するパケットを、その行先フィールドの内容に
従って前記内部経路手段と外部とに分岐させるととも
に、外部に出力されるパケットを、前記拡張パケット形
式から前記通常パケット形式に変換するための分岐手段
とを含む、データ処理装置。 - 【請求項２】 前記演算手段は、 与えられる拡張パケットのデータフィールドの内容に対
して、命令フィールドの内容により指定される処理を行
なう算術演算回路と、 与えられる拡張パケットの前記所定のフィールドの内容
に前記算術演算回路の出力を加算する加算回路と、 前記加算回路の出力と、与えられるパケットの命令フィ
ールドおよび前記所定のフィールドの内容とから、拡張
パケットを組立て出力するためのパケット組立手段とを
含む、請求項１記載のデータ処理装置。 - 【請求項３】 前記所定のフィールドのビット精度が、
通常パケット形式のデータフィールドのビット精度より
も高く選ばれている、請求項１または２記載のデータ処
理装置。 - 【請求項４】 前記パケット組立手段は、 前記加算回路の出力を受け、与えられるパケットの命令
フィールドの内容に応答して、前記加算回路の出力を所
定ビットシフトするシフト手段と、 前記シフト手段の出力と、与えられるパケットの前記所
定のフィールドの内容とを受け、与えられるパケットの
命令フィールドの内容に応答して、前記シフト手段の出
力または前記与えられるパケットの前記所定のフィール
ドの内容を選択的に出力するための第１の選択手段と、 前記シフト手段の出力と前記加算回路の出力とを受け、
与えられるパケットの命令フィールドの内容に応答し
て、前記シフト手段の出力または前記加算回路の出力を
選択的に出力するための第２の選択手段とを含む、請求
項２または３に記載のデータ処理装置。 - 【請求項５】 前記内部経路手段は、外部から受けたパ
ケットを前記拡張パケット形式に変換する際に、前記所
定のフィールドに、所定の方法により定められる初期値
を設定する機能を有する、請求項１から４のいずれかに
記載のデータ処理装置。 - 【請求項６】 前記内部経路手段は、外部から受けたパ
ケットを前記拡張パケット形式に変換する際に、前記所
定のフィールドに、固定された初期値を設定する機能を
有する、請求項５に記載のデータ処理装置。 - 【請求項７】 前記内部経路手段は、外部から受けたパ
ケットを前記拡張パケット形式に変換する際に、前記所
定のフィールドに、受けたパケットの内容により定まる
初期値を設定する機能を有する、請求項５に記載のデー
タ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13038795A JP3577134B2 (ja) | 1995-05-29 | 1995-05-29 | データ処理装置 |
| US08/654,520 US5826098A (en) | 1995-05-29 | 1996-05-29 | Data processing system which converts received data packet into extended packet with prescribed field for accumulation process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13038795A JP3577134B2 (ja) | 1995-05-29 | 1995-05-29 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08329038A true JPH08329038A (ja) | 1996-12-13 |
| JP3577134B2 JP3577134B2 (ja) | 2004-10-13 |
Family
ID=15033113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13038795A Expired - Lifetime JP3577134B2 (ja) | 1995-05-29 | 1995-05-29 | データ処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5826098A (ja) |
| JP (1) | JP3577134B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048546A1 (en) * | 1999-12-24 | 2001-07-05 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal device |
| US7111031B2 (en) | 2001-10-18 | 2006-09-19 | Sharp Kabushiki Kaisha | Dual processor having a function calculating the sum of the results of a plurality of arithmetic operations |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144887A (en) * | 1996-12-09 | 2000-11-07 | Denso Corporation | Electronic control unit with reset blocking during loading |
| GB9914418D0 (en) * | 1999-06-22 | 1999-08-18 | Stringer Andrew M | Computer network payment system |
| JP3766779B2 (ja) * | 2000-03-31 | 2006-04-19 | シャープ株式会社 | 自己同期型データ伝送装置およびこれを用いたデータ駆動型情報処理装置 |
| JP4173654B2 (ja) * | 2001-08-30 | 2008-10-29 | シャープ株式会社 | データ駆動型情報処理装置 |
| CN104915176B (zh) * | 2015-06-17 | 2017-12-26 | 福州瑞芯微电子股份有限公司 | 基于优先级对数据流中数据进行选择操作的方法以及系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341506A (en) * | 1984-12-10 | 1994-08-23 | Nec Corporation | Data flow processor with a full-to-half word convertor |
| US5001663A (en) * | 1989-05-03 | 1991-03-19 | Eastman Kodak Company | Programmable digital circuit for performing a matrix multiplication |
| US5285271A (en) * | 1991-05-14 | 1994-02-08 | Hewlett-Packard Company | Digital color matrixing circuit |
| JP3312039B2 (ja) * | 1992-01-08 | 2002-08-05 | シャープ株式会社 | データ駆動型情報処理装置 |
| JPH05233853A (ja) * | 1992-02-24 | 1993-09-10 | Sharp Corp | 演算処理装置 |
| JPH06103301A (ja) * | 1992-09-17 | 1994-04-15 | Sony Corp | ８ｘ８離散コサイン変換回路および８ｘ８離散コサイン逆変換回路 |
| US5402369A (en) * | 1993-07-06 | 1995-03-28 | The 3Do Company | Method and apparatus for digital multiplication based on sums and differences of finite sets of powers of two |
-
1995
- 1995-05-29 JP JP13038795A patent/JP3577134B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-29 US US08/654,520 patent/US5826098A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048546A1 (en) * | 1999-12-24 | 2001-07-05 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal device |
| US7111031B2 (en) | 2001-10-18 | 2006-09-19 | Sharp Kabushiki Kaisha | Dual processor having a function calculating the sum of the results of a plurality of arithmetic operations |
Also Published As
| Publication number | Publication date |
|---|---|
| US5826098A (en) | 1998-10-20 |
| JP3577134B2 (ja) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109358900B (zh) | 支持离散数据表示的人工神经网络正向运算装置和方法 | |
| CN107301454B (zh) | 支持离散数据表示的人工神经网络反向训练装置和方法 | |
| US12288109B2 (en) | Message-based processing system with address computation modes | |
| JP3442192B2 (ja) | データ駆動型情報処理装置 | |
| US5305424A (en) | Data forming method for a multi-stage fuzzy processing system | |
| JP3577134B2 (ja) | データ処理装置 | |
| KR100539112B1 (ko) | 벡터 데이터의 어드레스 참조 방법 및 벡터 프로세서 | |
| US5812806A (en) | Data driven information processor configuring each data packet with a multi-attribute tag having at least two components | |
| US7307453B1 (en) | Method and system for parallel state machine implementation | |
| US6167420A (en) | Multiplication method and multiplication circuit | |
| US5423012A (en) | Apparatus and method in a computer for executing calculation instructions and data instructions having uniform word lengths | |
| JP5370352B2 (ja) | Ｓｉｍｄ型プロセッサアレイシステム及びそのデータ転送方法 | |
| US5502834A (en) | Memory interface apparatus for carrying out complex operation processing | |
| US5794064A (en) | Data driven information processor | |
| JP3983455B2 (ja) | データ駆動型情報処理装置の実行制御装置 | |
| EP0372163B1 (en) | Instruction queue control system | |
| JP3138659B2 (ja) | ベクトル処理装置 | |
| US7111031B2 (en) | Dual processor having a function calculating the sum of the results of a plurality of arithmetic operations | |
| JP2748404B2 (ja) | ２項データメモリ | |
| JPH07146781A (ja) | プロセツサ | |
| JPS61180370A (ja) | データ処理装置 | |
| JP2536224B2 (ja) | 編集命令実行方式 | |
| JP2859921B2 (ja) | 命令キュー制御装置 | |
| JP2001092791A (ja) | 並列計算機 | |
| JPH1153171A (ja) | データ演算装置および方法、並びに伝送媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040709 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |