JPH08330352A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08330352A
JPH08330352A JP7133699A JP13369995A JPH08330352A JP H08330352 A JPH08330352 A JP H08330352A JP 7133699 A JP7133699 A JP 7133699A JP 13369995 A JP13369995 A JP 13369995A JP H08330352 A JPH08330352 A JP H08330352A
Authority
JP
Japan
Prior art keywords
cavity
cap
substrate
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7133699A
Other languages
English (en)
Other versions
JP2699929B2 (ja
Inventor
Katsuhiko Suzuki
勝彦 鈴木
Katsunobu Suzuki
克信 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7133699A priority Critical patent/JP2699929B2/ja
Publication of JPH08330352A publication Critical patent/JPH08330352A/ja
Application granted granted Critical
Publication of JP2699929B2 publication Critical patent/JP2699929B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ガラスエポキシ基板1にハンダによるフリップ
チップ接続し、チップパッドの内側を熱伝導性・熱可塑
性樹脂9で基板と接着する構造である。また、表に露出
したチップ裏面に金属又はガラスエポキシ基板のキャッ
プ7を熱伝導性・熱可塑性樹脂で接着し、このキャップ
7の周囲でも熱伝導性・熱可塑性樹脂9で接着封止す
る。 【効果】低価格、低熱抵抗、温度サイクルに強い高信頼
のパッケージが実現出来る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
樹脂回路基板を用いたフリップチップ型の半導体装置に
関する。
【0002】
【従来の技術】従来のフリップチップ構造の半導体装置
の第1例として、特開平4−234139号公報の「半
導体チップの基板への直接取り付け法」に記載された図
4(A),(B),(C),(D),(E)の各断面図
を参照して、製造方法を説明する。まず図6(A)で
は、半導体チップ28の主表面上の各電極に、半田バン
プ又はポリイミドーシロキサン金の複合材バンプ24が
形成され、別途挿入材19が用意される。ここで、ポリ
マー挿入材19の製造方法は、200乃至250μm厚
のシリコンなどの熱可塑性誘電体エラストマー、熱可塑
性誘電体ポリマー、またはポリイミドとシロキサンなど
の共重合体、あるいはその他の様々なポリマー及び共重
合体のシートを用意し、このシートの片面には弱い接着
剤16を塗布し、さらに保護シート14で覆い、反対面
には逆に強い接着剤15を塗布する。次に、このシート
に半導体チップ28のパンプ24の配列ピッチとバンプ
径にあわせて、打ち抜き又はレーザ照射により孔13を
あける。この孔13のあいた保護シート14とポリマー
挿入材19とを半導体チップ28と同じ大きさにカット
し、(B)に示すように、シート面の強い接着剤15の
塗布面をチップ面にあわせて接着する。この時、シート
にあけた孔13は半導体チップ28の半田バンプ4に嵌
合するように位置決めする。
【0003】このシートの各孔13内には、共重合ポリ
イミドーシロキサンなどの熱可塑性ポリマーに導電性微
細金属を混合して形成される複合ペースト30が、スク
リーン印刷により生め込まれている。次に(C)に示す
様に、保護シート14を剥離して、弱い接着層16を露
出させる。(D)では、回路基板23のペーストバンプ
に対してチップパッド上に塗布したペーストを位置決め
している状態である。次の(E)では、基板23とチッ
プ28とに圧力を加えて接合した状態である。
【0004】次に従来のフリップチップ構造の半導体装
置の第2例として、特開平3−12942号公報の「半
導体装置の封止方法および半導体チップ」に記載された
図5(A),(B),(C)を参照して、説明する。ま
ず図5(A)において、半導体ウエハ状態の半導体チッ
プ28にレジストを塗布・露光・現像をしてチップ電極
26の部分を開口させる。次に、半田メッキを施し半田
バンプ24を電極26上に形成する。その後、スピンコ
ートにより熱可塑性樹脂29を塗布し、加熱仮硬化させ
る。この状態で、半導体ウエハをダイシシンし、半導体
チップ28が用意される。この半導体チップ28を回路
基板23に接続する方法を説明する図5(B)におい
て、ホットプレート21上に置かれた回路基板23に、
ボンディングツール20で吸着した前記半導体チップ2
8を対向させ、フリップチップボンダで半田バンプ24
と基板電極22とを位置合わせする。次に、図5(C)
に示すようにボンディングツール20を下降させ、基板
電極22にチップ電極26を接触させ加圧する。ホット
プレート21の温度は、半田4が溶融する温度まで上昇
させ溶融接続する。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た従来の第1例については、200〜250μmの厚さ
の熱可塑性ポリマーシートの孔13に熱可塑性ポリイミ
ドーシロキサン/金の複合材が充填されており、また回
路基板23の電極との電気的接続は、半導体チップ28
のポリマー挿入材19に付着されている弱い接着剤16
によって圧接接続されているだけであるので、接触抵抗
が温度サイクル等によって経時変化する心配があり、接
続上の信頼性が低下する心配がある。
【0006】またチップ28の取り外しは、加熱しなが
らポリマーシートの基板23との接着面から剥離は可能
と思われが、孔13に充填した熱硬化性ポリイミドーシ
ロキサン/金の複合材の破壊状態面が、基板電極面から
均一に剥がれないとモジュールの再生が難しくなる。
【0007】また、上述した従来の第2例については、
チップ電極26に半田24が付着されているが半田面を
含めてチップ全面に熱可塑性樹脂29が塗布されてい
る。この構造では加熱接続する時に基板電極22とチッ
プ電極(半田)26との間に樹脂29が挟み込まれて完
全な接続ができず接続されても接続抵抗にバラツキが生
じるという心配がある。
【0008】さらに、上述した従来の第1,第2例共に
回路基板の適切な材料が記載されとらず、この材料に何
を選ぶかによって、電極接続部が温度サイクル等の熱応
力試験で破壊する恐れがある。この理由は、例えば基板
材料にガラスエポキシを使用するとこの熱膨脹係数が2
00×10-7、半導体チップが24×10-7であり、基
板とチップの間隙に前述した樹脂またはポリマーシート
を挟んだ程度では、温度サイクル等の応力発生により電
極接続部の破壊発生があり、信頼性維持ができない。
【0009】また、半導体チップの保護としては、樹脂
コーティングした程度のものであり、耐湿性の確保なら
び放熱性を改善した低熱抵抗の半導体装置の供給が望ま
れている。
【0010】以上のような諸問題点に鑑み、本発明は次
の課題を揚げる。
【0011】(1)半導体チップの主表面上の電極と回
路基板上の対向電極との電気的及び機械的接続状態を良
好にすること。
【0012】(2)温度サイクル等によって、接続部分
の接触抵抗が増大したり、接合力が低下したりしないよ
うにすること。
【0013】(3)半導体チップの取り外し及び再度の
接続が容易に行えるようにすること。
【0014】(4)接続部分によって、接続抵抗にバラ
ツキが生じず、一様に接続されること。
【0015】(5)温度サイクル等の熱応力試験で、接
続部分が破壊されないようにすること。
【0016】(6)耐湿性を確保し、放熱性も改善する
こと。
【0017】(7)低熱抵抗の構造とすること。
【0018】(8)熱膨脹差の大きな材料を用いても、
バンプ接続部分が破壊されないようにすること。
【0019】(9)接続部分の信頼性を向上し、もって
半導体装置としての信頼性を高めること。
【0020】
【課題を解決するための手段】本発明の第1の半導体装
置の構成は、絶縁性基板の裏面に凹状のキャビティを形
成し、前記キャビティの周囲の前記裏面に外部バンプ又
は外部リードピンを形成し、前記キャビティの底面と半
導体チップの主表面とが第1の樹脂で固着され、前記外
部バンプ又は外部リードピンと電気的に接続されかつ前
記キャビティの底面に形成された内部バンプと前記半導
体チップの電極とが半田接続され、前記半導体チップの
裏面とキャップとが第2の樹脂で固着され、前記キャッ
プと前記キャビティとが第3の樹脂で固着されているこ
とを特徴とする。
【0021】特に前記キャビティの底面が、放熱メタル
となっていることを特徴とし、さらに前記放熱メタルと
前記キャップとが同一材料からなることを特徴とする。
【0022】また特に前記キャビティの底面に多数の放
熱ビアが形成されていることを特徴とする。
【0023】本発明の第2の半導体装置の構成は、絶縁
性基板の主表面に内部バンプを形成し、前記基板の裏面
に、前記内部バンプと電気的に接続された外部バンプ又
は外部リードピンを形成し、キャップの裏面に凹状のキ
ャビティを形成し、前記キャビティの底面と半導体チッ
プの裏面とが第1の樹脂で固着され、前記半導体チップ
の主表面の電極と前記内部バンプとが半田接続され、前
記半導体チップの主表面と前記基板とが第2の樹脂で固
着され、前記キャップのキャビティの周端と前記基板と
が第3の樹脂で固着されていることを特徴とする。
【0024】前記第1又は第2の構成の半導体装置にお
いて、特に前記第1,第2,第3の樹脂が共通した熱可
塑性樹脂であることを特徴とし、またキャップの素材と
して、銅又はアルミニウムあるいはガラスエポキシ樹脂
が使用されていることも特徴とする。
【0025】
【実施例】本発明の第1の実施例を示す図1の断面図を
参照すると、この実施例のカラスエポキシ基板1の構造
は、基板の裏面の略中央にチップ搭載部2となる凹状の
キャビティを設け、このキャビティの周辺には、他の回
路基板1と接続するための半田バンプ4が多数設けらて
いる。この半田バンプ4の代わりに、後述する図3のリ
ードピン5を設けても良い。LSIの半導体チップ8の
搭載部2のキャビティ底面には、このチップ8の電極に
各々対向する内部の半田バンプ3が設けられている。キ
ャビティの内部バンプ3は、基板1の裏面の半田バンプ
4と、電気的に各々接続されるように、基板1の内部に
は配線パターンがあり、ホールを介して外部バンプ4ま
で導出されている。
【0026】キャップ7は、基板1と同じ材料であるガ
ラスエポキシ基板を用いる。熱可塑性樹脂接着剤9とし
て商品名「スティスティックス」を、このキャップ7の
上面に接着する。チップ8の主表面のうち周辺電極を除
いた内面に、シート状の同じ接着剤9を接着しておく。
また、キャップ7の周辺にも同じ接着剤を塗布してお
く。次の工程で、前記ガラスエポキシ基板1の半田バン
プ3と半導体チップ8の電極とをフリップチップボンダ
により位置合わせした後、窒素雰囲気中で半田を加熱溶
融し、さらに、上記接着剤9をすべて軟化させ接着す
る。この作業により、チップ8の電極と基板1のバンプ
3が接続され、基板1の面とチップ8は熱伝導接着剤で
接着され、キャップ7の周辺は、基板1のキャビティの
内側面で封止されている。前記ガラスエポキシ基板1の
チップ接続部は、多数の放熱ビア11が設けられてい
る。この放熱ビア11は、0.2乃至0.3mmφのド
リル穴にCuメッキをしたものである。
【0027】まず、この放熱ビア全面に、75乃至12
5μm厚のシート状で熱伝導性が良好な可塑性樹脂の接
着剤9を仮接着し、次にチップ8を接着し、次にキャッ
プ7の中央にシート状熱伝導性熱可塑性樹脂接着剤9を
仮接着しておく。このキャップ7を、前記半導体チップ
8の裏面から被せるように、回路基板3の周辺とキャッ
プ7周辺を上述した通り、位置決めしながら加熱接着す
る。チップ8と基板1との間隙の樹脂9により、温度サ
イクル時に発生する応力を半減する構造である。このよ
うにして、第1の実施例の半導体装置が完成する。この
キャップ7は、チップ8の裏面とキャップ7周辺とに同
一の接着材料で接着され、気密封止が保たれ、バンプ接
続部の熱応力の緩和にも寄与している。尚、半導体チッ
プの電極レイアウトは、4辺に配置した単列又は千鳥状
の複数列とする。
【0028】本発明の第2実施例を示す図2の断面図を
参照すると、この実施例は、上述した第1の実施例との
違いについてのみ説明する。この実施例のガラスエポキ
シ基板1のキャビティに、放熱ビア11の代わりとし
て、放熱メタル12が用いられ、基板1を貫通して取付
けている。またキャップ7も、放熱メタル12と熱膨脹
係数が同じ素材か又は極めて近い材料がよい。例えばこ
の材料としては、銅(熱膨脹係数160乃至170×1
-7、熱伝導率403W/M/K)、またはアルミニウ
ム(熱膨脹係数203×10-7、熱伝導率236W/M
/K)が好ましい。この材料組み合わせにおいても、製
造方法は第1の実施例と同じである。
【0029】この構造の熱放散は、放熱メタル12側と
半導体チップ8裏面側とに分散されるので、極めて低熱
抵抗が可能であり、大出力のパワートランジスタが使用
できる。例えば、充分なる大きさの外付けヒートシンク
(図示せず)を取り付けたと仮定すると、1〜2℃/W
の低熱抵抗のパッケージの実現も可能である。また、半
田バンプ3の接続部の熱応力による破壊はなく、放熱メ
タル12とキャップ7との熱膨脹係数が近いので、加熱
・収縮による膨脹は両面で同様の膨脹・伸縮を行う。こ
の結果、半田バンプ3の剪断応力を最小限にする事が出
来る。
【0030】本発明の第3の実施例は、上述した第2の
実施例で示した図2と構造及び製造方法上は共通してい
るが、第2の実施例と相違する点は、キャップ7の材質
としてガラスエポキシ基板を用いている事である。半田
バンプ3の熱応力による破壊は、第1,第2の実施例と
同様な原理により、応力を最小限に抑える効果がある。
【0031】本発明の第4の実施例は、第1の実施例の
構造及び製造方法と共通するが、この実施例のキャップ
7の材質が、ガラスエポキシではなく、銅またはアルミ
ニウムを用いている。ガラスエポキシ基板1等は、第1
の実施例と共通している。
【0032】本発明の第5の実施例を示す図3を参照す
ると、この実施例は、半導体チップがフェースダウン構
造となっており、上述した第1乃至大4の実施例のフェ
ースアップ構造と相違している。
【0033】この実施例は、リードピン5が使用されて
いるが、この他に図1の如く球状あるいは半球状のバン
プであってよい。キャップ6の略中央部には、凹状のキ
ャビティが形成され、第1の実施例の樹脂9と共通した
樹脂が、半導体チップ8の裏面とキャビティとの間及び
半導体チップ8の主表面と基板1との間に、使用され
る。
【0034】キャップ6は、基板1の方形平面と共通し
た寸法を有し、この材料として銅またはアルミニウム等
の金属を用い、放熱性を改善している。このキャップ6
は、ガラスエポキシ樹脂であってもよい。基板1等の材
料は、上述した第1の実施例と共通する。
【0035】以上の通り、本発明の各実施例によれば、
半導体チップ8は、両面から特に同一材料で挟まれてお
り、温度サイクルの熱膨脹・収縮に対して、チップ8が
基板1に追従するため、バンプ接続部の応力の緩和に寄
与する。また発熱部から直接基板とキャップとに伝達さ
れるので、熱抵抗が低く、放熱効果が高い。また、使用
した熱可塑性樹脂9は、エポキシ樹脂よりも水分の透過
性が少ないので、耐湿性が向上する。また、リペア性
は、接着作業温度よりも若干高くして引き剥がすことに
より、簡単に剥離することができるため、著しく向上す
る。
【0036】
【発明の効果】以上説明したように、本発明によれば、
半導体チップと膨脹係数が大幅に異なる材料をバンプ接
続した時に、熱膨脹差によりバンプ接続部の破壊を防止
する効果と、大発熱量の半導体チップからの放熱を効率
的に行い低熱抵抗で高信頼性の半導体装置を供給する効
果が得られ、さらに基板にベアチップ実装する上でバン
プの破壊がなく、温度サイクルの耐性が向上し、チップ
表面からの放熱性も向上し、10℃/W以下の耐湿性も
向上し、セラミックパッケージに近い耐湿性を有する等
の効果が得られ、上述した各課題がことごとく達成され
る。
【図面の簡単な説明】
【図1】本発明の第1,第4の実施例の半導体装置を示
す断面図である。
【図2】本発明の第2,第3の実施例の半導体装置を示
す断面図である。
【図3】本発明の第5の実施例を示す断面図である。
【図4】(A)乃至(E)は従来の第1例の半導体装置
の製造方法を工程順に示す断面図である。
【図5】(A)乃至(C)は従来の第2例の半導体装置
の製造方法を工程順に示す断面図である。
【符号の説明】
1 配線基板 2 チップ搭載部 3,4,24 半田バンプ 5 リードピン 6,7 キャップ 8,28 半導体チップ 9,29 熱可塑性樹脂 11 放熱ビア 12 放熱メタル 13 孔 14 保護シート 15,16 接着剤 19 ポリマー挿入剤 20 ボンディングツール 22 基板電極 21 ホットプレート 23 回路基板 26 チップ電極 30 複合ペースト

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板の裏面に凹状のキャビティを
    形成し、前記キャビティの周囲の前記裏面に外部バンプ
    又は外部リードピンを形成し、前記キャビティの底面と
    半導体チップの主表面とが第1の樹脂で固着され、前記
    外部バンプ又は外部リードピンと電気的に接続されかつ
    前記キャビティの底面に形成された内部バンプと前記半
    導体チップの電極とが半田接続され、前記半導体チップ
    の裏面とキャップとが第2の樹脂で固着され、前記キャ
    ップと前記キャビティとが第3の樹脂で固着されている
    ことを特徴とする半導体装置。
  2. 【請求項2】 前記キャビティの底面が、放熱メタルと
    なっている請求項1記載の半導体装置。
  3. 【請求項3】 前記放熱メタルと前記キャップとが同一
    材料からなる請求項1記載の半導体装置。
  4. 【請求項4】 前記キャビティの底面に、多数の放熱ビ
    アが形成されている請求項1記載の半導体装置。
  5. 【請求項5】 絶縁性基板の主表面に内部バンプを形成
    し、前記基板の裏面に、前記内部バンプと電気的に接続
    された外部バンプ又は外部リードピンを形成し、キャッ
    プの裏面に凹状のキャビティを形成し、前記キャビティ
    の底面と半導体チップの裏面とが第1の樹脂で固着さ
    れ、前記半導体チップの主表面の電極と前記内部バンプ
    とが半田接続され、前記半導体チップの主表面と前記基
    板とが第2の樹脂で固着され、前記キャップのキャビテ
    ィの周端と前記基板とが第3の樹脂で固着されているこ
    とを特徴とする半導体装置。
  6. 【請求項6】 前記第1,第2,第3の樹脂は共通した
    熱可塑性樹脂である請求項1又は5記載の半導体装置。
  7. 【請求項7】 前記キャップの素材として、銅又はアル
    ミニウムあるいはガラスエポキシ樹脂が使用されている
    請求項1又は5記載の半導体装置。
JP7133699A 1995-05-31 1995-05-31 半導体装置 Expired - Lifetime JP2699929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7133699A JP2699929B2 (ja) 1995-05-31 1995-05-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7133699A JP2699929B2 (ja) 1995-05-31 1995-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH08330352A true JPH08330352A (ja) 1996-12-13
JP2699929B2 JP2699929B2 (ja) 1998-01-19

Family

ID=15110825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7133699A Expired - Lifetime JP2699929B2 (ja) 1995-05-31 1995-05-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2699929B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265772B1 (en) 1998-06-17 2001-07-24 Nec Corporation Stacked semiconductor device
WO2001065602A1 (fr) * 2000-02-28 2001-09-07 Hitachi Chemical Co., Ltd. Plaquette de connexions, dispositif semi-conducteur et procede de fabrication de la plaquette de connexions
JP2001313467A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
US6520821B1 (en) 1998-05-18 2003-02-18 Nec Corporation Device package and device encapsulation method
CN107946250A (zh) * 2017-12-20 2018-04-20 中科院微电子研究所昆山分所 一种半导体芯片及半导体芯片的封装方法
CN111354683A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种芯片基板及其制作方法、封装芯片及其封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480818B2 (ja) * 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249429A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 半導体装置
JPH04369846A (ja) * 1991-03-25 1992-12-22 Matsushita Electric Works Ltd 半導体装置の実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249429A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 半導体装置
JPH04369846A (ja) * 1991-03-25 1992-12-22 Matsushita Electric Works Ltd 半導体装置の実装方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828728B2 (en) 1998-05-18 2004-12-07 Samsung Sdi Co., Ltd. Device package with hermetically sealed cap
US7224119B2 (en) 1998-05-18 2007-05-29 Samsung Sdi Co., Ltd. Device package with a thermoplastic encapsulation cap and device encapsulation method
US6929523B2 (en) 1998-05-18 2005-08-16 Samsung Sdi Co., Ltd. Device package with hermetically sealed cap and device encapsulation method
US6520821B1 (en) 1998-05-18 2003-02-18 Nec Corporation Device package and device encapsulation method
KR100395037B1 (ko) * 1998-05-18 2003-08-19 닛폰 덴키 가부시끼 가이샤 소자 패키지 및 소자 봉지 방법
US6265772B1 (en) 1998-06-17 2001-07-24 Nec Corporation Stacked semiconductor device
JP2001313467A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2001244365A (ja) * 2000-02-28 2001-09-07 Hitachi Chem Co Ltd 配線基板、半導体装置及び配線基板の製造方法
WO2001065602A1 (fr) * 2000-02-28 2001-09-07 Hitachi Chemical Co., Ltd. Plaquette de connexions, dispositif semi-conducteur et procede de fabrication de la plaquette de connexions
US7704799B2 (en) 2000-02-28 2010-04-27 Hitachi Chemical Co., Ltd. Method of manufacturing wiring substrate
CN107946250A (zh) * 2017-12-20 2018-04-20 中科院微电子研究所昆山分所 一种半导体芯片及半导体芯片的封装方法
CN107946250B (zh) * 2017-12-20 2024-04-09 昆山微电子技术研究院 一种半导体芯片及半导体芯片的封装方法
CN111354683A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种芯片基板及其制作方法、封装芯片及其封装方法
CN111354683B (zh) * 2018-12-21 2025-05-23 深南电路股份有限公司 一种芯片基板及其制作方法、封装芯片及其封装方法

Also Published As

Publication number Publication date
JP2699929B2 (ja) 1998-01-19

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
JP3481444B2 (ja) 半導体装置及びその製造方法
JP3597754B2 (ja) 半導体装置及びその製造方法
JP4343296B2 (ja) 半導体デバイスの製造方法
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4075204B2 (ja) 積層型半導体装置
CN101258609A (zh) 使用配置于层积板上导线的垂直电子组件封装结构
US7151308B2 (en) Semiconductor chip package
JP2699929B2 (ja) 半導体装置
JPH08335663A (ja) 半導体装置及び半導体装置の製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
JP3547303B2 (ja) 半導体装置の製造方法
JP3549316B2 (ja) 配線基板
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN101625986B (zh) 芯片封装结构制程
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
TWI393197B (zh) 晶片封裝
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH10233417A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970826