JPH08330508A - 半導体集積回路およびその製造方法 - Google Patents

半導体集積回路およびその製造方法

Info

Publication number
JPH08330508A
JPH08330508A JP7131644A JP13164495A JPH08330508A JP H08330508 A JPH08330508 A JP H08330508A JP 7131644 A JP7131644 A JP 7131644A JP 13164495 A JP13164495 A JP 13164495A JP H08330508 A JPH08330508 A JP H08330508A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
die pad
pad portion
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7131644A
Other languages
English (en)
Other versions
JP3007023B2 (ja
Inventor
Hiroyuki Nakanishi
宏之 中西
Toshiya Ishio
俊也 石尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7131644A priority Critical patent/JP3007023B2/ja
Priority to US08/637,347 priority patent/US5793108A/en
Publication of JPH08330508A publication Critical patent/JPH08330508A/ja
Application granted granted Critical
Publication of JP3007023B2 publication Critical patent/JP3007023B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ２個以上の半導体チップ１１，１２を一体に
組み立てる場合に、各半導体チップの表面がダメージを
受けるのを防止できる上、コストを上昇させることなく
組み立てでき、封止樹脂２０の流入によって半導体チッ
プが変位するのを防止できる半導体集積回路およびその
製造方法を提供する。 【構成】 リードフレーム１０のダイパッド部１の片面
に、上記ダイパッド部よりも面寸法が大きい半導体チッ
プ１１の表面１１ａ側を、弾性を有する絶縁フィルム２
を挟んで接着する。半導体チップ１１の裏面１１ｂを治
具面６０に接触させた状態で、半導体チップ１１のワイ
ヤボンドを行う。ダイパッド部１の下面を治具面５５に
接触させた状態で、半導体チップ１１の裏面１１ｂに、
半導体チップ１２の裏面１２ｂを接着剤７１を介して接
着する。そのダイパッド部１の下面を治具面６５に接触
させた状態で、半導体チップ１２のワイヤボンドを行
う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、２個以上の半導体チ
ップを１つのパッケージに組み込んだ半導体集積回路お
よびその製造方法に関する。
【０００２】
【従来の技術】近年の電子機器の高機能化、軽薄短小化
に伴って、２個以上の半導体チップを１つのパッケージ
に組み込んだ半導体集積回路が鋭意開発されている。
【０００３】このような半導体集積回路としては、図９
に示すように、リードフレーム１１０のダイパッド部１
０１の両面に半導体チップ１１１，１１２を銀ペースト
１７１，１７１を介して接着したもの２００が知られて
いる(実開昭６２−１４７３６０号公報)。各半導体チッ
プ１１１，１１２の表面１１１ａ，１１２ａに設けられ
た電極１１３，１１４とリードフレーム１１０のリード
部１０５とが金属ワイヤ１０３,１０４によって接続さ
れている。１２０は封止樹脂である。
【０００４】この半導体集積回路２００は、次のような
幾つかの方法で製造されている。
【０００５】第１の製造方法では、まず、図１０(a)に
示すように、ダイパッド部１０１とリード部１０５とを
有する平板状のリードフレーム１１０を用意する。同図
(b)に示すように、このリードフレーム１１０を平坦な
治具１７０上に載置し、ダイパッド部１０１の片面にデ
ィスペンサ１７２を用いて銀ペースト１７１を塗布す
る。続いて、同図(c)に示すように、リード部１０５を
治具１５２で挟んで固定した状態で、この銀ペースト１
７１上に第１の半導体チップ１１１を載せ、ダイパッド
部１０１を治具１５０で支えつつ半導体チップ１１１の
表面１１１ａを上方からコレット１５１で押圧する。こ
れは、銀ペースト１７１を面方向に引き伸ばして、ダイ
パッド部１０１と半導体チップ１１１との密着性や平行
性を高めるためである。そして、加熱により、この銀ペ
ースト１７１を硬化させる（半導体チップ１１１のダイ
ボンド完了）。次に、同図(d)に示すように、リードフ
レーム１１０の表裏を反転させて、リード部１０５を治
具１７５で支えた状態で、ダイパッド部１０１の上記半
導体チップ１１１と反対側の面にディスペンサ１７２を
用いて銀ペースト１７１を塗布する。続いて、同図(e)
に示すように、この銀ペースト１７１上に第２の半導体
チップ１１２を載せ、リード部１０５を治具１５２で挟
んで固定した状態で、半導体チップ１１１の表面１１１
ａを治具１５５で支えつつ半導体チップ１１２の表面１
１２ａを上方からコレット１５１で押圧する。加熱によ
り、この銀ペースト１７１を硬化させる（半導体チップ
１１２のダイボンド完了）。次に、同図(f)に示すよう
に、リードフレーム１１０の表裏を反転させて、振動防
止のために半導体チップ１１２の表面１１２ａを治具１
６０で支えるとともにリード部１０５を治具１６２で押
さえて固定した状態で、半導体チップ１１１の表面に設
けられた電極（一般に表面の周縁に設けられている）１
１３とリード部１０５とをボンディングツール１６１を
用いて金ワイヤ１０３で接続する（半導体チップ１１１
のワイヤボンド完了）。さらに、同図(g)に示すよう
に、リードフレーム１１０の表裏を反転させて、半導体
チップ１１１の表面１１１ａを治具１６５で支えるとと
もにリード部１０５を治具１６２で押さえて固定した状
態で、半導体チップ１１２の表面に設けられた電極１１
４とリード部１０５とをボンディングツール１６１を用
いて金ワイヤ１０４で接続する（半導体チップ１１２の
ワイヤボンド完了）。次に、同図(h)に示すように、リ
ード部１０５の先端側（アウターリード）を除く各要素
を樹脂１２０で封止する（樹脂封止完了）。最後に、同
図(i)に示すように、リード部１０５を架橋接続してい
るダムバー（図示せず）を切断し、リード部（アウター
リード）１０５を所定の形状に折り曲げる（素子作製完
了）。
【０００６】第２の製造方法として、上述の第１の方法
において、第１の半導体チップ１１１のワイヤボンド工
程（図１０(f)）と、第２の半導体チップ１１２のワイ
ヤボンド工程（同図(g)）の順番を逆にして行う方法が
ある。
【０００７】第３の製造方法として、図１１(a)〜(h)に
示すように、第１の半導体チップ１１１のダイボンド工
程（同図(b)〜(c)）とワイヤボンド工程（同図(d)）を
先に行い、続いて第２の半導体チップ１１２のダイボン
ド工程（同図(e)〜(f)）とワイヤボンド工程（同図
(g)）を行う方法がある。なお、図１１(a)，(h)，(i)の
工程は図１０(a)，(h)，(i)の工程と同じである。
【０００８】
【発明が解決しようとする課題】しかしながら、上記第
１および第２の製造方法では、第２の半導体チップ１１
２をダイボンドする工程(図１０(e))で、第１の半導体
チップ１１１の表面１１１ａが治具１５５の面と接触し
た状態で、上方からコレット１５１によって押圧され
る。このため、治具１５５の面に残留しているシリコン
チップ片等の異物が半導体チップ１１１の表面パシベー
ション膜を傷つけ、半導体チップ１１１の表面１１１ａ
がダメージを受けるという問題がある。また、第１の半
導体チップ１１１のワイヤボンド工程（同図(f)）、第
２の半導体チップ１１２のワイヤボンド工程（同図
(g)）で、それぞれ第２の半導体チップ１１２の表面１
１２ａ、第１の半導体チップ１１１の表面１１１ａが治
具１６０，１６５の面と接触するため、同様の問題が起
こる。また、上記第３の製造方法でも、第２の半導体チ
ップ１１２のダイボンド工程（図１１(f)）、そのワイ
ヤボンド工程（同図(g)）で第１の半導体チップ１１１
の表面１１１ａが治具１５５，１６５の面と接触してダ
メージを受ける。このようなダメージを受けると、半導
体チップ１１１，１１２は、破壊されて電気的に動作し
なくなったり、組み立て直後は正常に動作しても、傷か
らしみ込んだ水分によって金属配線が酸化されて断線
し、信頼性が劣化したりする。
【０００９】この問題を避けるために、リードフレーム
の一方の面に第１の半導体チップをダイボンドし、イン
ナーリードとその半導体チップとのワイヤーボンドを行
った後、上記リードフレームの第１の半導体チップの側
だけを樹脂で封止する方法が提案されている（特開平５
−１２１４６２号公報）。この方法では、その後、上記
リードフレームの第１の半導体チップと反対側の面に第
２の半導体チップをダイボンドし、インナーリードとそ
の半導体チップとのワイヤーボンドを行った後、上記リ
ードフレームの第２の半導体チップ側を樹脂で封止す
る。この方法によれば、第２の半導体チップのダイボン
ド工程、ワイヤボンド工程で第１の半導体チップの表面
が樹脂で保護されるので上述の問題を解消することがで
きる。しかし、樹脂封止工程を２回に分けて行っている
ため、２種類の金型を用意しなければならず、設備コス
トが多くかかる。しかも、樹脂封止工程が１つ増えるた
め、結果として素子当たりのコストが増大するという問
題がある。
【００１０】また、ＴＡＢ（テープ・オートメイテッド
・ボンディング）テープの両面にそれぞれ第１、第２の
半導体チップをバンプ電極を介して取り付け、このＴＡ
Ｂテープの端子をリードフレームと接続する方法も提案
されている（特開平４−１８４９４９号公報）。この方
法では、各半導体チップの寸法や電極配置に対応するＴ
ＡＢテープを用意する必要があり、汎用性に欠ける。ま
た、樹脂封止工程で、樹脂の流入によってテープが撓ん
で、第１、第２の半導体チップが変位するおそれがあ
る。このように第１、第２の半導体チップが変位した場
合、変位した側で封止樹脂の厚みが相対的に薄くなるた
め、信頼性が損なわれる。
【００１１】そこで、この発明の目的は、２個以上の半
導体チップを一体に組み立てる場合に、各半導体チップ
の表面がダメージを受けるのを防止できる上、コストを
上昇させることなく組み立てでき、封止樹脂の流入によ
って半導体チップが変位するのを防止できる半導体集積
回路およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の半導体集積回路は、半導体チップ
を取り付けるべきダイパッド部と、このダイパッド部と
離間して設けられたリード部とを有するリードフレーム
と、表面の周縁に電極を有する２個以上の半導体チップ
とを一体に組み立てた半導体集積回路の製造方法であっ
て、上記リードフレームのダイパッド部の片面に、上記
ダイパッド部よりも面積が大きい第１の半導体チップ
ガ、この半導体チップの表面のうち上記電極の内側に存
する領域を上記ダイパッド部に対応させた状態で、弾性
を有する絶縁フィルムを介して接着され、上記第１の半
導体チップの裏面を治具の面に接触させた状態で、上記
第１の半導体チップ表面の電極と上記リード部とが第１
の金属ワイヤで接続され、上記リードフレームのダイパ
ッド部の上記第１の半導体チップと反対側の面を治具の
面に接触させた状態で、上記第１の半導体チップの裏面
に、第２の半導体チップの裏面が接着剤により接着さ
れ、上記リードフレームのダイパッド部の上記第１の半
導体チップと反対側の面を治具の面に接触させた状態
で、上記第２の半導体チップの表面に設けられた電極と
上記リード部とが第２の金属ワイヤで接続されているこ
とを特徴としている。
【００１３】また、請求項２に記載の半導体集積回路
は、請求項１に記載の半導体集積回路において、上記第
１、第２の半導体チップの少なくとも一方は、面積が異
なる複数個の予め積層された半導体チップを含み、上記
積層された下側の半導体チップの表面のうち上記電極の
内側に存する領域に、この下側の半導体チップよりも面
積が小さい上側の半導体チップの裏面が、弾性を有する
絶縁フィルムを介して接着されていることを特徴として
いる。
【００１４】また、請求項３に記載の半導体集積回路
は、請求項１に記載の半導体集積回路において、上記第
１、第２の半導体チップの少なくとも一方は、同一寸法
を持つ矩形の２個の予め積層された半導体チップを含
み、上記積層された半導体チップのうち下側の半導体チ
ップの表面に、上側の半導体チップが、上記下側の半導
体チップの隣り合う２辺に沿って設けられた電極が露出
するように略対角方向にずれた状態で、弾性を有する絶
縁フィルムを介して接着されていることを特徴としてい
る。
【００１５】また、請求項４に記載の半導体集積回路
は、請求項１に記載の半導体集積回路において、上記第
１、第２の半導体チップの少なくとも一方は、同一寸法
を持つ長方形の２個の予め積層された半導体チップを含
み、上記積層された半導体チップのうち下側の半導体チ
ップの表面に、上側の半導体チップが、上記下側の半導
体チップの対向する短辺に沿って設けられた電極が露出
するように長辺が直交した状態で、弾性を有する絶縁フ
ィルムを介して接着されていることを特徴としている。
【００１６】また、請求項５に記載の半導体集積回路の
製造方法は、半導体チップを取り付けるべきダイパッド
部と、このダイパッド部と離間して設けられたリード部
とを有するリードフレームと、表面の周縁に電極を有す
る２個以上の半導体チップとを一体に組み立てる半導体
集積回路の製造方法であって、上記リードフレームのダ
イパッド部の片面に、上記ダイパッド部よりも面積が大
きい第１の半導体チップを、この半導体チップの表面の
うち上記電極の内側に存する領域を上記ダイパッド部に
対応させた状態で、弾性を有する絶縁フィルムを挟んで
接着する工程と、上記第１の半導体チップの裏面を治具
の面に接触させた状態で、上記第１の半導体チップ表面
の電極と上記リード部とを第１の金属ワイヤで接続する
工程と、上記リードフレームのダイパッド部の上記第１
の半導体チップと反対側の面を治具の面に接触させた状
態で、上記第１の半導体チップの裏面に、第２の半導体
チップの裏面を接着剤を介して接着する工程と、上記リ
ードフレームのダイパッド部の上記第１の半導体チップ
と反対側の面を治具の面に接触させた状態で、上記第２
の半導体チップの表面に設けられた電極と上記リード部
とを第２の金属ワイヤで接続する工程を有することを特
徴としている。
【００１７】
【作用】請求項１の半導体集積回路を製造する場合、リ
ードフレームのダイパッド部の一方の面に第１の半導体
チップを接着する工程（第１の半導体チップのダイボン
ド工程）は、ダイパッド部と第１の半導体チップとの間
に弾性を有する絶縁フィルムを挟んで行われるから、こ
の工程で第１の半導体チップの表面がダメージを受ける
ことはない。また、第１の半導体チップの表面の電極と
リードフレームのリード部とを第１の金属ワイヤで接続
する工程（第１の半導体チップのワイヤボンド工程）
は、第１の半導体チップの裏面を治具の面に接触させた
状態で行われるから、この工程で第１の半導体チップの
表面がダメージを受けることはない。また、上記第１の
半導体チップの裏面に、第２の半導体チップの裏面を接
着剤を介して接着する工程（第２の半導体チップのダイ
ボンド工程）は、上記ダイパッド部の上記第１の半導体
チップの反対側の面を治具の面に接触させた状態で行わ
れるから、この工程で第１の半導体チップの表面がダメ
ージを受けることはない。また、この工程で第２の半導
体チップの表面がダイボンド用コレットによって押圧さ
れるとしても、上記ダイパッド部と第１の半導体チップ
との間の絶縁フィルムが弾性によって荷重を吸収するの
で、第２の半導体チップの表面がダメージを受けること
もない。また、第２の半導体チップの表面に設けられた
電極とリードフレームのリード部とを第２の金属ワイヤ
で接続する工程（第２の半導体チップのワイヤボンド工
程）は、上記ダイパッド部の上記第１の半導体チップの
反対側の面を治具の面に接触させた状態で行われるか
ら、この工程で第１の半導体チップの表面がダメージを
受けることはない。この後、通常は樹脂封止工程、リー
ドフレーム折り曲げ工程が続くが、これらの工程で第
１、第２の半導体チップの表面がダメージを受けること
はない。結果として、この半導体集積回路は、各半導体
チップの表面がダメージを受けることがなく製造され
る。また、樹脂封止工程が１回で済むので、コストが増
大することもない。また、樹脂封止工程では、各半導体
チップはリードフレームのダイパッド部に取り付けられ
ているので、ＴＡＢテープを介して組み立てを行う場合
と異なり、封止樹脂の流入によって半導体チップが変位
することもない。
【００１８】また、請求項２、３、４の半導体集積回路
では、それぞれ第１、第２の半導体チップの少なくとも
一方が、複数又は２個の予め積層された半導体チップを
含むので、高集積化および高機能化を進めることが容易
になる。また、第１の半導体チップや第２の半導体チッ
プとして複数の半導体チップが予め積層されているが、
積層された各半導体チップ表面の周縁に設けられた電極
が露出する構造となっているので、各半導体チップのワ
イヤボンド工程が困難になることはない。
【００１９】また、請求項５の半導体集積回路の製造方
法では、リードフレームのダイパッド部の一方の面に第
１の半導体チップを接着する工程（第１の半導体チップ
のダイボンド工程）は、ダイパッド部と第１の半導体チ
ップとの間に弾性を有する絶縁フィルムを挟んで行われ
るから、この工程で第１の半導体チップの表面がダメー
ジを受けることはない。また、第１の半導体チップの表
面の電極とリードフレームのリード部とを第１の金属ワ
イヤで接続する工程（第１の半導体チップのワイヤボン
ド工程）は、第１の半導体チップの裏面を治具の面に接
触させた状態で行われるから、この工程で第１の半導体
チップの表面がダメージを受けることはない。また、上
記第１の半導体チップの裏面に、第２の半導体チップの
裏面を接着剤を介して接着する工程（第２の半導体チッ
プのダイボンド工程）は、上記ダイパッド部の上記第１
の半導体チップの反対側の面を治具の面に接触させた状
態で行われるから、この工程で第１の半導体チップの表
面がダメージを受けることはない。また、この工程で第
２の半導体チップの表面がダイボンド用コレットによっ
て押圧されるとしても、上記ダイパッド部と第１の半導
体チップとの間の絶縁フィルムが弾性によって荷重を吸
収するので、第２の半導体チップの表面がダメージを受
けることもない。また、第２の半導体チップの表面に設
けられた電極とリードフレームのリード部とを第２の金
属ワイヤで接続する工程（第２の半導体チップのワイヤ
ボンド工程）は、上記ダイパッド部の上記第１の半導体
チップの反対側の面を治具の面に接触させた状態で行わ
れるから、この工程で第１の半導体チップの表面がダメ
ージを受けることはない。この後、通常は樹脂封止工
程、リードフレーム折り曲げ工程が続くが、これらの工
程で第１、第２の半導体チップの表面がダメージを受け
ることはない。結果として、この製造方法によれば、各
半導体チップの表面がダメージを受けることがない。ま
た、樹脂封止工程が１回で済むので、コストが増大する
こともない。また、樹脂封止工程では、各半導体チップ
はリードフレームのダイパッド部に取り付けられている
ので、ＴＡＢテープを介して組み立てを行う場合と異な
り、封止樹脂の流入によって半導体チップが変位するこ
ともない。
【００２０】
【実施例】以下、この発明の半導体集積回路およびその
製造方法を実施例により詳細に説明する。
【００２１】図２は、一実施例の製造方法により作製さ
れる半導体集積回路９０の断面構造を示している。この
半導体集積回路９０は、リードフレーム１０のダイパッ
ド部１の片面（上面）に、弾性を有する絶縁フィルムと
してのポリイミドテープ２と、第１の半導体チップ１１
と、接着剤としての銀ペースト７１と、第２の半導体チ
ップ１２を順に備えている。２０は封止樹脂である。
【００２２】この例では、各半導体チップ１１，１２の
厚さは２００μｍとなっている。各半導体チップ１１，
１２の表面１１ａ，１２ａには、その周縁に沿って電極
１３，１４が設けられている。
【００２３】リードフレーム１０は、厚さ１２５μｍの
４２アロイや銅アロイ等の金属板材料を用いて形成され
ており、矩形のダイパッド部１とリード部５とはこの図
２の断面以外の箇所で連結されている。その連結箇所に
段差を設けることによって、ダイパッド部１がリード部
５の内端側（インナーリード）よりも図において下方に
位置するように設計されている。この理由は、素子完成
状態でダイパッド部１の下側、第２の半導体チップ１２
の上側の封止樹脂２０を略同じ厚さにするためである。
リードフレーム１０のダイパッド部１の面寸法（面方向
の寸法）は、第１の半導体チップ１１表面１１ａの電極
１３，１３の内側の領域に対応する寸法に設計されてい
る。
【００２４】各半導体チップ１１，１２の表面１１ａ，
１２ａに設けられた電極１３，１４とリードフレーム１
０のリード部５とが金属ワイヤとしての金ワイヤ３，４
によって接続されている。
【００２５】この半導体集積回路９０は、次のような方
法で製造される。
【００２６】 まず、図１(a)に示すようにリードフ
レーム１０を用意する。同図(b)に示すように、このリ
ードフレーム１０を治具（図示せず）上に載置し、ダイ
パッド部１の上面に、このダイパッド部１の面寸法と等
しい面寸法を持ち、厚さ２０μｍの矩形のポリイミドテ
ープ２を供給する。この例では、ポリイミドテープ２と
して、両面に厚さ８μｍの接着剤がラミネートされた仕
様であって、全体の弾性率が６．８×１０9Ｐａ、接着
剤のみの弾性率が３．０×１０9Ｐａのものを用いる。
このようなポリイミドテープ２は、ＬＯＣ用テープ等と
して実績のあるものを採用することができる。なお、ポ
リイミド自体が熱可塑性を有し、自ら接着剤の役割を果
す１層タイプのテープを用いても良い。
【００２７】 続いて、同図(c)に示すように、上記
ポリイミドテープ２の上面に、第１の半導体チップ１１
を載置する。このとき、ポリイミドテープ２と、第１の
半導体チップ１１の表面１１ａのうち上記電極の内側に
存する領域とが対応する状態とする。そして、リード部
５を治具５２で挟んで固定した状態で、ダイパッド部１
を３００℃に熱したヒータプレート治具５０で支えつつ
半導体チップ１１の表面１１ａを上方からコレット５１
で押圧する。これにより、ダイパッド部１、ポリイミド
テープ２および第１の半導体チップ１１を一体に接着す
る（第１の半導体チップ１１のダイボンド完了）。この
工程はダイパッド部１と第１の半導体チップ１１との間
に弾性を有するポリイミドテープ２を挟んで行われるか
ら、この工程で第１の半導体チップ１１の表面１１ａが
ダメージを受けることはない。
【００２８】 次に、同図(d)に示すように、リード
フレーム１０の表裏を反転させて、振動防止のために第
１の半導体チップ１１の裏面１１ｂを治具６０で支える
とともにリード部５を治具１６２で押さえて固定した状
態で、第１の半導体チップ１１の表面１１ａに設けられ
た電極１３とリード部５とをボンディングツール６１を
用いて金ワイヤ３で接続する（第１の半導体チップ１１
のワイヤボンド完了）。この工程は、第１の半導体チッ
プ１１の裏面１１ｂを治具６０の面に接触させた状態で
行われるから、この工程で第１の半導体チップ１１の表
面１１ａがダメージを受けることはない。
【００２９】 次に、同図(e)に示すように、リード
フレーム１０の表裏を反転させて、リード部５を治具７
０で支えた状態で、第１の半導体チップ１１の裏面１１
ｂにディスペンサ７２を用いて銀ペースト７１を塗布す
る。続いて、同図(f)に示すように、リード部５を治具
５２で挟んで固定した状態で、この銀ペースト７１上に
第２の半導体チップ１２を載せ、ダイパッド部１の下面
を治具５５で支えつつ半導体チップ１２の表面１２ａを
上方からコレット５１で押圧する。そして、１８０℃程
度の温度に加熱して、銀ペースト７１（厚さ５〜１０μ
ｍ程度）を硬化させる。これにより、第１の半導体チッ
プ１１の裏面１１ａに、第２の半導体チップ１２の裏面
１２ａを銀ペースト７１を介して接着する（第２の半導
体チップ１２のダイボンド完了）。この工程は、ダイパ
ッド部１の下面を治具５５の面に接触させた状態で行わ
れるから、この工程で第１の半導体チップ１１の表面１
１ａがダメージを受けることはない。また、この工程で
は第２の半導体チップ１２の表面１２ａがコレット５１
によって押圧されるが、ダイパッド部１と第１の半導体
チップ１１との間のポリイミドテープ２が弾性によって
荷重を吸収するので、第２の半導体チップ１２の表面１
２ａがダメージを受けることもない。
【００３０】なお、接着剤として銀ペースト７１ではな
く、ポリイミド等のワニスを使用してもよい。
【００３１】 さらに、同図(g)に示すように、ダイ
パッド部１の下面を治具６５で支えるとともにリード部
５を治具６２で押さえて固定した状態で、半導体チップ
１２の表面に設けられた電極１４とリード部５とをボン
ディングツール６１を用いて金ワイヤ４で接続する（第
２の半導体チップ１２のワイヤボンド完了）。この工程
は、ダイパッド部１の下面を治具６５の面に接触させた
状態で行われるから、この工程で第１の半導体チップ１
１の表面１１ａがダメージを受けることはない。
【００３２】 次に、同図(h)に示すように、従来と
同様に、リード部５の先端側（アウターリード）を除く
各要素を樹脂２０で封止する（樹脂封止完了）。最後
に、同図(i)に示すように、リード部５を架橋接続して
いるダムバー（図示せず）を切断し、リード部（アウタ
ーリード）５を所定の形状に折り曲げる（素子作製完
了）。これらの工程で第１、第２の半導体チップ１１，
１２の表面１１ａ，１２ａがダメージを受けることはな
い。
【００３３】結果として、この製造方法によれば、各半
導体チップ１１，１２の表面１１ａ，１２ａがダメージ
を受けるのを防止することができる。また、樹脂封止工
程が１回で済むので、コストが増大することもない。ま
た、樹脂封止工程では、各半導体チップ１１，１２はリ
ードフレーム１０（のダイパッド部）に取り付けられて
いるので、ＴＡＢテープを介して組み立てを行う場合と
異なり、封止樹脂の流入によって半導体チップ１１，１
２が変位することもない。
【００３４】この例では、アウターリードを封止樹脂２
０の下面側へ折り曲げているが、逆に封止樹脂２０の上
面側へ折り曲げても良い。例えば、素子に沿って放熱フ
ィンを設けるような場合は、放熱フィンを設ける側にダ
イパッド部１がくるように、アウターリードの曲げ方向
を決定すれば良い。そのようにした場合、半導体チップ
が発する熱に対する放熱効果を高めることができる。
【００３５】上記第１、第２の半導体チップとして、複
数個の半導体チップを積層したものを用いることもでき
る。次に、そのような３つの例について述べる。
【００３６】まず、図３(a)，(b)に示すように、第１の
半導体チップとして、面寸法が異なる複数個の半導体チ
ップ１１Ａ，１１Ｂ，１１Ｃを予め積層したものを用い
る（同図(a)は平面図、同図(b)は同図(a)におけるＬ−
Ｌ線矢視断面図である。）。この例では、下側の半導体
チップ１１Ａの表面１１Ａａのうち電極１３Ａ，１３Ａ
の内側に存する領域に、この半導体チップ１１Ａよりも
面寸法が小さい半導体チップ１１Ｂの裏面１１Ｂｂが、
ポリイミドテープ２Ａを挟んで熱圧着されている。さら
に、この半導体チップ１１Ｂの表面１１Ｂａのうち電極
１３Ｂ，１３Ｂの内側に存する領域に、この半導体チッ
プ１１Ｂよりも面寸法が小さい半導体チップ１１Ｃの裏
面１１Ｃｂが、ポリイミドテープ２Ｂを挟んで熱圧着さ
れている。この第１の半導体チップと全く同様に第２の
半導体チップを複数個の半導体チップ１２Ａ，１２Ｂ，
１２Ｃで構成し、先に述べた手順〜で組み立てを行
った場合、図６に示すような半導体集積回路９０Ａが得
られる。この半導体集積回路９０Ａでは、リードフレー
ム１０のダイパッド部１の上面にポリイミドテープ２Ｃ
を挟んで第１の半導体チップ１１Ａの表面１１Ａａが接
着されるとともに、第１の半導体チップ１１Ｃの裏面１
１Ｃｂに銀ペースト７１を挟んで第２の半導体チップ１
２Ａの裏面１２Ａｂが接着されている。１４Ａ，１４
Ｂ，１４Ｃは半導体チップ１２Ａ，１２Ｂ，１２Ｃの表
面の周縁に設けられた電極、３Ａ，３Ｂ，３Ｃ，４Ａ，
４Ｂ，４Ｃは金ワイヤを示している。このようにした場
合、第１、第２の半導体チップがそれぞれ１個である場
合に比して半導体集積回路の高集積化および高機能化を
進めることができる。なお、第１、第２の半導体チップ
としてそれぞれ複数の半導体チップ１１Ａ，１１Ｂ，１
１Ｃ；１２Ａ，１２Ｂ，１２Ｃが積層されているが、積
層された各半導体チップ表面の周縁に設けられた電極１
３Ａ，１３Ｂ，１３Ｃ；１４Ａ，１４Ｂ，１４Ｃが露出
する構造となっているので、各半導体チップ１１Ａ，１
１Ｂ，１１Ｃ；１２Ａ，１２Ｂ，１２Ｃのワイヤボンド
工程が困難になることはない。また、当然ながら、半導
体チップを積層する個数は３個に限られるものではな
く、積層する個数は２個、４個等であっても良い。
【００３７】また、図４(a)，(b)に示すように、第１の
半導体チップは、面寸法が同じ２個の半導体チップ１１
Ｄ，１１Ｅを予め積層したものとしても良い（同図(a)
は平面図、同図(b)は同図(a)におけるＭ−Ｍ線矢視断面
図である。）。この例では、下側の半導体チップ１１Ｄ
の表面１１Ｄａに、上側の半導体チップ１１Ｅの裏面１
１Ｅｂが、上記半導体チップ１１Ｄの隣り合う２辺に沿
って設けられた電極１３Ｄ，１３Ｄが露出するように略
対角方向にずれた状態で、ポリイミドテープ２Ｄを挟ん
で熱圧着されている。このようにすれば同一の半導体チ
ップ１１Ｄ，１１Ｅを用いて積層を構成することができ
る。この第１の半導体チップと全く同様に第２の半導体
チップを２個の半導体チップ１２Ｄ，１２Ｅで構成し、
先に述べた手順〜で組み立てを行った場合、図７に
示すような半導体集積回路９０Ｂが得られる。この半導
体集積回路９０Ｂでは、リードフレーム１０のダイパッ
ド部１の上面にポリイミドテープ２Ｅを挟んで第１の半
導体チップ１１Ｅの表面１１Ｅａが接着されるととも
に、第１の半導体チップ１１Ｄの裏面１１Ｄｂに銀ペー
スト７１を挟んで第２の半導体チップ１２Ｄの裏面１２
Ｄｂが接着されている。１４Ｄ，１４Ｅは半導体チップ
１２Ｄ，１２Ｅの表面の周縁に設けられた電極を示して
いる。このようにした場合、第１、第２の半導体チップ
がそれぞれ１個である場合に比して半導体集積回路の高
集積化および高機能化を進めることができる。なお、第
１、第２の半導体チップとしてそれぞれ複数の半導体チ
ップ１１Ｄ，１１Ｅ；１２Ｄ，１２Ｅが積層されている
が、積層された各半導体チップ表面の周縁に設けられた
電極１３Ｄ，１３Ｅ；１４Ｄ，１４Ｅが露出する構造と
なっているので、各半導体チップ１１Ｄ，１１Ｅ；１２
Ｄ，１２Ｅのワイヤボンド工程が困難になることはな
い。
【００３８】また、図５(a)，(b)に示すように、第１の
半導体チップは、面寸法が同じ長方形である２個の半導
体チップ１１Ｆ，１１Ｇを予め積層したものとしても良
い（同図(a)は平面図、同図(b)は同図(a)におけるＭ−
Ｍ線矢視断面図である。）。この例では、下側の半導体
チップ１１Ｆの表面１１Ｆａに、上側の半導体チップ１
１Ｇの裏面１１Ｇｂが、上記下側の半導体チップの対向
する短辺に沿って設けられた電極が露出するように長辺
が直交した状態で、ポリイミドテープ２Ｆを挟んで熱圧
着されている。このようにすれば同一の半導体チップ１
１Ｆ，１１Ｇを用いて積層を構成することができる。こ
の第１の半導体チップと全く同様に第２の半導体チップ
を２個の半導体チップ１２Ｆ，１２Ｇで構成し、先に述
べた手順〜で組み立てを行った場合、図８(a)，(b)
に示すような半導体集積回路９０Ｃが得られる（図８
(a)は図５(a)におけるＮ−Ｎ線矢視断面に対応し、図８
(b)は図５(a)におけるＯ−Ｏ線矢視断面に対応してい
る。）。この半導体集積回路９０Ｃでは、リードフレー
ム１０のダイパッド部１の上面にポリイミドテープ２Ｇ
を挟んで第１の半導体チップ１１Ｇの表面１１Ｇａが接
着されるとともに、第１の半導体チップ１１Ｆの裏面１
１Ｆｂに銀ペースト７１を挟んで第２の半導体チップ１
２Ｆの裏面１２Ｆｂが接着されている。１４Ｆ，１４Ｇ
は半導体チップ１２Ｆ，１２Ｇの表面の周縁に設けられ
た電極を示している。このようにした場合、第１、第２
の半導体チップがそれぞれ１個である場合に比して半導
体集積回路の高集積化および高機能化を進めることがで
きる。なお、第１、第２の半導体チップとしてそれぞれ
複数の半導体チップ１１Ｆ，１１Ｇ；１２Ｆ，１２Ｇが
積層されているが、積層された各半導体チップ表面の周
縁に設けられた電極１３Ｆ，１３Ｇ；１４Ｆ，１４Ｇが
露出する構造となっているので、各半導体チップ１１
Ｆ，１１Ｇ；１２Ｆ，１２Ｇのワイヤボンド工程が困難
になることはない。
【００３９】なお、この発明の半導体集積回路の製造方
法は、ＳＯＰ，ＴＳＯＰ，ＵＴＳＯＰ，ＳＯＪ，ＱＦ
Ｐ，ＱＦＪ，ＤＩＰ等の様々な定形封止型の半導体集積
回路に応用できるばかりではなく、ポッティング樹脂封
止により作製される不定形な半導体集積回路にも応用で
きる。
【００４０】
【発明の効果】以上より明らかなように、請求項１の半
導体集積回路は、その構成要素である各半導体チップの
表面がダメージを受けることなく製造される。また、製
造にあたって、樹脂封止工程が１回で済むので、コスト
が増大することもない。また、樹脂封止工程では、各半
導体チップはリードフレームのダイパッド部に取り付け
られているので、ＴＡＢテープを介して組み立てを行う
場合と異なり、封止樹脂の流入によって各半導体チップ
が変位することもない。
【００４１】また、請求項２、３、４の半導体集積回路
は、それぞれ第１、第２の半導体チップの少なくとも一
方が、複数又は２個の予め積層された半導体チップを含
むので、高集積化および高機能化を容易に進めることが
できる。
【００４２】また、請求項５の半導体集積回路の製造方
法によれば、２個以上の半導体チップを１つのパッケー
ジに組み込む場合に、各半導体チップの表面がダメージ
を受けるのを防止することができる。また、樹脂封止工
程が１回で済むので、コストが増大することもない。ま
た、樹脂封止工程では、各半導体チップはリードフレー
ムのダイパッド部に取り付けられているので、ＴＡＢテ
ープを介して組み立てを行う場合と異なり、封止樹脂の
流入によって各半導体チップが変位することもない。
【図面の簡単な説明】
【図１】 この発明の一実施例の半導体集積回路の製造
工程を示すフロー図である。
【図２】 上記製造手順によって作製される半導体集積
回路の断面を示す図である。
【図３】 組み立てられるべき第１の半導体チップが複
数個の半導体チップを予め積層したものである１つの例
を示す図である。
【図４】 組み立てられるべき第１の半導体チップが複
数個の半導体チップを予め積層したものである別の例を
示す図である。
【図５】 組み立てられるべき第１の半導体チップが複
数個の半導体チップを予め積層したものであるさらに別
の例を示す図である。
【図６】 図３に示した第１の半導体チップおよび同一
構成の第２の半導体チップを用いて作製された半導体集
積回路を示す図である。
【図７】 図４に示した第１の半導体チップおよび同一
構成の第２の半導体チップを用いて作製された半導体集
積回路を示す図である。
【図８】 図５に示した第１の半導体チップおよび同一
構成の第２の半導体チップを用いて作製された半導体集
積回路を示す図である。
【図９】 従来の製造方法により作製された半導体集積
回路の断面を示す図である。
【図１０】 従来の半導体集積回路の製造工程例を示す
フロー図である。
【図１１】 従来の半導体集積回路の別の製造工程例を
示すフロー図である。
【符号の説明】
１ ダイパッド部 ２，２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ，２Ｆ，２Ｇ ポリ
イミドテープ ３，３Ａ，３Ｂ，３Ｃ，４，４Ａ，４Ｂ，４Ｃ 金ワイ
ヤ ５ リード部 １０ リードフレーム １１，１１Ａ，１１Ｂ，…，１１Ｇ 第１の半導体チッ
プ １２，１２Ａ，１２Ｂ，…，１２Ｇ 第２の半導体チッ
プ ２０ 封止樹脂 ７１ 銀ペースト

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを取り付けるべきダイパッ
    ド部と、このダイパッド部と離間して設けられたリード
    部とを有するリードフレームと、表面の周縁に電極を有
    する２個以上の半導体チップとを一体に組み立てた半導
    体集積回路であって、 上記リードフレームのダイパッド部の片面に、上記ダイ
    パッド部よりも面積が大きい第１の半導体チップが、こ
    の半導体チップの表面のうち上記電極の内側に存する領
    域を上記ダイパッド部に対応させた状態で、弾性を有す
    る絶縁フィルムを介して接着され、 上記第１の半導体チップの裏面を治具の面に接触させた
    状態で、上記第１の半導体チップ表面の電極と上記リー
    ド部とが第１の金属ワイヤで接続され、 上記リードフレームのダイパッド部の上記第１の半導体
    チップと反対側の面を治具の面に接触させた状態で、上
    記第１の半導体チップの裏面に、第２の半導体チップの
    裏面が接着剤により接着され、 上記リードフレームのダイパッド部の上記第１の半導体
    チップと反対側の面を治具の面に接触させた状態で、上
    記第２の半導体チップの表面に設けられた電極と上記リ
    ード部とが第２の金属ワイヤで接続されていることを特
    徴とする半導体集積回路。
  2. 【請求項２】 請求項１に記載の半導体集積回路におい
    て、 上記第１、第２の半導体チップの少なくとも一方は、面
    積が異なる複数個の予め積層された半導体チップを含
    み、 上記積層された下側の半導体チップの表面のうち上記電
    極の内側に存する領域に、この下側の半導体チップより
    も面積が小さい上側の半導体チップの裏面が、弾性を有
    する絶縁フィルムを介して接着されていることを特徴と
    する半導体集積回路。
  3. 【請求項３】 請求項１に記載の半導体集積回路におい
    て、 上記第１、第２の半導体チップの少なくとも一方は、同
    一寸法を持つ矩形の２個の予め積層された半導体チップ
    を含み、 上記積層された半導体チップのうち下側の半導体チップ
    の表面に、上側の半導体チップが、上記下側の半導体チ
    ップの隣り合う２辺に沿って設けられた電極が露出する
    ように略対角方向にずれた状態で、弾性を有する絶縁フ
    ィルムを介して接着されていることを特徴とする半導体
    集積回路。
  4. 【請求項４】 請求項１に記載の半導体集積回路におい
    て、 上記第１、第２の半導体チップの少なくとも一方は、同
    一寸法を持つ長方形の２個の予め積層された半導体チッ
    プを含み、 上記積層された半導体チップのうち下側の半導体チップ
    の表面に、上側の半導体チップが、上記下側の半導体チ
    ップの対向する短辺に沿って設けられた電極が露出する
    ように長辺が直交した状態で、弾性を有する絶縁フィル
    ムを介して接着されていることを特徴とする半導体集積
    回路。
  5. 【請求項５】 半導体チップを取り付けるべきダイパッ
    ド部と、このダイパッド部と離間して設けられたリード
    部とを有するリードフレームと、表面の周縁に電極を有
    する２個以上の半導体チップとを一体に組み立てる半導
    体集積回路の製造方法であって、 上記リードフレームのダイパッド部の片面に、上記ダイ
    パッド部よりも面積が大きい第１の半導体チップを、こ
    の半導体チップの表面のうち上記電極の内側に存する領
    域を上記ダイパッド部に対応させた状態で、弾性を有す
    る絶縁フィルムを挟んで接着する工程と、 上記第１の半導体チップの裏面を治具の面に接触させた
    状態で、上記第１の半導体チップ表面の電極と上記リー
    ド部とを第１の金属ワイヤで接続する工程と、上記リー
    ドフレームのダイパッド部の上記第１の半導体チップと
    反対側の面を治具の面に接触させた状態で、上記第１の
    半導体チップの裏面に、第２の半導体チップの裏面を接
    着剤を介して接着する工程と、 上記リードフレームのダイパッド部の上記第１の半導体
    チップと反対側の面を治具の面に接触させた状態で、上
    記第２の半導体チップの表面に設けられた電極と上記リ
    ード部とを第２の金属ワイヤで接続する工程を有するこ
    とを特徴とする半導体集積回路の製造方法。
JP7131644A 1995-05-30 1995-05-30 半導体集積回路およびその製造方法 Expired - Fee Related JP3007023B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7131644A JP3007023B2 (ja) 1995-05-30 1995-05-30 半導体集積回路およびその製造方法
US08/637,347 US5793108A (en) 1995-05-30 1996-04-25 Semiconductor integrated circuit having a plurality of semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7131644A JP3007023B2 (ja) 1995-05-30 1995-05-30 半導体集積回路およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08330508A true JPH08330508A (ja) 1996-12-13
JP3007023B2 JP3007023B2 (ja) 2000-02-07

Family

ID=15062880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7131644A Expired - Fee Related JP3007023B2 (ja) 1995-05-30 1995-05-30 半導体集積回路およびその製造方法

Country Status (2)

Country Link
US (1) US5793108A (ja)
JP (1) JP3007023B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094040A (ja) * 1999-09-22 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
KR100391094B1 (ko) * 2001-02-22 2003-07-12 삼성전자주식회사 듀얼 다이 패키지와 그 제조 방법
JP2007220708A (ja) * 2006-02-14 2007-08-30 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007251202A (ja) * 2007-05-24 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
US7432588B2 (en) 2004-12-28 2008-10-07 Nec Electronics Corporation Semiconductor device and method of fabricating the same

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054764A (en) * 1996-12-20 2000-04-25 Texas Instruments Incorporated Integrated circuit with tightly coupled passive components
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
SG75958A1 (en) 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
TW410452B (en) * 1999-04-28 2000-11-01 Siliconware Precision Industries Co Ltd Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
TW497376B (en) 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
JP4058607B2 (ja) * 1999-08-19 2008-03-12 セイコーエプソン株式会社 配線基板及びその製造方法、電子部品、回路基板並びに電子機器
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
KR20010064907A (ko) 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6265763B1 (en) * 2000-03-14 2001-07-24 Siliconware Precision Industries Co., Ltd. Multi-chip integrated circuit package structure for central pad chip
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6359340B1 (en) 2000-07-28 2002-03-19 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
TW546789B (en) * 2000-09-06 2003-08-11 Siliconware Precision Industries Co Ltd Dual-chip structure without die pad
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US6388313B1 (en) 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
US6603072B1 (en) 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
US6791166B1 (en) 2001-04-09 2004-09-14 Amkor Technology, Inc. Stackable lead frame package using exposed internal lead traces
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
TW544901B (en) * 2001-06-13 2003-08-01 Matsushita Electric Industrial Co Ltd Semiconductor device and manufacture thereof
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
TW499743B (en) 2001-09-13 2002-08-21 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package having a die carrier with leads extended downwardly
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP3838637B2 (ja) * 2002-06-10 2006-10-25 日東電工株式会社 ガラス基板ダイシング用粘着シートおよびガラス基板ダイシング方法
SG120073A1 (en) * 2002-07-18 2006-03-28 United Test & Assembly Ct Ltd Multiple chip semiconductor packages
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
JP2005150456A (ja) * 2003-11-17 2005-06-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100627006B1 (ko) 2004-04-01 2006-09-25 삼성전자주식회사 인덴트 칩과, 그를 이용한 반도체 패키지와 멀티 칩 패키지
US20070052079A1 (en) * 2005-09-07 2007-03-08 Macronix International Co., Ltd. Multi-chip stacking package structure
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
TW200832650A (en) * 2007-01-31 2008-08-01 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package and manufacturing method thereof
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
TWI348749B (en) * 2007-04-03 2011-09-11 Chipmos Technologies Inc Chip package structure
CN101290918B (zh) * 2007-04-17 2011-02-16 南茂科技股份有限公司 芯片封装结构
US20090051019A1 (en) * 2007-08-20 2009-02-26 Chih-Feng Huang Multi-chip module package
TWI355068B (en) * 2008-02-18 2011-12-21 Cyntec Co Ltd Electronic package structure
US8824165B2 (en) 2008-02-18 2014-09-02 Cyntec Co. Ltd Electronic package structure
KR101013563B1 (ko) * 2009-02-25 2011-02-14 주식회사 하이닉스반도체 스택 패키지
US20110248391A1 (en) * 2010-04-09 2011-10-13 Wei Qiang Jin Integrated circuit package stacking system with lead overlap and method of manufacture thereof
KR101297781B1 (ko) * 2011-09-30 2013-08-20 에스티에스반도체통신 주식회사 반도체 패키지
US20150014793A1 (en) * 2013-07-15 2015-01-15 Kai Yun Yow Pressure sensor having down-set flag
US9392691B2 (en) * 2014-07-16 2016-07-12 International Business Machines Corporation Multi-stacked electronic device with defect-free solder connection
US20240429137A1 (en) * 2023-06-20 2024-12-26 Nxp B.V. Dual leadframe semiconductor device and method therefor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
JPH0619353B2 (ja) * 1985-12-20 1994-03-16 和光純薬工業株式会社 亜硝酸塩測定用試薬組成物
JPH03165550A (ja) * 1989-11-24 1991-07-17 Hitachi Cable Ltd 高実装密度型半導体装置
JPH04155954A (ja) * 1990-10-19 1992-05-28 Nec Kyushu Ltd 半導体装置
JPH04184949A (ja) * 1990-11-20 1992-07-01 Fujitsu Miyagi Electron:Kk 半導体装置とその製造方法
JPH04302164A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JPH053284A (ja) * 1991-06-25 1993-01-08 Sony Corp 樹脂封止型半導体装置
JPH05121462A (ja) * 1991-10-24 1993-05-18 Mitsui High Tec Inc 半導体装置の製造方法
JPH06177322A (ja) * 1992-12-04 1994-06-24 Matsushita Electric Ind Co Ltd メモリ素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094040A (ja) * 1999-09-22 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
KR100391094B1 (ko) * 2001-02-22 2003-07-12 삼성전자주식회사 듀얼 다이 패키지와 그 제조 방법
US7432588B2 (en) 2004-12-28 2008-10-07 Nec Electronics Corporation Semiconductor device and method of fabricating the same
JP2007220708A (ja) * 2006-02-14 2007-08-30 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007251202A (ja) * 2007-05-24 2007-09-27 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3007023B2 (ja) 2000-02-07
US5793108A (en) 1998-08-11

Similar Documents

Publication Publication Date Title
JP3007023B2 (ja) 半導体集積回路およびその製造方法
JP2816239B2 (ja) 樹脂封止型半導体装置
JP3521758B2 (ja) 半導体装置の製造方法
JP4294161B2 (ja) スタックパッケージ及びその製造方法
JP2734463B2 (ja) 半導体装置
JP2001024135A (ja) 半導体装置の製造方法
JP2004079760A (ja) 半導体装置及びその組立方法
JP4525277B2 (ja) 半導体装置
JP2001274316A (ja) 半導体装置及びその製造方法
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH10335366A (ja) 半導体装置
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP2004253422A (ja) 半導体装置
JP3248853B2 (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JP3200488B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
JPH0621305A (ja) 半導体装置
JP3406147B2 (ja) 半導体装置
JPH0525236Y2 (ja)
JP2927066B2 (ja) 樹脂封止型半導体装置の製造方法
JP2999639B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH08279575A (ja) 半導体パッケージ
JP5234703B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees