JPH053284A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH053284A JPH053284A JP18196791A JP18196791A JPH053284A JP H053284 A JPH053284 A JP H053284A JP 18196791 A JP18196791 A JP 18196791A JP 18196791 A JP18196791 A JP 18196791A JP H053284 A JPH053284 A JP H053284A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- die pad
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止型半導体装置を安定にマルチチップ
化する。 【構成】 リードフレームのダイパッドの上下両面に半
導体チップを接着し、各半導体チップの電極をワイヤ・
ボンディングによりあるいはＴＡＢテープによりリード
フレームのインナーリードに接続する。
化する。 【構成】 リードフレームのダイパッドの上下両面に半
導体チップを接着し、各半導体チップの電極をワイヤ・
ボンディングによりあるいはＴＡＢテープによりリード
フレームのインナーリードに接続する。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装
置、特に複数の半導体チップを樹脂封止した樹脂封止型
半導体装置に関する。
置、特に複数の半導体チップを樹脂封止した樹脂封止型
半導体装置に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は一般に一個の半
導体チップを樹脂封止してなる。そして、一個の半導体
チップを樹脂封止した半導体制御装置や半導体記憶装置
を、マザーボードと称される多層回路基板上に平面的に
配置して実装していた。
導体チップを樹脂封止してなる。そして、一個の半導体
チップを樹脂封止した半導体制御装置や半導体記憶装置
を、マザーボードと称される多層回路基板上に平面的に
配置して実装していた。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来の技術によれば、樹脂封止型半導体装置から引き出さ
れる各配線が多層回路基板に占める面積の割合は、デー
タバスが多ビット化する程大きくなる。そして、配線パ
ターンの高密度化に伴って配線膜が細く且つ長くなる。
また、樹脂封止型半導体装置は多端子化する程サイズが
大きくなり、多層回路基板上に多数の樹脂封止型半導体
装置を配置したときの樹脂封止型半導体装置自身のサイ
ズの総和も大きくなる。
来の技術によれば、樹脂封止型半導体装置から引き出さ
れる各配線が多層回路基板に占める面積の割合は、デー
タバスが多ビット化する程大きくなる。そして、配線パ
ターンの高密度化に伴って配線膜が細く且つ長くなる。
また、樹脂封止型半導体装置は多端子化する程サイズが
大きくなり、多層回路基板上に多数の樹脂封止型半導体
装置を配置したときの樹脂封止型半導体装置自身のサイ
ズの総和も大きくなる。
【０００４】本発明はこのような問題点を解決すべく為
されたものであり、占有面積に対する集積回路の密度が
高い樹脂封止型半導体装置を提供することを目的とす
る。
されたものであり、占有面積に対する集積回路の密度が
高い樹脂封止型半導体装置を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明樹脂封止型半導体
装置は、ダイパッドの表裏両面に半導体チップを接着
し、樹脂封止したことを特徴とする。
装置は、ダイパッドの表裏両面に半導体チップを接着
し、樹脂封止したことを特徴とする。
【０００６】
【実施例】以下、本発明樹脂封止型半導体装置を図示実
施例に従って詳細に説明する。図（Ａ）、（Ｂ）は本発
明樹脂封止型半導体装置の一つの実施例を示すもので、
（Ａ）は樹脂封止前の状態を示す断面図、（Ｂ）は封止
樹脂の第１の半導体チップより上の部分を切り欠いて示
す断面図であり、図２はダイパッドに第１の半導体チッ
プを取り付けた状態の斜視図である。図面において、１
はリードフレーム５のダイパッド、２ａは該ダイパッド
１の裏面に上面が低応力エポキシ樹脂３を介して接着さ
れた第１の半導体チップで、例えばメモリである。尚、
第１の半導体チップ２ａはその両端部の電極４、４、…
がダイパッド１から食み出している。
施例に従って詳細に説明する。図（Ａ）、（Ｂ）は本発
明樹脂封止型半導体装置の一つの実施例を示すもので、
（Ａ）は樹脂封止前の状態を示す断面図、（Ｂ）は封止
樹脂の第１の半導体チップより上の部分を切り欠いて示
す断面図であり、図２はダイパッドに第１の半導体チッ
プを取り付けた状態の斜視図である。図面において、１
はリードフレーム５のダイパッド、２ａは該ダイパッド
１の裏面に上面が低応力エポキシ樹脂３を介して接着さ
れた第１の半導体チップで、例えばメモリである。尚、
第１の半導体チップ２ａはその両端部の電極４、４、…
がダイパッド１から食み出している。
【０００７】２ｂは上記ダイパッド１の表面に下面が低
応力エポキシ樹脂３を介して接着された第２の半導体チ
ップで、例えばＣＰＵ、ロジックアレイであり、第１の
半導体チップ２ａより小さい。リードフレーム５は、第
１の半導体チップ２ａに接続される各インナーリードは
デプレスにより第２の半導体チップ２ａと同じ高さまで
低くされ、該各インナーリードの肩部と第１の半導体チ
ップ２ａの各電極４、４、…とはワイヤ６、６、…を介
して電気的に接続されている。尚、ダイパッド１はデプ
レスによりインナーリードの先端よりも高く、インナー
リードの肩部よりも低いところに位置するようにされて
いる。
応力エポキシ樹脂３を介して接着された第２の半導体チ
ップで、例えばＣＰＵ、ロジックアレイであり、第１の
半導体チップ２ａより小さい。リードフレーム５は、第
１の半導体チップ２ａに接続される各インナーリードは
デプレスにより第２の半導体チップ２ａと同じ高さまで
低くされ、該各インナーリードの肩部と第１の半導体チ
ップ２ａの各電極４、４、…とはワイヤ６、６、…を介
して電気的に接続されている。尚、ダイパッド１はデプ
レスによりインナーリードの先端よりも高く、インナー
リードの肩部よりも低いところに位置するようにされて
いる。
【０００８】７は第２の半導体チップ２ｂの電極８、
８、…とリードフレーム５のインナーリードとの間を接
続するためのＴＡＢテープで、例えばポリイミド（ある
いはカラエポ系樹脂等）からなる平面形状矩形枠状のベ
ースキャリア９の表面にそれを内側から外側によぎるよ
うにリード１０、１０、…が形成されている。そして、
各リード１０、１０、…の内端部は例えば金バンプ１
１、１１、…を介して第２の半導体チップ２ｂの電極
８、８、…に接続され、外端部はリードフレーム５のリ
ードに接続されている。
８、…とリードフレーム５のインナーリードとの間を接
続するためのＴＡＢテープで、例えばポリイミド（ある
いはカラエポ系樹脂等）からなる平面形状矩形枠状のベ
ースキャリア９の表面にそれを内側から外側によぎるよ
うにリード１０、１０、…が形成されている。そして、
各リード１０、１０、…の内端部は例えば金バンプ１
１、１１、…を介して第２の半導体チップ２ｂの電極
８、８、…に接続され、外端部はリードフレーム５のリ
ードに接続されている。
【０００９】尚、１２、１２、１２、１２はダイパッド
１を支持するサポートバーで、樹脂封止型半導体装置の
最終的段階では封止樹脂１３（図１では２点鎖線で示
す）から露出した部分は切断除去される。
１を支持するサポートバーで、樹脂封止型半導体装置の
最終的段階では封止樹脂１３（図１では２点鎖線で示
す）から露出した部分は切断除去される。
【００１０】本樹脂封止型半導体装置においては、第１
の半導体チップ２ａに半導体装置の一対の相対する側縁
部にのみ電極４、４、…が形成されており、第２の半導
体チップ２ｂには４つの側縁部にすべて電極８、８、…
が形成されている。そして、第１の半導体チップ２ａの
電極４、４、…はほとんどリードフレーム５のインナー
リード５ａ、５ａ、…及びＴＡＢリード７のリード１
０、１０、…を介して第２の半導体チップ２ｂの電極
８、８、…と接続されている。即ち、アドレス線、デー
タ入出力線の互いに対応するものどうしが樹脂封止型半
導体装置内部で接続されている。
の半導体チップ２ａに半導体装置の一対の相対する側縁
部にのみ電極４、４、…が形成されており、第２の半導
体チップ２ｂには４つの側縁部にすべて電極８、８、…
が形成されている。そして、第１の半導体チップ２ａの
電極４、４、…はほとんどリードフレーム５のインナー
リード５ａ、５ａ、…及びＴＡＢリード７のリード１
０、１０、…を介して第２の半導体チップ２ｂの電極
８、８、…と接続されている。即ち、アドレス線、デー
タ入出力線の互いに対応するものどうしが樹脂封止型半
導体装置内部で接続されている。
【００１１】本樹脂封止型半導体装置によれば、２つの
半導体チップ２ａ、２ｂはダイパッド１の両面に配置さ
れ樹脂封止されているので、装置の占有面積を広くする
ことなくマルチチップ化して装置内部の回路集積密度を
高めることができる。そして、樹脂封止型半導体装置内
部の半導体チップ２ａと２ｂとの間における電気的接続
は、封止樹脂１３内部で行われ、樹脂封止型半導体装置
を搭載する多層回路基板の配線により行う必要がない。
従って、多層回路基板の配線の数を多く、配線長を長
く、配線密度等を高くすることなく大容量の回路を実装
できる。
半導体チップ２ａ、２ｂはダイパッド１の両面に配置さ
れ樹脂封止されているので、装置の占有面積を広くする
ことなくマルチチップ化して装置内部の回路集積密度を
高めることができる。そして、樹脂封止型半導体装置内
部の半導体チップ２ａと２ｂとの間における電気的接続
は、封止樹脂１３内部で行われ、樹脂封止型半導体装置
を搭載する多層回路基板の配線により行う必要がない。
従って、多層回路基板の配線の数を多く、配線長を長
く、配線密度等を高くすることなく大容量の回路を実装
できる。
【００１２】また、本樹脂封止型半導体装置によれば、
ダイパッド１に半導体チップ２ａ、２ｂに接着した状態
で、即ちダイパッド１をベースとしてＴＡＢテープの接
続、ワイヤボンディングができ、組立がやり易くなる。
そして、樹脂封止時においても半導体チップ２ａ、２ｂ
はダイパッド１の両面に固定されているので注入されて
くる樹脂によって動く虞れが少ない。従って、不良も生
じにくくなり、マルチチップ化が容易になる。
ダイパッド１に半導体チップ２ａ、２ｂに接着した状態
で、即ちダイパッド１をベースとしてＴＡＢテープの接
続、ワイヤボンディングができ、組立がやり易くなる。
そして、樹脂封止時においても半導体チップ２ａ、２ｂ
はダイパッド１の両面に固定されているので注入されて
くる樹脂によって動く虞れが少ない。従って、不良も生
じにくくなり、マルチチップ化が容易になる。
【００１３】図３及び図４は本発明樹脂封止型半導体装
置の他の実施例を示すものであり、図３は封止樹脂の第
２の半導体チップより上側を切り欠いて示す平面図、図
４はダイパッドと第１の半導体チップを示す斜視図であ
る。本実施例は、ダイパッド１の相対する一対の側辺部
（第１の半導体チップ２ａの電極４、４、…が形成され
ていない方と対応する一対の側辺部）を少し張り出さ
せ、ダイパッド１の面積を広くすることにより放熱性を
高めると共に、張り出した部分１４、１４に接着性強化
用孔１５、１５、…を形成し、樹脂封止したときに封止
樹脂１３がこの孔１５、１５、…に入って接着力が強く
なるようにしたものである。尚、それ以外の点では本実
施例は、図１、図２に示す実施例と異なるところはな
い。
置の他の実施例を示すものであり、図３は封止樹脂の第
２の半導体チップより上側を切り欠いて示す平面図、図
４はダイパッドと第１の半導体チップを示す斜視図であ
る。本実施例は、ダイパッド１の相対する一対の側辺部
（第１の半導体チップ２ａの電極４、４、…が形成され
ていない方と対応する一対の側辺部）を少し張り出さ
せ、ダイパッド１の面積を広くすることにより放熱性を
高めると共に、張り出した部分１４、１４に接着性強化
用孔１５、１５、…を形成し、樹脂封止したときに封止
樹脂１３がこの孔１５、１５、…に入って接着力が強く
なるようにしたものである。尚、それ以外の点では本実
施例は、図１、図２に示す実施例と異なるところはな
い。
【００１４】尚、上記実施例においては、ＴＡＢテープ
としてベースにポリイミド樹脂を用いたものを使用して
いたが、ＴＡＢリードの長さが長くなったりした場合の
取扱い容易性やリード変形性を考慮して強度の強いガラ
エポ系樹脂フィルムによりベースを形成したものを用い
るようにしても良い。また、上記実施例においては、ダ
イパッド１と半導体チップ２ａ、２ｂを接着する接着剤
３として低応力エポキシ樹脂を用いていたが、それに代
えて熱可塑性接着剤が両面に塗布されたポリイミドフィ
ルムを用いるようにしても良い。また、上記実施例にお
いては第１の半導体チップ２ａの電極４、４、…とイン
ナーリード５ａ、５ａ、…との接続をワイヤ６により行
っているが、第２の半導体チップ２ｂの電極８、８、…
とインナーリード５ａ、５ａ、…の肩部との接続と同様
にＴＡＢテープを用いて接続するようにしても良い。
としてベースにポリイミド樹脂を用いたものを使用して
いたが、ＴＡＢリードの長さが長くなったりした場合の
取扱い容易性やリード変形性を考慮して強度の強いガラ
エポ系樹脂フィルムによりベースを形成したものを用い
るようにしても良い。また、上記実施例においては、ダ
イパッド１と半導体チップ２ａ、２ｂを接着する接着剤
３として低応力エポキシ樹脂を用いていたが、それに代
えて熱可塑性接着剤が両面に塗布されたポリイミドフィ
ルムを用いるようにしても良い。また、上記実施例にお
いては第１の半導体チップ２ａの電極４、４、…とイン
ナーリード５ａ、５ａ、…との接続をワイヤ６により行
っているが、第２の半導体チップ２ｂの電極８、８、…
とインナーリード５ａ、５ａ、…の肩部との接続と同様
にＴＡＢテープを用いて接続するようにしても良い。
【００１５】
【発明の効果】本発明樹脂封止型半導体装置は、第１の
半導体チップの上面にダイパッドを接着し、上記ダイパ
ッドの上面に該第１の半導体チップよりも小さな第２の
半導体チップを接着し、該第１の半導体チップと第２の
半導体チップの各電極をリードフレームのインナーリー
ドに電気的に接続したことを特徴とするものである。本
樹脂封止型半導体装置によれば２つの半導体チップがダ
イパッドの両面に接着され樹脂封止されているので装置
の占有面積を広くすることなくマルチチップ化して装置
の集積回路の集積密度を高めることができる。そして、
ダイパッドの両面に半導体チップを接着し、その状態で
ＴＡＢテープを用いる等して電極とインナーリードとの
接続をし、樹脂封止することができるので半導体チップ
を安定にした状態で組立ができる。また、樹脂封止型半
導体装置の内部で２つの半導体チップ間の電気的接続が
できるので、樹脂封止型半導体装置を実装する回路基板
の配線膜の数、集積密度を低減することが可能になる。
半導体チップの上面にダイパッドを接着し、上記ダイパ
ッドの上面に該第１の半導体チップよりも小さな第２の
半導体チップを接着し、該第１の半導体チップと第２の
半導体チップの各電極をリードフレームのインナーリー
ドに電気的に接続したことを特徴とするものである。本
樹脂封止型半導体装置によれば２つの半導体チップがダ
イパッドの両面に接着され樹脂封止されているので装置
の占有面積を広くすることなくマルチチップ化して装置
の集積回路の集積密度を高めることができる。そして、
ダイパッドの両面に半導体チップを接着し、その状態で
ＴＡＢテープを用いる等して電極とインナーリードとの
接続をし、樹脂封止することができるので半導体チップ
を安定にした状態で組立ができる。また、樹脂封止型半
導体装置の内部で２つの半導体チップ間の電気的接続が
できるので、樹脂封止型半導体装置を実装する回路基板
の配線膜の数、集積密度を低減することが可能になる。
【図１】（Ａ）、（Ｂ）は本発明樹脂封止型半導体装置
の一つの実施例を示すもので、（Ａ）は断面図、（Ｂ）
は封止樹脂の上部を切り欠いて示す平面図である。
の一つの実施例を示すもので、（Ａ）は断面図、（Ｂ）
は封止樹脂の上部を切り欠いて示す平面図である。
【図２】上記実施例のダイパッドの裏面に第１の半導体
チップの表面を接着した状態を示す斜視図である。
チップの表面を接着した状態を示す斜視図である。
【図３】本発明樹脂封止型半導体装置の他の実施例の封
止樹脂の上部を切り欠いて示す平面図である。
止樹脂の上部を切り欠いて示す平面図である。
【図４】上記他の実施例のダイパッドの裏面に第１の半
導体チップの表面を接着した状態を示す斜視図である。
導体チップの表面を接着した状態を示す斜視図である。
１ ダイパッド ２ａ 第１の半導体チップ ２ｂ 第２の半導体チップ ４ 第１の半導体チップの電極 ５ リードフレーム ５ａ リードフレームのリード ８ 第２の半導体チップの電極 １３ 封止樹脂
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年１１月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【実施例】以下、本発明樹脂封止型半導体装置を図示実
施例に従って詳細に説明する。図１（Ａ）、（Ｂ）は本
発明樹脂封止型半導体装置の一つの実施例を示すもの
で、（Ａ）は樹脂封止前の状態を示す断面図、（Ｂ）は
封止樹脂の第２の半導体チップより上の部分を切り欠い
て示す断面図であり、図２はダイパッドに第１の半導体
チップを取り付けた状態の斜視図である。図面におい
て、１はリードフレーム５のダイパッド、２ａは該ダイ
パッド１の裏面に上面が低応力エポキシ樹脂３を介して
接着された第１の半導体チップで、例えばメモリであ
る。尚、第１の半導体チップ２ａはその両端部の電極
４、４、…がダイパッド１から食み出している。
施例に従って詳細に説明する。図１（Ａ）、（Ｂ）は本
発明樹脂封止型半導体装置の一つの実施例を示すもの
で、（Ａ）は樹脂封止前の状態を示す断面図、（Ｂ）は
封止樹脂の第２の半導体チップより上の部分を切り欠い
て示す断面図であり、図２はダイパッドに第１の半導体
チップを取り付けた状態の斜視図である。図面におい
て、１はリードフレーム５のダイパッド、２ａは該ダイ
パッド１の裏面に上面が低応力エポキシ樹脂３を介して
接着された第１の半導体チップで、例えばメモリであ
る。尚、第１の半導体チップ２ａはその両端部の電極
４、４、…がダイパッド１から食み出している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】２ｂは上記ダイパッド１の表面に下面が低
応力エポキシ樹脂３を介して接着された第２の半導体チ
ップで、例えばＣＰＵ、ロジックアレイであり、第１の
半導体チップ２ａより小さい。リードフレーム５は、第
１の半導体チップ２ａに接続される各インナーリードは
デプレスにより第１の半導体チップ２ａと同じ高さまで
低くされ、該各インナーリードの肩部と第１の半導体チ
ップ２ａの各電極４、４、…とはワイヤ６、６、…を介
して電気的に接続されている。尚、ダイパッド１はデプ
レスによりインナーリードの先端よりも高く、インナー
リードの肩部よりも低いところに位置するようにされて
いる。
応力エポキシ樹脂３を介して接着された第２の半導体チ
ップで、例えばＣＰＵ、ロジックアレイであり、第１の
半導体チップ２ａより小さい。リードフレーム５は、第
１の半導体チップ２ａに接続される各インナーリードは
デプレスにより第１の半導体チップ２ａと同じ高さまで
低くされ、該各インナーリードの肩部と第１の半導体チ
ップ２ａの各電極４、４、…とはワイヤ６、６、…を介
して電気的に接続されている。尚、ダイパッド１はデプ
レスによりインナーリードの先端よりも高く、インナー
リードの肩部よりも低いところに位置するようにされて
いる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】７は第２の半導体チップ２ｂの電極８、
８、…とリードフレーム５のインナーリードとの間を接
続するためのＴＡＢテープで、例えばポリイミド（ある
いはカラエポ系樹脂等）からなる平面形状矩形枠状のベ
ースフィルム９の表面にそれを内側から外側によぎるよ
うにリード１０、１０、…が形成されている。そして、
各リード１０、１０、…の内端部は例えば金バンプ１
１、１１、…を介して第２の半導体チップ２ｂの電極
８、８、…に接続され、外端部はリードフレーム５のリ
ードに接続されている。
８、…とリードフレーム５のインナーリードとの間を接
続するためのＴＡＢテープで、例えばポリイミド（ある
いはカラエポ系樹脂等）からなる平面形状矩形枠状のベ
ースフィルム９の表面にそれを内側から外側によぎるよ
うにリード１０、１０、…が形成されている。そして、
各リード１０、１０、…の内端部は例えば金バンプ１
１、１１、…を介して第２の半導体チップ２ｂの電極
８、８、…に接続され、外端部はリードフレーム５のリ
ードに接続されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】
【発明の効果】本発明樹脂封止型半導体装置は、第１の
半導体チップの上面にダイパッドを接着し、上記ダイパ
ッドの上面に該第１の半導体チップよりも小さな第２の
半導体チップを接着し、該第１の半導体チップと第２の
半導体チップの各電極をリードフレームのインナーリー
ドに電気的に接続したことを特徴とするものである。本
樹脂封止型半導体装置によれば２つの半導体チップがダ
イパッドの両面に接着され樹脂封止されているので装置
の占有面積を広くすることなくマルチチップ化して装置
の集積回路の集積密度を高めることができる。そして、
ダイパッドの両面に半導体チップを接着し、その状態で
ＴＡＢテープを用いる等して電極とインナーリードとの
接続をし、樹脂封止することができるので半導体チップ
を安定にした状態で組立ができる。また、樹脂封止型半
導体装置の内部で２つの半導体チップ間の電気的接続が
できるので、樹脂封止型半導体装置を実装する回路基板
の配線膜の数を低減し、集積密度を高めることが可能に
なる。
半導体チップの上面にダイパッドを接着し、上記ダイパ
ッドの上面に該第１の半導体チップよりも小さな第２の
半導体チップを接着し、該第１の半導体チップと第２の
半導体チップの各電極をリードフレームのインナーリー
ドに電気的に接続したことを特徴とするものである。本
樹脂封止型半導体装置によれば２つの半導体チップがダ
イパッドの両面に接着され樹脂封止されているので装置
の占有面積を広くすることなくマルチチップ化して装置
の集積回路の集積密度を高めることができる。そして、
ダイパッドの両面に半導体チップを接着し、その状態で
ＴＡＢテープを用いる等して電極とインナーリードとの
接続をし、樹脂封止することができるので半導体チップ
を安定にした状態で組立ができる。また、樹脂封止型半
導体装置の内部で２つの半導体チップ間の電気的接続が
できるので、樹脂封止型半導体装置を実装する回路基板
の配線膜の数を低減し、集積密度を高めることが可能に
なる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/60 ３０１ Ｂ 6918−4Ｍ ３１１ Ｒ 6918−4Ｍ 23/28 Ａ 8617−4Ｍ 23/50 Ｗ 9272−4Ｍ Ｓ 9272−4Ｍ
Claims (1)
- 【特許請求の範囲】 【請求項１】 第１の半導体チップの上面にダイパッド
を接着し、上記ダイパッドの上面に上記第１の半導体チ
ップよりも小さな第２の半導体チップを接着し、上記第
１の半導体チップと第２の半導体チップの各電極をリー
ドフレームのインナーリードに電気的に接続したことを
特徴とする樹脂封止型半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18196791A JPH053284A (ja) | 1991-06-25 | 1991-06-25 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18196791A JPH053284A (ja) | 1991-06-25 | 1991-06-25 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053284A true JPH053284A (ja) | 1993-01-08 |
Family
ID=16109998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18196791A Pending JPH053284A (ja) | 1991-06-25 | 1991-06-25 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053284A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793108A (en) * | 1995-05-30 | 1998-08-11 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit having a plurality of semiconductor chips |
| US6777264B2 (en) | 2000-03-07 | 2004-08-17 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device having a die pad without a downset |
| TWI384601B (zh) * | 2008-05-12 | 2013-02-01 | 日月光半導體製造股份有限公司 | 封裝結構及其製造方法 |
-
1991
- 1991-06-25 JP JP18196791A patent/JPH053284A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793108A (en) * | 1995-05-30 | 1998-08-11 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit having a plurality of semiconductor chips |
| US6777264B2 (en) | 2000-03-07 | 2004-08-17 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device having a die pad without a downset |
| TWI384601B (zh) * | 2008-05-12 | 2013-02-01 | 日月光半導體製造股份有限公司 | 封裝結構及其製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6458625B2 (en) | Multi chip semiconductor package and method of construction | |
| KR100441532B1 (ko) | 반도체장치 | |
| US5637828A (en) | High density semiconductor package | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US20020158318A1 (en) | Multi-chip module | |
| WO1997044822A1 (en) | Ultra thin ball grid array package using a flex tape or printed wiring board substrate and method | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| KR20020000325A (ko) | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 | |
| CN101256966A (zh) | 半导体器件及制备方法 | |
| KR19990013363A (ko) | 칩 규모 패키지 및 그 제조 방법 | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| KR20000040586A (ko) | 회로배선이 형성된 기판을 갖는 멀티 칩 패키지 | |
| JP2682200B2 (ja) | 半導体装置 | |
| KR20040013736A (ko) | 반도체 패키지 제조방법 | |
| JP3250992B2 (ja) | 積層チップパッケージ | |
| JP3267671B2 (ja) | 半導体装置 | |
| JPH0697666A (ja) | 電子装置 | |
| JP2000269376A (ja) | 半導体装置 |