JPH08330710A - プリント配線板電極部の金属めっき加工方法 - Google Patents
プリント配線板電極部の金属めっき加工方法Info
- Publication number
- JPH08330710A JPH08330710A JP7138250A JP13825095A JPH08330710A JP H08330710 A JPH08330710 A JP H08330710A JP 7138250 A JP7138250 A JP 7138250A JP 13825095 A JP13825095 A JP 13825095A JP H08330710 A JPH08330710 A JP H08330710A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- wiring board
- printed wiring
- electrode portion
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0542—Continuous temporary metal layer over metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/135—Electrophoretic deposition of insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 ソルダーマクスを必要とせずにプリント配線
板の電極部に厚付け金属めっきを施す方法の提供。 【構成】 プリント配線板の電極部に金属めっきを施す
に際し、(Ａ)回路形成されたプリント配線板の全表面に
銅めっきを施す工程と、(Ｂ)プリント配線内の電極部以
外にめっきレジスト被膜を形成し、めっきレジスト被膜
で被覆されていない電極部に電解金属めっき処理を少な
くとも一回行った後残っためっきレジスト被膜を除去す
る工程と、(Ｃ)必要に応じて工程(Ｂ)を必要回数繰り返
す工程と、(Ｄ)電極部を含む回路部にエッチングレジス
ト被膜を形成する工程と、(Ｅ)エッチングにより回路部
以外の銅めっき部分を除去した後、エッチングレジスト
被膜を剥離する工程とを順次行うことを特徴とするプリ
ント配線板電極部の金属めっき加工方法。
板の電極部に厚付け金属めっきを施す方法の提供。 【構成】 プリント配線板の電極部に金属めっきを施す
に際し、(Ａ)回路形成されたプリント配線板の全表面に
銅めっきを施す工程と、(Ｂ)プリント配線内の電極部以
外にめっきレジスト被膜を形成し、めっきレジスト被膜
で被覆されていない電極部に電解金属めっき処理を少な
くとも一回行った後残っためっきレジスト被膜を除去す
る工程と、(Ｃ)必要に応じて工程(Ｂ)を必要回数繰り返
す工程と、(Ｄ)電極部を含む回路部にエッチングレジス
ト被膜を形成する工程と、(Ｅ)エッチングにより回路部
以外の銅めっき部分を除去した後、エッチングレジスト
被膜を剥離する工程とを順次行うことを特徴とするプリ
ント配線板電極部の金属めっき加工方法。
Description
【０００１】
【産業上の利用分野】本発明はプリント配線板電極部の
金属めっき加工方法に関する。特に本発明はプリント配
線板の電極部に電解金属めっきの厚付けによって、その
後のＬＳＩチップや他のチップ部品などのワイヤーボン
ディングや半田パンプによる実装時の信頼性を高めた、
プリント配線板電極部の金属めっき加工方法に関するも
のである。
金属めっき加工方法に関する。特に本発明はプリント配
線板の電極部に電解金属めっきの厚付けによって、その
後のＬＳＩチップや他のチップ部品などのワイヤーボン
ディングや半田パンプによる実装時の信頼性を高めた、
プリント配線板電極部の金属めっき加工方法に関するも
のである。
【０００３】
【従来の技術】従来からプリント配線板の電極部にはＬ
ＳＩチップや他のチップ部品との接続時にワイヤーボン
ディングによって実装するために、ニッケル下地めっき
層と上に形成された金めっき層からなる２層金属層が形
成されたり、半田バンプによって実装するために半田め
っき層が形成されたりしている。
ＳＩチップや他のチップ部品との接続時にワイヤーボン
ディングによって実装するために、ニッケル下地めっき
層と上に形成された金めっき層からなる２層金属層が形
成されたり、半田バンプによって実装するために半田め
っき層が形成されたりしている。
【０００４】従来のプリント配線板の電極部へのメッキ
加工は図２に示すような工程により、無電解めっきを用
いて行なわれていた。
加工は図２に示すような工程により、無電解めっきを用
いて行なわれていた。
【０００５】図２(a)は基板１上に形成された回路２を
示す。回路２は、従来から一般に知られている銅張り板
もしくは銅めっき板のエッチングレジストを用いたパタ
ーンエッチングにより、形成される。この時の基板は一
般にはスルーホールを有するものであるが、スルーホー
ルのない基板でも特に構わない。次いで図２(b)に示す
ように、回路形成されたプリント配線板の電極部１０を
残してソルダーマクス７を形成する。このソルダーマク
ス７は感光性のソルダーマクス用樹脂組成物を用いて感
光性樹脂被膜を形成し、次いで電極部分が遮光されたパ
ターンマスクを介して露光、現像処理にて所望のソルダ
ーマクス被膜を形成する。次いで、図２(c)に示すよう
に、電極部に無電解金属めっき８を施す。この無電解金
属めっきとしてはＬＳＩチップのワイヤーボンディング
用として一般的な無電解ニッケルに形成されたニッケル
層を下地とし、さらにその上に無電解金めっきが施され
る。あるいは別用途として他のチップ部品の実装時のク
リーム半田代替として無電解半田めっき層が形成され
る。無電解ニッケルめっきの場合通常９０℃、４０分で
約２μのニッケルめっき被膜が形成される。無電解金め
っきの場合通常９０℃、１０分で約０.３μの金めっき
被膜が形成される。無電解半田の場合通常７０℃、２０
分で約１０μの半田めっき被膜が形成される。
示す。回路２は、従来から一般に知られている銅張り板
もしくは銅めっき板のエッチングレジストを用いたパタ
ーンエッチングにより、形成される。この時の基板は一
般にはスルーホールを有するものであるが、スルーホー
ルのない基板でも特に構わない。次いで図２(b)に示す
ように、回路形成されたプリント配線板の電極部１０を
残してソルダーマクス７を形成する。このソルダーマク
ス７は感光性のソルダーマクス用樹脂組成物を用いて感
光性樹脂被膜を形成し、次いで電極部分が遮光されたパ
ターンマスクを介して露光、現像処理にて所望のソルダ
ーマクス被膜を形成する。次いで、図２(c)に示すよう
に、電極部に無電解金属めっき８を施す。この無電解金
属めっきとしてはＬＳＩチップのワイヤーボンディング
用として一般的な無電解ニッケルに形成されたニッケル
層を下地とし、さらにその上に無電解金めっきが施され
る。あるいは別用途として他のチップ部品の実装時のク
リーム半田代替として無電解半田めっき層が形成され
る。無電解ニッケルめっきの場合通常９０℃、４０分で
約２μのニッケルめっき被膜が形成される。無電解金め
っきの場合通常９０℃、１０分で約０.３μの金めっき
被膜が形成される。無電解半田の場合通常７０℃、２０
分で約１０μの半田めっき被膜が形成される。
【０００６】上記図２に示す従来のめっき加工方法にお
いて、無電解ニッケルおよび金めっきの場合の金めっき
厚は最大でも０.５μであり、ワイヤーボンディングの
信頼性の点から望ましい１μを達成出来ていない。無電
解金めっきは高温で、長時間めっき処理しなければなら
ないが、その間にソルダーマスクに化学的損傷を与えや
すく、ソルダーマクスのめっき耐性および密着性の点で
まだ問題点が多い。さらに無電解半田めっきでは最大で
も１５μであり、クリーム半田の代用として望ましい３
０μが得られない。それは無電解半田めっきの化学反応
は、めっき液中の錫、鉛イオンと銅回路から溶出した銅
イオンの置換反応により起こるものと考えられ、ある程
度の膜厚になった半田めっきはプリント配線板電極部の
銅面を覆い、銅のめっき液中への溶出を阻害することで
置換反応を停止させるものと考えられている。このこと
は無電解半田めっきで電極部を加工する場合、必要とす
る半田めっき厚と同程度の下地銅厚が溶解されることを
あらわし、あらかじめ下地銅厚を厚くしておく考慮が必
要がある。さらにはスルーホール内の銅厚の減少は、接
続の信頼性の低下につながり、銅厚減少に対する対策が
必要である。ところが、銅厚の厚いものを形成して、エ
ッチングなどで回路を形成することも考えられるが、一
般的にはファインパターンが得られず、高密度プリント
配線板を形成するには問題である。
いて、無電解ニッケルおよび金めっきの場合の金めっき
厚は最大でも０.５μであり、ワイヤーボンディングの
信頼性の点から望ましい１μを達成出来ていない。無電
解金めっきは高温で、長時間めっき処理しなければなら
ないが、その間にソルダーマスクに化学的損傷を与えや
すく、ソルダーマクスのめっき耐性および密着性の点で
まだ問題点が多い。さらに無電解半田めっきでは最大で
も１５μであり、クリーム半田の代用として望ましい３
０μが得られない。それは無電解半田めっきの化学反応
は、めっき液中の錫、鉛イオンと銅回路から溶出した銅
イオンの置換反応により起こるものと考えられ、ある程
度の膜厚になった半田めっきはプリント配線板電極部の
銅面を覆い、銅のめっき液中への溶出を阻害することで
置換反応を停止させるものと考えられている。このこと
は無電解半田めっきで電極部を加工する場合、必要とす
る半田めっき厚と同程度の下地銅厚が溶解されることを
あらわし、あらかじめ下地銅厚を厚くしておく考慮が必
要がある。さらにはスルーホール内の銅厚の減少は、接
続の信頼性の低下につながり、銅厚減少に対する対策が
必要である。ところが、銅厚の厚いものを形成して、エ
ッチングなどで回路を形成することも考えられるが、一
般的にはファインパターンが得られず、高密度プリント
配線板を形成するには問題である。
【０００７】上記無電解めっきを用いる以前、即ち基板
表面の配線密度がさ程要求されていない時期には、プリ
ント配線板電極部に電解で金属めっきを実施するためだ
けの回路を一般回路と同時に形成し、この金属めっき回
路を利用してプリント配線板電極部に厚付けの電解金属
めっきが施されていた。この方法では、最後に部品を基
板に実装する前に電極部に設けられためっき用の回路は
接断されることになる。しかしながら、一般回路でない
電解めっきに使用する回路が全体の回路設計の自由度を
制約し、高密度の基板形成の阻害要因となっていた。こ
の問題点を解決すべく、前述の図２に示すような無電解
金属めっきを用いる方法が提案され、高密度プリント配
線板の設計自由度を向上させて、上記従来技術の主流に
なっていた。
表面の配線密度がさ程要求されていない時期には、プリ
ント配線板電極部に電解で金属めっきを実施するためだ
けの回路を一般回路と同時に形成し、この金属めっき回
路を利用してプリント配線板電極部に厚付けの電解金属
めっきが施されていた。この方法では、最後に部品を基
板に実装する前に電極部に設けられためっき用の回路は
接断されることになる。しかしながら、一般回路でない
電解めっきに使用する回路が全体の回路設計の自由度を
制約し、高密度の基板形成の阻害要因となっていた。こ
の問題点を解決すべく、前述の図２に示すような無電解
金属めっきを用いる方法が提案され、高密度プリント配
線板の設計自由度を向上させて、上記従来技術の主流に
なっていた。
【０００８】しかし、ここにきて上記従来技術以前に用
いられてきた電解めっきが見直されてきているが、上記
従来技術以前の技術で行っていた方法では、非常に高い
配線密度が要求される現在の技術には全くそぐわないも
のである。
いられてきた電解めっきが見直されてきているが、上記
従来技術以前の技術で行っていた方法では、非常に高い
配線密度が要求される現在の技術には全くそぐわないも
のである。
【０００９】
【発明が解決しようとする課題】本発明はこれらの点に
鑑みて、ソルダーマクスを必要とせずに、プリント配線
板の電極部に厚付け金属めっきを提供することを目的と
している。
鑑みて、ソルダーマクスを必要とせずに、プリント配線
板の電極部に厚付け金属めっきを提供することを目的と
している。
【００１０】
【課題を解決するための手段】従来の回路形成されたプ
リント配線板電極部にソルダーマクス形成後、無電解ニ
ッケル、金めっきもしくは無電解半田めっきを電極部に
施す加工方法に代わって、電解金属めっきを可能にする
ために、回路形成後の基板表面全面に薄付け銅めっきを
施し、めっきレジスト形成後、電極部に厚付け可能な電
解金属めっき工程を少なくとも一回施し、金属めっき表
面にエッチングレジスト形成後、エッチングによって元
の回路を再形成する工程から構成されている。
リント配線板電極部にソルダーマクス形成後、無電解ニ
ッケル、金めっきもしくは無電解半田めっきを電極部に
施す加工方法に代わって、電解金属めっきを可能にする
ために、回路形成後の基板表面全面に薄付け銅めっきを
施し、めっきレジスト形成後、電極部に厚付け可能な電
解金属めっき工程を少なくとも一回施し、金属めっき表
面にエッチングレジスト形成後、エッチングによって元
の回路を再形成する工程から構成されている。
【００１１】即ち、本発明はプリント配線板の電極部に
金属めっきを施すに際し、(Ａ)回路形成されたプリント
配線板の全表面に銅めっきを施す工程と、(Ｂ)プリント
配線内の電極部以外にめっきレジスト被膜を形成し、め
っきレジスト被膜で被覆されていない電極部に電解金属
めっき処理を少なくとも一回行った後残っためっきレジ
スト被膜を除去する工程と、(Ｃ)必要に応じて工程(Ｂ)
を必要回数繰り返す工程と、(Ｄ)電極部を含む回路部に
エッチングレジスト被膜を形成する工程と、(Ｅ)エッチ
ングにより回路部以外の銅めっき部分を除去した後、エ
ッチングレジスト被膜を剥離する工程とを順次行うこと
を特徴とするプリント配線板電極部の金属めっき加工方
法を提供する。
金属めっきを施すに際し、(Ａ)回路形成されたプリント
配線板の全表面に銅めっきを施す工程と、(Ｂ)プリント
配線内の電極部以外にめっきレジスト被膜を形成し、め
っきレジスト被膜で被覆されていない電極部に電解金属
めっき処理を少なくとも一回行った後残っためっきレジ
スト被膜を除去する工程と、(Ｃ)必要に応じて工程(Ｂ)
を必要回数繰り返す工程と、(Ｄ)電極部を含む回路部に
エッチングレジスト被膜を形成する工程と、(Ｅ)エッチ
ングにより回路部以外の銅めっき部分を除去した後、エ
ッチングレジスト被膜を剥離する工程とを順次行うこと
を特徴とするプリント配線板電極部の金属めっき加工方
法を提供する。
【００１２】
【実施の好ましい態様】以下、本発明の実施例を図１
(a)から(f)の工程図を用いて説明する。図１(a)に示す
ように、基板１の上に、従来から一般に知られている銅
張り板もしくは銅めっき板のエッチングレジストを用い
たパターンエッチングにより、回路２の形成を行う。こ
の時の基板は一般にはスルーホールを有するものである
が、スルーホールの無い基板でも特に構わない。
(a)から(f)の工程図を用いて説明する。図１(a)に示す
ように、基板１の上に、従来から一般に知られている銅
張り板もしくは銅めっき板のエッチングレジストを用い
たパターンエッチングにより、回路２の形成を行う。こ
の時の基板は一般にはスルーホールを有するものである
が、スルーホールの無い基板でも特に構わない。
【００１３】次いで、図１(b)に示すように、回路部を
含む基板全表面に銅めっき３を施す。この銅めっきの膜
厚は１〜１０μの範囲であり、好ましくは２〜５μであ
る。銅めっき層の膜厚が１μより薄いと、銅めっきを施
した効果が得られず、１０μを越えると回路の高密度化
ができない。この銅めっきは一般的に知られている触媒
活性化後、無電解銅めっきを施して形成される。また、
必要に応じて、無電解銅めっき層上に電解銅めっきを施
してもよい。
含む基板全表面に銅めっき３を施す。この銅めっきの膜
厚は１〜１０μの範囲であり、好ましくは２〜５μであ
る。銅めっき層の膜厚が１μより薄いと、銅めっきを施
した効果が得られず、１０μを越えると回路の高密度化
ができない。この銅めっきは一般的に知られている触媒
活性化後、無電解銅めっきを施して形成される。また、
必要に応じて、無電解銅めっき層上に電解銅めっきを施
してもよい。
【００１４】次いで、図１(c)に示すように、めっきレ
ジスト被膜４を電極部以外のところに形成する。このめ
っきレジスト被膜はネガ型もしくはポジ型の感光性樹脂
組成物あるいは一般のスクリーンタイプのインク組成物
により形成されるが、特にスルーホールを有する高密度
プリント配線板形成を目的とする本発明の場合、ポジ型
感光性樹脂組成物が好ましい。めっきレジスト用の感光
性樹脂組成物は、上記銅めっき層３上に形成されるので
あるから、電着可能であれば、容易に形成することがで
きる。特に電着可能なポジ型感光性樹脂組成物、例えば
フォトＥＤＰ−２０００(日本ペイント(株)製)が好まし
い。電着条件は大きく変化してよいが、例えば１００〜
２５０Ｖの印加電圧で１〜３分行われる。銅めっきされ
た基板表面に５〜１０μの感光性樹脂膜を形成するのが
一般的である。次に電極部以外の部分が遮光されたパタ
ーンマスクを介して露光し、現像液にて露光された電極
部領域を現像処理して溶解し、所望のめっきレジスト被
膜４を形成する。
ジスト被膜４を電極部以外のところに形成する。このめ
っきレジスト被膜はネガ型もしくはポジ型の感光性樹脂
組成物あるいは一般のスクリーンタイプのインク組成物
により形成されるが、特にスルーホールを有する高密度
プリント配線板形成を目的とする本発明の場合、ポジ型
感光性樹脂組成物が好ましい。めっきレジスト用の感光
性樹脂組成物は、上記銅めっき層３上に形成されるので
あるから、電着可能であれば、容易に形成することがで
きる。特に電着可能なポジ型感光性樹脂組成物、例えば
フォトＥＤＰ−２０００(日本ペイント(株)製)が好まし
い。電着条件は大きく変化してよいが、例えば１００〜
２５０Ｖの印加電圧で１〜３分行われる。銅めっきされ
た基板表面に５〜１０μの感光性樹脂膜を形成するのが
一般的である。次に電極部以外の部分が遮光されたパタ
ーンマスクを介して露光し、現像液にて露光された電極
部領域を現像処理して溶解し、所望のめっきレジスト被
膜４を形成する。
【００１５】次いで、図１(d)に示すよう、電解金属め
っき５を電極部に施す。この電解金属めっきとしてはＬ
ＳＩチップのワイヤーボンディング用として３〜１０μ
の電解ニッケルの下地に０.３〜１.５μの電解金めっき
が施される。あるいは別用途として他のチップ部品の実
装時のクリーム半田代切替として１５〜３０μ程の電解
半田めっきが電解ニッケル、金めっきに変えて施され
る。あるいは、図１(d)に示されたように、一回目の電
解ニッケル、金めっきが施された後、めっきレジストを
剥離し、２回目の電解めっきを行う為の電極部を残し、
２回目のめっきレジスト被膜を形成し、電解半田めっき
を施すことで同一基板に異種金属のめっきを形成する。
さらに同一基板に異種金属の電解めっきを施す場合はこ
の工程を繰り返し実施する。
っき５を電極部に施す。この電解金属めっきとしてはＬ
ＳＩチップのワイヤーボンディング用として３〜１０μ
の電解ニッケルの下地に０.３〜１.５μの電解金めっき
が施される。あるいは別用途として他のチップ部品の実
装時のクリーム半田代切替として１５〜３０μ程の電解
半田めっきが電解ニッケル、金めっきに変えて施され
る。あるいは、図１(d)に示されたように、一回目の電
解ニッケル、金めっきが施された後、めっきレジストを
剥離し、２回目の電解めっきを行う為の電極部を残し、
２回目のめっきレジスト被膜を形成し、電解半田めっき
を施すことで同一基板に異種金属のめっきを形成する。
さらに同一基板に異種金属の電解めっきを施す場合はこ
の工程を繰り返し実施する。
【００１６】本発明では一般の電解ニッケル、たとえば
スルファミン酸ニッケルを主成分にしためっき液が用い
られ、液温５５℃、電流密度２Ａ／dm2、めっき時間８
分で約３μが得られた。さらに電解金めっきは、たとえ
ばシアン化金カリを主成分にした弱酸性のめっき液が用
いられ、液温５５℃、電流密度１Ａ／dm2、めっき時間
５分で約１μが得られた。電解半田めっきはたとえばホ
ウフッ化スズ、ホウフッ化鉛を主成分にしためっき液が
用いられ、液温２４℃、電流密度２Ａ／dm2、めっき時
間２５分で約３０μが得られた。さらには、他の電解金
属めっきとしてパラジウム、錫などがあげられる。
スルファミン酸ニッケルを主成分にしためっき液が用い
られ、液温５５℃、電流密度２Ａ／dm2、めっき時間８
分で約３μが得られた。さらに電解金めっきは、たとえ
ばシアン化金カリを主成分にした弱酸性のめっき液が用
いられ、液温５５℃、電流密度１Ａ／dm2、めっき時間
５分で約１μが得られた。電解半田めっきはたとえばホ
ウフッ化スズ、ホウフッ化鉛を主成分にしためっき液が
用いられ、液温２４℃、電流密度２Ａ／dm2、めっき時
間２５分で約３０μが得られた。さらには、他の電解金
属めっきとしてパラジウム、錫などがあげられる。
【００１７】図１(e)に示すよう、エッチングレジスト
被膜６を電極部を含む回路部に形成する。このエッチン
グレジスト被膜はネガ型もしくはポジ型の感光性樹脂組
成物あるいは一般のスクリーンタイプのインク組成物に
より形成されるが、特にスルーホールを有する高密度プ
リント配線板形成を目的とする本発明の場合、感光性樹
脂組成物が好ましく、特に電着塗装可能なポジ型感光性
樹脂組成物が望ましい。本発明ではフォトＥＤＰ−２０
００(日本ペイント(株)製)を用いて所定の電着条件によ
り、電極部を含む基板全表面に約７μの感光性樹脂を形
成する。そして回路部分が遮光されたパターンマクスを
介して露光し、現像液にて露光された回路部以外の領域
を現像処理して溶解し、エッチングレジスト被膜を形成
する。
被膜６を電極部を含む回路部に形成する。このエッチン
グレジスト被膜はネガ型もしくはポジ型の感光性樹脂組
成物あるいは一般のスクリーンタイプのインク組成物に
より形成されるが、特にスルーホールを有する高密度プ
リント配線板形成を目的とする本発明の場合、感光性樹
脂組成物が好ましく、特に電着塗装可能なポジ型感光性
樹脂組成物が望ましい。本発明ではフォトＥＤＰ−２０
００(日本ペイント(株)製)を用いて所定の電着条件によ
り、電極部を含む基板全表面に約７μの感光性樹脂を形
成する。そして回路部分が遮光されたパターンマクスを
介して露光し、現像液にて露光された回路部以外の領域
を現像処理して溶解し、エッチングレジスト被膜を形成
する。
【００１８】図１(f)に示すよう、一般の酸性エッチン
グ液である塩銅にて、回路部以外の銅めっき部分をエッ
チング処理にて除去し、残るレジスト被膜をカセイソー
ダ剥離液にて除去し、電解金属めっきが施された回路を
形成する。
グ液である塩銅にて、回路部以外の銅めっき部分をエッ
チング処理にて除去し、残るレジスト被膜をカセイソー
ダ剥離液にて除去し、電解金属めっきが施された回路を
形成する。
【００１９】
【発明の効果】本発明によれば、厚付けの電解金属めっ
きをプリント配線板電極部に施することにより、ＬＳＩ
チップや他のチップ部品のパッドと電気的に接続させる
ワイヤーボンディングや半田バンプによる実装時の信頼
性が高くなる。更にはソルダーマクスをめっき後に形成
することで、めっき時の品質低下を防ぐことができる。
きをプリント配線板電極部に施することにより、ＬＳＩ
チップや他のチップ部品のパッドと電気的に接続させる
ワイヤーボンディングや半田バンプによる実装時の信頼
性が高くなる。更にはソルダーマクスをめっき後に形成
することで、めっき時の品質低下を防ぐことができる。
【００２０】本発明の方法では、従来技術として説明し
た第２図の工程より、工程数が増えて取り扱いが煩雑に
なるものの、ＬＳＩチップ等の実装時には信頼性が高く
なることから、全体として利点の方が大きくなる。
た第２図の工程より、工程数が増えて取り扱いが煩雑に
なるものの、ＬＳＩチップ等の実装時には信頼性が高く
なることから、全体として利点の方が大きくなる。
【図１】 図１(a)〜(f)は本発明のプリント配線板電極
部の金属めっき加工方法を召す工程図である。
部の金属めっき加工方法を召す工程図である。
【図２】 図２(a)〜(c)は従来の無電解金属めっきで配
線板電極部に金属めっき加工する工程図である。
線板電極部に金属めっき加工する工程図である。
１…基板、２…回路、３…銅めっき、４…めっきレジス
ト、５…電解金属めっき、６…エッチングレジスト、７
…ソルダーマクス、８…無電解金属めっき。
ト、５…電解金属めっき、６…エッチングレジスト、７
…ソルダーマクス、８…無電解金属めっき。
フロントページの続き (72)発明者 定久 俊哉 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社野洲事業所 内 (72)発明者 中本 生二 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社野洲事業所 内 (72)発明者 西島 寛治 大阪府寝屋川市池田中町19番17号 日本ペ イント株式会社内 (72)発明者 黒崎 孔伸 大阪府寝屋川市池田中町19番17号 日本ペ イント株式会社内
Claims (6)
- 【請求項１】 プリント配線板の電極部に金属めっきを
施すに際し、(Ａ)回路形成されたプリント配線板の全表
面に銅めっきを施す工程と、(Ｂ)プリント配線内の電極
部以外にめっきレジスト被膜を形成し、めっきレジスト
被膜で被覆されていない電極部に電解金属めっき処理を
少なくとも一回行った後残っためっきレジスト被膜を除
去する工程と、(Ｃ)必要に応じて工程(Ｂ)を必要回数繰
り返す工程と、(Ｄ)電極部を含む回路部にエッチングレ
ジスト被膜を形成する工程と、(Ｅ)エッチングにより回
路部以外の銅めっき部分を除去した後、エッチングレジ
スト被膜を剥離する工程とを順次行うことを特徴とする
プリント配線板電極部の金属めっき加工方法。 - 【請求項２】 工程(Ｂ)のめっきレジスト被膜がポジ型
またはネガ型の感光性樹脂組成物から形成される請求項
１記載の方法。 - 【請求項３】 工程(Ｂ)のめっきレジスト被膜がポジ型
の電着可能な感光性樹脂組成物から形成される請求項１
記載の方法。 - 【請求項４】 工程(Ｂ)で形成されるめっき被膜が３〜
１０μのニッケル下地層と、その上に形成された０.３
〜１.５μの金めっき層からなる請求項１記載の方法。 - 【請求項５】 工程(Ｃ)で行なわれる金属めっきが半田
めっきである請求項１記載の方法。 - 【請求項６】 工程(Ａ)で形成される銅めっき層の膜厚
が１〜１０μである請求項１記載の方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7138250A JPH08330710A (ja) | 1995-06-05 | 1995-06-05 | プリント配線板電極部の金属めっき加工方法 |
| US08/654,114 US5766492A (en) | 1995-06-05 | 1996-05-28 | Method of metal-plating electrode portions of printed-wiring board |
| EP96108966A EP0748151A1 (en) | 1995-06-05 | 1996-06-04 | Method of metal-plating electrode portions of printed-wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7138250A JPH08330710A (ja) | 1995-06-05 | 1995-06-05 | プリント配線板電極部の金属めっき加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330710A true JPH08330710A (ja) | 1996-12-13 |
Family
ID=15217576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7138250A Pending JPH08330710A (ja) | 1995-06-05 | 1995-06-05 | プリント配線板電極部の金属めっき加工方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5766492A (ja) |
| EP (1) | EP0748151A1 (ja) |
| JP (1) | JPH08330710A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073754A (ja) * | 2004-09-01 | 2006-03-16 | Sumitomo Electric Ind Ltd | 電気部品の製造方法 |
| JP2009088364A (ja) * | 2007-10-02 | 2009-04-23 | Toyo Aluminium Kk | 回路構成体とその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1104832C (zh) * | 1996-08-09 | 2003-04-02 | 松下电工株式会社 | 独立导体电路电镀的方法 |
| US6080656A (en) * | 1999-09-01 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method for forming a self-aligned copper structure with improved planarity |
| US6511912B1 (en) * | 2000-08-22 | 2003-01-28 | Micron Technology, Inc. | Method of forming a non-conformal layer over and exposing a trench |
| US6864586B2 (en) * | 2003-02-28 | 2005-03-08 | Silicon Integrated Systems Corp. | Padless high density circuit board |
| TWI348748B (en) * | 2003-10-07 | 2011-09-11 | Rohm Co Ltd | Semiconductor device and method of fabricating the same |
| US20060234499A1 (en) * | 2005-03-29 | 2006-10-19 | Akira Kodera | Substrate processing method and substrate processing apparatus |
| KR20090022877A (ko) * | 2007-08-31 | 2009-03-04 | 주식회사 탑 엔지니어링 | 박막 금속 전도선의 제조 방법 |
| JP6132014B2 (ja) * | 2013-04-25 | 2017-05-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN110324979A (zh) * | 2018-03-29 | 2019-10-11 | 欣强电子（清远）有限公司 | 一种无导线镀金印制线路板的制作工艺 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1554958A (ja) * | 1967-02-22 | 1969-01-24 | ||
| US3568312A (en) * | 1968-10-04 | 1971-03-09 | Hewlett Packard Co | Method of making printed circuit boards |
| GB1536772A (en) * | 1977-04-06 | 1978-12-20 | Nevin Electric Ltd | Selectively solder-plated printed circuit boards |
| GB8500906D0 (en) * | 1985-01-15 | 1985-02-20 | Prestwick Circuits Ltd | Printed circuit boards |
| US5209817A (en) * | 1991-08-22 | 1993-05-11 | International Business Machines Corporation | Selective plating method for forming integral via and wiring layers |
| JPH0750469A (ja) * | 1993-08-04 | 1995-02-21 | Nec Toyama Ltd | プリント配線板の製造方法 |
| US5620612A (en) * | 1995-08-22 | 1997-04-15 | Macdermid, Incorporated | Method for the manufacture of printed circuit boards |
-
1995
- 1995-06-05 JP JP7138250A patent/JPH08330710A/ja active Pending
-
1996
- 1996-05-28 US US08/654,114 patent/US5766492A/en not_active Expired - Fee Related
- 1996-06-04 EP EP96108966A patent/EP0748151A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073754A (ja) * | 2004-09-01 | 2006-03-16 | Sumitomo Electric Ind Ltd | 電気部品の製造方法 |
| JP2009088364A (ja) * | 2007-10-02 | 2009-04-23 | Toyo Aluminium Kk | 回路構成体とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5766492A (en) | 1998-06-16 |
| EP0748151A1 (en) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235139A (en) | Method for fabricating printed circuits | |
| US4720324A (en) | Process for manufacturing printed circuit boards | |
| US4946563A (en) | Process for manufacturing a selective plated board for surface mount components | |
| EP0006884A1 (en) | Process for manufacturing printed circuit boards | |
| US7007378B2 (en) | Process for manufacturing a printed wiring board | |
| US5302492A (en) | Method of manufacturing printing circuit boards | |
| US20040219341A1 (en) | Film carrier tape for mounting electronic devices thereon and production method thereof | |
| JPH08330710A (ja) | プリント配線板電極部の金属めっき加工方法 | |
| US6632343B1 (en) | Method and apparatus for electrolytic plating of surface metals | |
| US20040185593A1 (en) | Wafer-level inter-connector formation method | |
| JPH06275933A (ja) | 回路基板及びその作製方法 | |
| JP3353960B2 (ja) | プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法 | |
| JP4155434B2 (ja) | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 | |
| US5863406A (en) | Method of manufacturing a printed circuit board | |
| US5799393A (en) | Method for producing a plated-through hole on a printed-circuit board | |
| US4735694A (en) | Method for manufacture of printed circuit boards | |
| US7033917B2 (en) | Packaging substrate without plating bar and a method of forming the same | |
| JP2007165634A (ja) | 配線基板の製造方法 | |
| EP0402811B1 (en) | Method of manufacturing printed circuit boards | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| JP3405640B2 (ja) | 独立回路へのメッキ方法 | |
| JP3439779B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPH05121489A (ja) | 絶 縁 体 表 面 に 形 成 さ れ た 銅 表 面 へ の 無 電 解 ニ ツ ケ ル め つ き 方 法 | |
| JPH05243332A (ja) | 電極接続構造およびその製造方法 | |
| WO1998019858A1 (en) | Circuit comprising microstrip conductor and method for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050920 |