JPH0833072A - 冗長構成ディジタル回路の制御システム - Google Patents

Abstract

(57)【要約】 【目的】 待機系から動作系への切替時の同期化を容易
にする。 【構成】 動作系では、フレーム同期信号作成回路５に
より、例えば、自系の制御クロックの立ち下がりに同期
させて自系のフレーム同期信号Ｂ０が作成されると共
に、自系のフレーム同期信号Ｂ０より制御クロック１周
期分進んだ他系フレーム同期信号Ｃ０が作成される。そ
して、この他系フレーム同期信号Ｃ０は待機系に送信さ
れる。待機系では、受信回路１６により他系フレーム同
期信号Ｃ０が受信され、自系の制御クロックの立ち上が
りに同期させてこの他系フレーム同期信号Ｃ０がラッチ
される。そして、フレーム同期信号作成回路１５によ
り、自系の制御クロックの立ち下がりに同期させて他系
フレーム同期ラッチ信号Ｄ１がラッチされ、フレーム同
期信号Ｂ１が作成される。このフレーム同期信号Ｂ１が
動作系への切替時に使用される結果、フレーム同期信号
Ｂ１の同期化が行なわれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動作系及び待機系の冗
長構成をとる冗長構成ディジタル回路の制御システムに
関するものである。

【０００２】

【従来の技術】従来、ディジタル交換機等のディジタル
回路において、障害等に対処するため動作系及び待機系
の冗長構成をとるものがある。従来の冗長構成をとるデ
ィジタル交換機における通話路制御系間の同期化方法
は、一般に以下のようになる。即ち、動作系及び待機系
の両系のクロック供給回路からクロック及びフレーム同
期信号を出力し、それを両系にそれぞれ設けられたクロ
ックセレクタに入力する。これにより、系切替時には、
同一のクロック及びフレーム同期信号を継続して使用
し、後段の通話路交換回路へのクロックの連続性を確保
して、両系で使用するクロック及びフレーム同期信号を
同一にする。この場合、両系のクロック供給回路のクロ
ック及びフレーム同期信号は同期化されていない。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような課題があった。即ち、上
記構成の装置では、両系のクロック供給回路のクロック
及びフレーム同期信号が同期していないため、クロック
供給回路の系切替を行なうと、通話路交換回路において
同期ずれが発生してしまう。このため、制御系による系
切替は、クロック供給回路の系切替とその他の制御系回
路の系切替を別々に制御する必要があった。従って、制
御方法が複雑となっていた。

【０００４】

【課題を解決するための手段】本発明の冗長構成ディジ
タル回路の制御システムは、上述した課題を解決するた
め、以下の点を特徴とするものである。 （１） 動作系及び待機系のいずれかに切替え得る複数のディ
ジタル回路を備える。 当該複数のディジタル回路内にそれぞれ設けられ、他
のディジタル回路から送信される他系フレーム同期信号
を受信する受信回路を備える。 ディジタル回路が動作系に切替えられている場合には
待機系に切替えられているディジタル回路の受信回路に
他系フレーム同期信号を送信し、ディジタル回路が待機
系に切替えられている場合には動作系に切替えられてい
るディジタル回路から受信した他系フレーム同期信号に
より同期化したフレーム同期信号を作成するフレーム同
期信号作成回路を備える。

【０００５】（２） （１）において、ディジタル回路が動作系に切替えられ
ている場合にはフレーム同期信号作成回路は自系のフレ
ーム同期信号より制御クロック１周期分進んだ他系フレ
ーム同期信号を送信し、当該他系フレーム同期信号を受
信した待機系のディジタル回路では当該他系フレーム同
期信号を制御クロックによりラッチしてフレーム同期信
号を作成することを特徴とする。

【０００６】

【作用】

（１）動作系のディジタル回路では、フレーム同期信号
作成回路により自系のフレーム同期信号が作成されると
共に、他系フレーム同期信号が作成され、待機系のディ
ジタル回路に送信される。待機系のディジタル回路で
は、受信回路により他系フレーム同期信号が受信される
結果、動作系への切替時に他系フレーム同期信号を自系
のフレーム同期に使用することができる。

【０００７】（２）動作系のディジタル回路では、フレ
ーム同期信号作成回路により、例えば、自系の制御クロ
ックの立ち下がりに同期させて自系のフレーム同期信号
が作成されると共に、自系のフレーム同期信号より制御
クロック１周期分進んだ他系フレーム同期信号が作成さ
れる。そして、この他系フレーム同期信号は待機系のデ
ィジタル回路に送信される。待機系のディジタル回路で
は、受信回路により他系フレーム同期信号が受信され、
自系の制御クロックの立ち上がりに同期させてこの他系
フレーム同期信号がラッチされる。そして、フレーム同
期信号作成回路により、自系の制御クロックの立ち下が
りに同期させて他系フレーム同期ラッチ信号がラッチさ
れ、フレーム同期信号が作成される。このフレーム同期
信号が動作系への切替時に使用される結果、制御クロッ
クが１８０度以上位相がずれた場合でも、フレーム同期
信号の位相のずれは最大で１８０度に抑えられる。

【０００８】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明の冗長構成ディジタル回路
の制御システムの一実施例のブロック図である。図示の
システムは、０系通話路制御部１、１系通話路制御部１
１、セレクタ２０、通話路回路２１で構成されている。
０系通話路制御部１及び１系通話路制御部１１は、それ
ぞれクロック供給回路２、１２、通話路交換回路７、１
７から成る。そして、各クロック供給回路２、１２は、
それぞれ発振器３、１３と、分周器４、１４と、他系か
らのフレーム同期信号を受信する受信回路６、１６と、
当該受信回路６、１６により受信された他系フレーム同
期信号Ｃ１、Ｃ０に合せて同期化されたフレーム同期信
号Ｂ０、Ｂ１を作成するフレーム同期信号作成回路５、
１５とを備えている。

【０００９】受信回路６、１６は、動作系及び待機系の
各クロック供給回路２内にそれぞれ設けられている。フ
レーム同期信号作成回路５、１５は、動作系及び待機系
の両系間にて他系フレーム同期信号Ｃ０、Ｃ１の送受信
を行ない、待機系の場合には、動作系から受信した他系
フレーム同期信号Ｃ０、Ｃ１に合せて同期化したフレー
ム同期信号Ｂ０、Ｂ１を作成する。発振器３、１３の出
力は、分周器４、１４に入力され、分周器４、１４の出
力はフレーム同期信号作成回路５、１５、受信回路６、
１６及び通話路交換回路７、１７に入力される。また、
フレーム同期信号作成回路５、１５及び受信回路６、１
６には動作／待機信号が入力される。

【００１０】フレーム同期信号作成回路５から出力され
るフレーム同期信号Ｂ０は、通話路交換回路７に入力さ
れ、他系フレーム同期信号Ｃ０は１系通話路制御部１１
の受信回路１６に入力される。１系通話路制御部１１に
ついても同様の接続がされている。即ち、０系通話路制
御部１及び１系通話路制御部１１は、対称な構成となっ
ている。そして、通話路交換回路７の０系通話路信号Ｅ
０及び通話路交換回路１７の１系通話路信号Ｅ１は、セ
レクタ２０に接続され、更にセレクタ２０には系選択信
号が入力される。セレクタ２０からは、通話路信号Ｆが
通話路回路２１に接続される。

【００１１】次に、上述した装置の動作を説明する。図
２は、図１のシステムの動作を示すタイムチャートであ
る。動作／待機信号は、自系が動作系の時に動作信号、
待機系の時に待機信号となる。これにより、動作系と待
機系との切替が行なわれる。まず、図２に左半分に示す
ように、図１のシステムにおいて、０系通話路制御部１
が動作系となっており、１系通話路制御部１１が待機系
となっているとする。この場合、０系通話路制御部１で
は、発振器３からの基本クロックが分周器４によって分
周されて通話路制御クロックＡ０が作成される。これに
より、フレーム同期信号作成回路５では、通話路制御ク
ロックＡ０の立ち下がりに同期したフレーム同期信号Ｂ
０及び他系フレーム同期信号Ｃ０が独自に作成される。
そして、フレーム同期信号Ｂ０は、通話路交換回路７に
出力される。

【００１２】これにより、通話路交換回路７では、通話
路制御クロックＡ０、フレーム同期信号Ｂ０によって、
時分割スイッチが動作され、通話路信号の交換動作が行
なわれる。即ち、通話路制御クロックＡ０は時分割スイ
ッチの動作クロックとして、フレーム同期信号Ｂ０は時
分割された通話路を１フレーム単位に区切るための信号
として使用される。

【００１３】また、他系フレーム同期信号Ｃ０は、１系
通話路制御部１１に出力される。このとき、他系フレー
ム同期信号Ｃ０はフレーム同期信号Ｂ０より通話路制御
クロックＡ０の１クロック分、即ち３６０度位相が進め
られる。１系通話路制御部１１では、０系通話路制御部
１と同様に、発振器１３からの基本クロックを分周器１
４によって分周して通話路制御クロックＡ１を作成す
る。この場合、図２の例では、通話路制御クロック相互
の位相が９０度ずれているとする。受信回路１６では、
動作／待機信号が待機系にされており、この結果、通話
路制御クロックＡ１の立ち上がりで０系通話路制御部１
からの他系フレーム同期信号Ｃ０がラッチされ、他系フ
レーム同期ラッチ信号Ｄ１が出力される。これにより、
フレーム同期信号作成回路１５では、他系フレーム同期
ラッチ信号Ｄ１を通話路制御クロックＡ１の立ち下がり
でラッチして、フレーム同期信号Ｂ１を作成し、通話路
交換回路１７に出力する。この場合、フレーム同期信号
作成回路１５から他系フレーム同期信号Ｃ１は出力され
ない。

【００１４】セレクタ２０では、系選択信号により、０
系通話路信号Ｅ０と１系通話路信号Ｅ１のうち、０系通
話路信号Ｅ０の選択を行ない、通話路回路２１との通話
路信号を接続する。次に、図２に右半分に示すように、
図１のシステムにおいて、１系通話路制御部１１が動作
系とされ、０系通話路制御部１が待機系とされるとす
る。この場合、１系通話路制御部１１では、待機系の状
態で他系フレーム同期ラッチ信号Ｄ１から作成されたフ
レーム同期信号Ｂ１が引き続き、通話路交換回路１７に
出力される。これにより、０系通話路制御部１と同様に
１系通話路制御部１１でも、通話路交換回路１７で、通
話路制御クロックＡ１、フレーム同期信号Ｂ１によっ
て、時分割スイッチが動作され、通話路信号の交換動作
が行なわれる。

【００１５】一方、フレーム同期信号作成回路１５で
は、通話路制御クロックＡ１の立ち下がりに同期して他
系フレーム同期信号Ｃ１が独自に作成される。この他系
フレーム同期信号Ｃ１は、０系通話路制御部１に出力さ
れる。このとき、他系フレーム同期信号Ｃ１はフレーム
同期信号Ｂ１より通話路制御クロックＡ１の１クロック
分、即ち３６０度位相が進められる。受信回路６では、
動作／待機信号が待機系にされており、この結果、通話
路制御クロックＡ０の立ち上がりで１系通話路制御部１
１からの他系フレーム同期信号Ｃ１がラッチされ、他系
フレーム同期ラッチ信号Ｄ０が出力される。これによ
り、フレーム同期信号作成回路５では、他系フレーム同
期ラッチ信号Ｄ０を通話路制御クロックＡ０の立ち下が
りでラッチして、フレーム同期信号Ｂ０を作成し、通話
路交換回路７に出力する。この場合、フレーム同期信号
作成回路５から他系フレーム同期信号Ｃ０は出力されな
い。

【００１６】尚、上述した実施例において、通話路制御
クロックＡ０、Ａ１の立ち下がりでの同期を立ち上がり
での同期とし、立ち上がりでの同期を立ち下がりでの同
期としても全く同様の動作となる。上述のようにして、
両系の通話路制御クロックＡ０、Ａ１が同期していなく
ても、両系間のフレーム同期信号Ｂ０、Ｂ１は通話路制
御クロックＡ０、Ａ１の半クロック以下のずれに抑える
ことができる。また、系切替を行なった場合には通話路
交換回路７、１７での同期ずれは発生しない。このた
め、制御系の系切替においては、クロック供給回路２、
１２とその他の回路を別々に制御する必要がなくなり、
系切替の制御方法を簡略化することができる。

【００１７】尚、本発明は上述した実施例に限定される
ものではなく、種々の変形が可能であることはもちろん
である。例えば、上述した実施例ではディジタル交換機
の場合について説明したが、冗長構成で内部にクロック
供給源を備えた他のディジタル回路にも本発明を適用す
ることができる。また、上述した実施例では冗長構成が
２重化の場合について説明したが、３重化以上の冗長構
成でも本発明を適用することができる。

【００１８】

【発明の効果】以上説明したように、本発明の冗長構成
ディジタル回路の制御システムによれば、待機系の場合
には動作系から送られた他系フレーム同期信号に合せて
同期をとるようにしたので、両系のクロック供給回路の
クロックが同期していなくても両系間のフレーム同期信
号のずれをクロックの半分以下の周期に抑えることがで
きる。また、クロック供給回路の系切替を行なった場合
には、通話路交換回路において同期ずれが発生しないよ
うにできる。このため、制御系による系切替において、
クロック供給回路の系切替とその他の制御系回路の系切
替を別々に制御する必要がなくなり、系切替の制御方法
を簡略化することができる。

【図面の簡単な説明】

【図１】本発明の冗長構成ディジタル回路の制御システ
ムの一実施例のブロック図である。

【図２】図１のシステムの動作を説明するタイムチャー
トである。

【符号の説明】

１、１１ 通話路制御部（ディジタル回路） ２、１２ クロック供給回路 ５、１５ フレーム同期信号作成回路 ６、１６ 受信回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 動作系及び待機系のいずれかに切替え得
   る複数のディジタル回路と、 当該複数のディジタル回路内にそれぞれ設けられ、他の
   ディジタル回路から送信される他系フレーム同期信号を
   受信する受信回路と、 前記ディジタル回路が動作系に切替えられている場合に
   は待機系に切替えられているディジタル回路の受信回路
   に前記他系フレーム同期信号を送信し、前記ディジタル
   回路が待機系に切替えられている場合には動作系に切替
   えられているディジタル回路から受信した他系フレーム
   同期信号により同期化したフレーム同期信号を作成する
   フレーム同期信号作成回路とを備えたことを特徴とする
   冗長構成ディジタル回路の制御システム。
2. 【請求項２】 前記ディジタル回路が動作系に切替えら
   れている場合には前記フレーム同期信号作成回路は自系
   のフレーム同期信号より制御クロック１周期分進んだ他
   系フレーム同期信号を送信し、当該他系フレーム同期信
   号を受信した待機系のディジタル回路では当該他系フレ
   ーム同期信号を制御クロックによりラッチしてフレーム
   同期信号を作成することを特徴とする請求項１記載の冗
   長構成ディジタル回路の制御システム。