JPH08330902A - 電子回路 - Google Patents
電子回路Info
- Publication number
- JPH08330902A JPH08330902A JP16008195A JP16008195A JPH08330902A JP H08330902 A JPH08330902 A JP H08330902A JP 16008195 A JP16008195 A JP 16008195A JP 16008195 A JP16008195 A JP 16008195A JP H08330902 A JPH08330902 A JP H08330902A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- mos transistor
- electronic circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳトランジスタの入力電圧の変化に対し
て出力電圧のひずみを抑えることができる電子回路を提
供する。 【構成】 電子回路はＭＯＳトランジスタのＯＮ抵抗を
ゲート電圧により制御して減衰比を可変にする減衰器で
あり、ＮＭＯＳトランジスタ２、そのゲートに電圧を印
加する電圧設定装置４を備える。この装置４によってＮ
ＭＯＳトランジスタ２のゲートには入力電圧Ｖｉｎをａ
倍した電圧に一定電圧ｂを加えた電圧が印加される。ま
た、装置５によってＮＭＯＳトランジスタ２のバックゲ
ートには入力電圧Ｖｉｎをｃ倍した電圧に一定電圧ｄを
加えた電圧が印加される。装置４の出力電圧Ｖ４＝ａＶ
ｉｎ＋ｂ、装置５の出力電圧Ｖ５＝ｃＶｉｎ＋ｄにおい
て、ａ、ｃの値は「１」以外の値に設定される。ｃ、ｄ
の値が「１」の場合、ＮＭＯＳトランジスタ２のＶｇｓ
はｂ、Ｖｂｓはｄとなり一定になるが、ＶｄｓはＶｉｎ
×Ｒ１／（Ｒｏｎ＋Ｒ１）と一定ではなく、入力電圧依
存性が残るので、ａ、ｃの値を「１」以外に設定してＶ
ｇｓ、Ｖｂｓを過補償とする。
て出力電圧のひずみを抑えることができる電子回路を提
供する。 【構成】 電子回路はＭＯＳトランジスタのＯＮ抵抗を
ゲート電圧により制御して減衰比を可変にする減衰器で
あり、ＮＭＯＳトランジスタ２、そのゲートに電圧を印
加する電圧設定装置４を備える。この装置４によってＮ
ＭＯＳトランジスタ２のゲートには入力電圧Ｖｉｎをａ
倍した電圧に一定電圧ｂを加えた電圧が印加される。ま
た、装置５によってＮＭＯＳトランジスタ２のバックゲ
ートには入力電圧Ｖｉｎをｃ倍した電圧に一定電圧ｄを
加えた電圧が印加される。装置４の出力電圧Ｖ４＝ａＶ
ｉｎ＋ｂ、装置５の出力電圧Ｖ５＝ｃＶｉｎ＋ｄにおい
て、ａ、ｃの値は「１」以外の値に設定される。ｃ、ｄ
の値が「１」の場合、ＮＭＯＳトランジスタ２のＶｇｓ
はｂ、Ｖｂｓはｄとなり一定になるが、ＶｄｓはＶｉｎ
×Ｒ１／（Ｒｏｎ＋Ｒ１）と一定ではなく、入力電圧依
存性が残るので、ａ、ｃの値を「１」以外に設定してＶ
ｇｓ、Ｖｂｓを過補償とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ（金属酸化物半
導体）トランジスタがスイッチあるいは可変抵抗器とし
て組み込まれた電子回路に関する。
導体）トランジスタがスイッチあるいは可変抵抗器とし
て組み込まれた電子回路に関する。
【０００２】
【従来の技術】従来、ＭＯＳトランジスタがスイッチと
して組み込まれたマルチプレクス回路あるいは可変ゲイ
ン回路が知られている。また、ＭＯＳトランジスタのゲ
ート電圧を制御することでそのＯＮ抵抗を可変にして減
衰比および増幅比を制御する減衰器および増幅器が知ら
れている。
して組み込まれたマルチプレクス回路あるいは可変ゲイ
ン回路が知られている。また、ＭＯＳトランジスタのゲ
ート電圧を制御することでそのＯＮ抵抗を可変にして減
衰比および増幅比を制御する減衰器および増幅器が知ら
れている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、スイッチもしくは可変抵抗器として組み込ま
れたＭＯＳトランジスタのゲート、バックゲート電圧は
入力電圧に依存しない一定電圧とするものであった。
来例では、スイッチもしくは可変抵抗器として組み込ま
れたＭＯＳトランジスタのゲート、バックゲート電圧は
入力電圧に依存しない一定電圧とするものであった。
【０００４】例えば、ＭＯＳトランジスタのゲート電圧
を制御することで、そのＯＮ抵抗を制御し、固定抵抗器
と組み合わせて減衰器を構成した場合、入力電圧の振幅
がゲート制御電圧の振幅に対して十分に小さい場合には
ゲートに印加される電圧は入力電圧に依存しない値とす
ることが多い。このため、ＭＯＳトランジスタのゲート
−ソース間電圧、ゲート−ドレイン間電圧は入力電圧に
依存し、その結果、ＭＯＳトランジスタのＯＮ抵抗は入
力電圧に依存するので、減衰器の減衰比も入力電圧に依
存してしまうという問題があった。
を制御することで、そのＯＮ抵抗を制御し、固定抵抗器
と組み合わせて減衰器を構成した場合、入力電圧の振幅
がゲート制御電圧の振幅に対して十分に小さい場合には
ゲートに印加される電圧は入力電圧に依存しない値とす
ることが多い。このため、ＭＯＳトランジスタのゲート
−ソース間電圧、ゲート−ドレイン間電圧は入力電圧に
依存し、その結果、ＭＯＳトランジスタのＯＮ抵抗は入
力電圧に依存するので、減衰器の減衰比も入力電圧に依
存してしまうという問題があった。
【０００５】また、ＭＯＳトランジスタのゲート電圧を
入力電圧に一定の所定電圧を加えた値にした場合でも、
ＭＯＳトランジスタのゲート−ドレイン間電圧やソース
−バックゲート間電圧は入力電圧に依存するので、ＭＯ
ＳトランジスタのＯＮ抵抗は入力電圧依存性を有し、減
衰器の減衰比が入力電圧に応じて変化してしまう。
入力電圧に一定の所定電圧を加えた値にした場合でも、
ＭＯＳトランジスタのゲート−ドレイン間電圧やソース
−バックゲート間電圧は入力電圧に依存するので、ＭＯ
ＳトランジスタのＯＮ抵抗は入力電圧依存性を有し、減
衰器の減衰比が入力電圧に応じて変化してしまう。
【０００６】上記問題を具体的に説明する。図３はＭＯ
Ｓトランジスタをスイッチとして用い、そのＯＮ／ＯＦ
Ｆによってゲインを制御する従来の可変ゲイン増幅器の
構成を示す回路図である。図において、１ａは入力端
子、２ａおよび３ａはスイッチとなるＮＭＯＳトランジ
スタ、６ａは増幅器、７ａは出力端子である。ＮＭＯＳ
トランジスタ２ａ、３ａのバックゲートはＧＮＤに接続
されている。
Ｓトランジスタをスイッチとして用い、そのＯＮ／ＯＦ
Ｆによってゲインを制御する従来の可変ゲイン増幅器の
構成を示す回路図である。図において、１ａは入力端
子、２ａおよび３ａはスイッチとなるＮＭＯＳトランジ
スタ、６ａは増幅器、７ａは出力端子である。ＮＭＯＳ
トランジスタ２ａ、３ａのバックゲートはＧＮＤに接続
されている。
【０００７】一方のＮＭＯＳトランジスタ２ａのゲート
電圧がＨレベル、他方のＭＯＳトランジスタ３ａのゲー
ト電圧がＬレベルの場合、増幅器の増幅率はＲｆａ／
（Ｒ１ａ＋Ｒｏｎ）である。ＲｏｎはＭＯＳトランジス
タのＯＮ抵抗である。
電圧がＨレベル、他方のＭＯＳトランジスタ３ａのゲー
ト電圧がＬレベルの場合、増幅器の増幅率はＲｆａ／
（Ｒ１ａ＋Ｒｏｎ）である。ＲｏｎはＭＯＳトランジス
タのＯＮ抵抗である。
【０００８】しかしながら、このとき入力端子１ａに加
えられる入力電圧が変化した場合、ＭＯＳトランジスタ
２ａのゲート−ソース間電圧（以下、Ｖｇｓという）、
ソース−ドレイン間電圧（以下、Ｖｓｄという）、ソー
ス−バックゲート間電圧（以下、Ｖｂｓという）は入力
電圧によって変動し、ＭＯＳトランジスタ２ａのＯＮ抵
抗も変動し、結局、増幅率Ｒｆａ／（Ｒ１ａ＋Ｒｏｎ）
も変動するので、増幅器の出力にはひずみが発生する。
えられる入力電圧が変化した場合、ＭＯＳトランジスタ
２ａのゲート−ソース間電圧（以下、Ｖｇｓという）、
ソース−ドレイン間電圧（以下、Ｖｓｄという）、ソー
ス−バックゲート間電圧（以下、Ｖｂｓという）は入力
電圧によって変動し、ＭＯＳトランジスタ２ａのＯＮ抵
抗も変動し、結局、増幅率Ｒｆａ／（Ｒ１ａ＋Ｒｏｎ）
も変動するので、増幅器の出力にはひずみが発生する。
【０００９】そこで、本発明はＭＯＳトランジスタの入
力電圧の変化に対して出力電圧のひずみを抑えることが
できる電子回路を提供することを目的とする。
力電圧の変化に対して出力電圧のひずみを抑えることが
できる電子回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る電子回路は、ソース端子を
入力とするＭＯＳトランジスタがスイッチもしくはゲー
ト電圧制御による可変抵抗器として組み込まれた電子回
路において、前記ＭＯＳトランジスタのゲート−ソース
間およびバックゲート−ソース間の電圧を、入力電圧に
所定定数を乗じた電圧と一定の所定電圧とを加えた値に
設定する電圧設定手段を備える。
に、本発明の請求項１に係る電子回路は、ソース端子を
入力とするＭＯＳトランジスタがスイッチもしくはゲー
ト電圧制御による可変抵抗器として組み込まれた電子回
路において、前記ＭＯＳトランジスタのゲート−ソース
間およびバックゲート−ソース間の電圧を、入力電圧に
所定定数を乗じた電圧と一定の所定電圧とを加えた値に
設定する電圧設定手段を備える。
【００１１】請求項２に係る電子回路では、請求項１に
係る電子回路において前記入力電圧に所定定数を乗じた
電圧は該入力電圧をてい倍した電圧であり、前記ＭＯＳ
トランジスタは前記可変抵抗器として減衰器に組み込ま
れたことを特徴とする。
係る電子回路において前記入力電圧に所定定数を乗じた
電圧は該入力電圧をてい倍した電圧であり、前記ＭＯＳ
トランジスタは前記可変抵抗器として減衰器に組み込ま
れたことを特徴とする。
【００１２】請求項３に係る電子回路は、請求項１に係
る電子回路において前記入力電圧に所定定数を乗じた電
圧は該入力電圧をてい倍した電圧であり、前記ＭＯＳト
ランジスタは抵抗比で増幅度を決定する前記可変抵抗器
として増幅器に組み込まれたことを特徴とする。
る電子回路において前記入力電圧に所定定数を乗じた電
圧は該入力電圧をてい倍した電圧であり、前記ＭＯＳト
ランジスタは抵抗比で増幅度を決定する前記可変抵抗器
として増幅器に組み込まれたことを特徴とする。
【００１３】
【作用】本発明の請求項１に係る電子回路では、ソース
端子を入力とするＭＯＳトランジスタがスイッチもしく
はゲート電圧制御による可変抵抗器として組み込まれた
際に、前記ＭＯＳトランジスタのゲート−ソース間およ
びバックゲート−ソース間の電圧を、電圧設定手段によ
り入力電圧に所定定数を乗じた電圧と一定の所定電圧と
を加えた値に設定する。
端子を入力とするＭＯＳトランジスタがスイッチもしく
はゲート電圧制御による可変抵抗器として組み込まれた
際に、前記ＭＯＳトランジスタのゲート−ソース間およ
びバックゲート−ソース間の電圧を、電圧設定手段によ
り入力電圧に所定定数を乗じた電圧と一定の所定電圧と
を加えた値に設定する。
【００１４】
【実施例】本発明の電子回路の実施例について説明す
る。
る。
【００１５】［第１実施例］第１実施例の電子回路はＭ
ＯＳトランジスタのＯＮ抵抗をゲート電圧により制御し
て減衰比を可変にする減衰器である。
ＯＳトランジスタのＯＮ抵抗をゲート電圧により制御し
て減衰比を可変にする減衰器である。
【００１６】図１は第１実施例の電子回路の構成を示す
回路図である。図において、１は入力端子、２はＮチャ
ンネルＭＯＳ（以下、ＮＭＯＳという）トランジスタ、
３は出力端子、４はＮＭＯＳトランジスタ２のゲートに
電圧を印加する電圧設定装置であり、この電圧設定装置
４によってＮＭＯＳトランジスタ２のゲートには入力電
圧Ｖｉｎをａ倍した電圧に一定電圧ｂを加えた電圧が印
加される。
回路図である。図において、１は入力端子、２はＮチャ
ンネルＭＯＳ（以下、ＮＭＯＳという）トランジスタ、
３は出力端子、４はＮＭＯＳトランジスタ２のゲートに
電圧を印加する電圧設定装置であり、この電圧設定装置
４によってＮＭＯＳトランジスタ２のゲートには入力電
圧Ｖｉｎをａ倍した電圧に一定電圧ｂを加えた電圧が印
加される。
【００１７】５はＮＭＯＳトランジスタ２のバックゲー
トに電圧を印加する電圧設定装置であり、この電圧設定
装置５によってＮＭＯＳトランジスタ２のバックゲート
には入力電圧Ｖｉｎをｃ倍した電圧に一定電圧ｄを加え
た電圧が印加される。
トに電圧を印加する電圧設定装置であり、この電圧設定
装置５によってＮＭＯＳトランジスタ２のバックゲート
には入力電圧Ｖｉｎをｃ倍した電圧に一定電圧ｄを加え
た電圧が印加される。
【００１８】ここで、電圧設定装置４の出力電圧Ｖ４＝
ａＶｉｎ＋ｂ、装置５の出力電圧Ｖ５＝ｃＶｉｎ＋ｄに
おいて、ａおよびｃの値は「１」以外の値に設定され
る。ａおよびｃの値が「１」以外になる理由はつぎの通
りである。
ａＶｉｎ＋ｂ、装置５の出力電圧Ｖ５＝ｃＶｉｎ＋ｄに
おいて、ａおよびｃの値は「１」以外の値に設定され
る。ａおよびｃの値が「１」以外になる理由はつぎの通
りである。
【００１９】図１に示された減衰器において、ＮＭＯＳ
トランジスタ２のソース電圧はＶｉｎであるが、ドレイ
ン電圧はＮＭＯＳトランジスタのＯＮ抵抗をＲｏｎで表
すとＶｉｎ×Ｒ１／（Ｒｏｎ＋Ｒ１）となり、ソース電
圧と異なった値になる。
トランジスタ２のソース電圧はＶｉｎであるが、ドレイ
ン電圧はＮＭＯＳトランジスタのＯＮ抵抗をＲｏｎで表
すとＶｉｎ×Ｒ１／（Ｒｏｎ＋Ｒ１）となり、ソース電
圧と異なった値になる。
【００２０】したがって、上記電圧設定装置４、５の出
力電圧の式において値ａ、ｃが「１」の場合、ＮＭＯＳ
トランジスタ２のＶｇｓはｂ、Ｖｂｓはｄとなり一定に
なるが、ＶｄｓはＶｉｎ×Ｒ１／（Ｒｏｎ＋Ｒ１）と一
定ではない。したがって、このＶｄｓの入力電圧依存性
は残されることになるので、このＶｄｓの入力電圧依存
を減少させるため、上記ａ、ｃの値を「１」以外に設定
し、ＮＭＯＳトランジスタ２のＶｇｓ、Ｖｂｓを過補償
とする。ａ、ｂ、ｃ、ｄの値は具体的にはＮＭＯＳトラ
ンジスタ２の特性によって決定される。
力電圧の式において値ａ、ｃが「１」の場合、ＮＭＯＳ
トランジスタ２のＶｇｓはｂ、Ｖｂｓはｄとなり一定に
なるが、ＶｄｓはＶｉｎ×Ｒ１／（Ｒｏｎ＋Ｒ１）と一
定ではない。したがって、このＶｄｓの入力電圧依存性
は残されることになるので、このＶｄｓの入力電圧依存
を減少させるため、上記ａ、ｃの値を「１」以外に設定
し、ＮＭＯＳトランジスタ２のＶｇｓ、Ｖｂｓを過補償
とする。ａ、ｂ、ｃ、ｄの値は具体的にはＮＭＯＳトラ
ンジスタ２の特性によって決定される。
【００２１】［第２実施例］つぎに、本発明の電子回路
の第２実施例について説明する。本実施例の電子回路は
ＭＯＳトランジスタをスイッチとして用いそのＯＮ／Ｏ
ＦＦ動作によって増幅器のゲインを可変にする。
の第２実施例について説明する。本実施例の電子回路は
ＭＯＳトランジスタをスイッチとして用いそのＯＮ／Ｏ
ＦＦ動作によって増幅器のゲインを可変にする。
【００２２】図２は第２実施例の電子回路の構成を示す
回路図である。図において、１１、１２はＮＭＯＳトラ
ンジスタ、１３は増幅器の出力端子、１４は増幅器、１
５、１６、１７、１８はそれぞれＮＭＯＳトランジスタ
１１、１２のゲートとバックゲートに入力電圧に応じた
電圧を印加する電圧設定装置である。
回路図である。図において、１１、１２はＮＭＯＳトラ
ンジスタ、１３は増幅器の出力端子、１４は増幅器、１
５、１６、１７、１８はそれぞれＮＭＯＳトランジスタ
１１、１２のゲートとバックゲートに入力電圧に応じた
電圧を印加する電圧設定装置である。
【００２３】つづいて、電子回路の動作について説明す
る。電圧設定装置１５、１６、１７、１８の出力電圧Ｖ
１５、Ｖ１６、Ｖ１７、Ｖ１８はそれぞれ数式１、２、
３、４で与えられる。
る。電圧設定装置１５、１６、１７、１８の出力電圧Ｖ
１５、Ｖ１６、Ｖ１７、Ｖ１８はそれぞれ数式１、２、
３、４で与えられる。
【００２４】
【数１】Ｖ１５＝ａＶｉｎ＋ｂ
【００２５】
【数２】Ｖ１６＝ｃＶｉｎ＋ｄ
【００２６】
【数３】Ｖ１７＝ｅＶｉｎ＋ｆ
【００２７】
【数４】Ｖ１８＝ｇＶｉｎ＋ｈ 数式１において、ｂの値をＮＭＯＳトランジスタ１１が
十分にＯＮする電圧（以下、ＶＨという）とし、数式３
においてｆの値をＮＭＯＳトランジスタ１２が十分にＯ
ＦＦする電圧（以下、ＶＬという）とし、数式２、４に
おけるｄ、ｈの値を「０」（ＧＮＤ電圧）とすると、Ｎ
ＭＯＳトランジスタ１１はＯＮし、ＮＭＯＳトランジス
タ１２はＯＦＦするので、ＮＭＯＳトランジスタ１１の
ＯＮ抵抗をＲｏｎとすると、この増幅器の入力電圧Ｖｉ
ｎに対する増幅度は−Ｒｆ／（Ｒ１１＋Ｒｏｎ）とな
る。
十分にＯＮする電圧（以下、ＶＨという）とし、数式３
においてｆの値をＮＭＯＳトランジスタ１２が十分にＯ
ＦＦする電圧（以下、ＶＬという）とし、数式２、４に
おけるｄ、ｈの値を「０」（ＧＮＤ電圧）とすると、Ｎ
ＭＯＳトランジスタ１１はＯＮし、ＮＭＯＳトランジス
タ１２はＯＦＦするので、ＮＭＯＳトランジスタ１１の
ＯＮ抵抗をＲｏｎとすると、この増幅器の入力電圧Ｖｉ
ｎに対する増幅度は−Ｒｆ／（Ｒ１１＋Ｒｏｎ）とな
る。
【００２８】数式１のｂの値をＶＬ、数式３のｆの値を
ＶＨとすると、ＮＭＯＳトランジスタ１１はＯＦＦし、
ＮＭＯＳトランジスタ１２はＯＮするので、増幅度は−
Ｒｆ／（Ｒ１２＋Ｒｏｎ）となる。したがって、増幅器
１４のゲインが可変となる。
ＶＨとすると、ＮＭＯＳトランジスタ１１はＯＦＦし、
ＮＭＯＳトランジスタ１２はＯＮするので、増幅度は−
Ｒｆ／（Ｒ１２＋Ｒｏｎ）となる。したがって、増幅器
１４のゲインが可変となる。
【００２９】ここで、数式１のａ、数式２のｃ、数式３
のｅ、数式４のｇの値が「１」の場合、ＮＭＯＳトラン
ジスタ１１、１２のＶｇｓ、Ｖｂｓは一定となるので、
Ｖｇｓ、Ｖｂｓの変動によるＮＭＯＳトランジスタ１
１、１２のＯＮ抵抗Ｒｏｎの変動はなくなる。
のｅ、数式４のｇの値が「１」の場合、ＮＭＯＳトラン
ジスタ１１、１２のＶｇｓ、Ｖｂｓは一定となるので、
Ｖｇｓ、Ｖｂｓの変動によるＮＭＯＳトランジスタ１
１、１２のＯＮ抵抗Ｒｏｎの変動はなくなる。
【００３０】しかし、本実施例では、ＮＭＯＳトランジ
スタ１１、１２のドレイン電圧はＶｉｎと等しくないの
で、ＮＭＯＳトランジスタのＶｄｓはＶｉｎによって変
化し、それによりＯＮ抵抗Ｒｏｎの変動が残ることにな
る。したがって、ＯＮ抵抗Ｒｏｎの変動を補償するため
に数式１〜４の係数ａ、ｃ、ｅ、ｇの値を「１」以外の
値に設定する。
スタ１１、１２のドレイン電圧はＶｉｎと等しくないの
で、ＮＭＯＳトランジスタのＶｄｓはＶｉｎによって変
化し、それによりＯＮ抵抗Ｒｏｎの変動が残ることにな
る。したがって、ＯＮ抵抗Ｒｏｎの変動を補償するため
に数式１〜４の係数ａ、ｃ、ｅ、ｇの値を「１」以外の
値に設定する。
【００３１】尚、ＮＭＯＳトランジスタをスイッチとし
て用いずにゲート電圧制御による可変抵抗素子として用
いても有効である。
て用いずにゲート電圧制御による可変抵抗素子として用
いても有効である。
【００３２】
【発明の効果】本発明の請求項１に係る電子回路によれ
ば、ソース端子を入力とするＭＯＳトランジスタがスイ
ッチもしくはゲート電圧制御による可変抵抗器として組
み込む際に、前記ＭＯＳトランジスタのゲート−ソース
間およびバックゲート−ソース間の電圧を、電圧設定手
段により入力電圧に所定定数を乗じた電圧と一定の所定
電圧とを加えた値に設定することにより、ＭＯＳトラン
ジスタのＯＮ抵抗の入力電圧依存性を減らすことがで
き、低ひずみの減衰器や増幅器を製作することができ
る。
ば、ソース端子を入力とするＭＯＳトランジスタがスイ
ッチもしくはゲート電圧制御による可変抵抗器として組
み込む際に、前記ＭＯＳトランジスタのゲート−ソース
間およびバックゲート−ソース間の電圧を、電圧設定手
段により入力電圧に所定定数を乗じた電圧と一定の所定
電圧とを加えた値に設定することにより、ＭＯＳトラン
ジスタのＯＮ抵抗の入力電圧依存性を減らすことがで
き、低ひずみの減衰器や増幅器を製作することができ
る。
【００３３】請求項２に係る電子回路によれば、前記入
力電圧に所定定数を乗じた電圧は該入力電圧をてい倍し
た電圧であり、前記ＭＯＳトランジスタは前記可変抵抗
器として減衰器に組み込まれることにより、低ひずみの
減衰器を製作できる。
力電圧に所定定数を乗じた電圧は該入力電圧をてい倍し
た電圧であり、前記ＭＯＳトランジスタは前記可変抵抗
器として減衰器に組み込まれることにより、低ひずみの
減衰器を製作できる。
【００３４】請求項３に係る電子回路によれば、前記入
力電圧に所定定数を乗じた電圧は該入力電圧をてい倍し
た電圧であり、前記ＭＯＳトランジスタは抵抗比で増幅
度を決定する前記可変抵抗器として増幅器に組み込まれ
ることにより、低ひずみの増幅器を製作できる。
力電圧に所定定数を乗じた電圧は該入力電圧をてい倍し
た電圧であり、前記ＭＯＳトランジスタは抵抗比で増幅
度を決定する前記可変抵抗器として増幅器に組み込まれ
ることにより、低ひずみの増幅器を製作できる。
【図１】第１実施例の電子回路の構成を示す回路図であ
る。
る。
【図２】第２実施例の電子回路の構成を示す回路図であ
る。
る。
【図３】ＭＯＳトランジスタをスイッチとして用い、そ
のＯＮ／ＯＦＦによってゲインを制御する従来の可変ゲ
イン増幅器の構成を示す回路図である。
のＯＮ／ＯＦＦによってゲインを制御する従来の可変ゲ
イン増幅器の構成を示す回路図である。
２、１１、１２ ＭＯＳトランジスタ ４、５、１５、１６、１７、１８ 電圧設定装置
Claims (3)
- 【請求項１】 ソース端子を入力とするＭＯＳトランジ
スタがスイッチもしくはゲート電圧制御による可変抵抗
器として組み込まれた電子回路において、 前記ＭＯＳトランジスタのゲート−ソース間およびバッ
クゲート−ソース間の電圧を、入力電圧に所定定数を乗
じた電圧と一定の所定電圧とを加えた値に設定する電圧
設定手段を備えたことを特徴とする電子回路。 - 【請求項２】 前記入力電圧に所定定数を乗じた電圧は
該入力電圧をてい倍した電圧であり、 前記ＭＯＳトラ
ンジスタは前記可変抵抗器として減衰器に組み込まれた
ことを特徴とする請求項１記載の電子回路。 - 【請求項３】 前記入力電圧に所定定数を乗じた電圧は
該入力電圧をてい倍した電圧であり、 前記ＭＯＳトラ
ンジスタは抵抗比で増幅度を決定する前記可変抵抗器と
して増幅器に組み込まれたことを特徴とする請求項１記
載の電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16008195A JPH08330902A (ja) | 1995-06-02 | 1995-06-02 | 電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16008195A JPH08330902A (ja) | 1995-06-02 | 1995-06-02 | 電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330902A true JPH08330902A (ja) | 1996-12-13 |
Family
ID=15707463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16008195A Pending JPH08330902A (ja) | 1995-06-02 | 1995-06-02 | 電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400209B1 (en) | 1999-08-05 | 2002-06-04 | Fujitsu Limited | Switch circuit with back gate voltage control and series regulator |
| JP2010057159A (ja) * | 2008-07-29 | 2010-03-11 | Ricoh Co Ltd | 画像読み取り装置、画像形成装置、振幅調整方法、及びコンピュータプログラム |
-
1995
- 1995-06-02 JP JP16008195A patent/JPH08330902A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400209B1 (en) | 1999-08-05 | 2002-06-04 | Fujitsu Limited | Switch circuit with back gate voltage control and series regulator |
| JP2010057159A (ja) * | 2008-07-29 | 2010-03-11 | Ricoh Co Ltd | 画像読み取り装置、画像形成装置、振幅調整方法、及びコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882226B2 (en) | Broadband variable gain amplifier with high linearity and variable gain characteristic | |
| US7592869B2 (en) | Variable gain amplifier having dual gain control | |
| US7262660B2 (en) | Variable gain amplifier having linear-in-decibel transconductance | |
| JPH11154832A (ja) | 差動増幅回路及びオペアンプ回路 | |
| KR100462467B1 (ko) | 자동이득제어의 가변이득증폭회로 | |
| JPH088456B2 (ja) | ドライバ回路 | |
| JPH10209781A (ja) | 差動回路を含む電子回路 | |
| US20090302946A1 (en) | VARIABLE GAIN AMPLIFIER HAVING LINEAR-IN-dB GAIN CHARACTERISTIC | |
| JPS6119134B2 (ja) | ||
| JP4785243B2 (ja) | カスコード増幅回路及びフォールデッド・カスコード増幅回路 | |
| JP2560542B2 (ja) | 電圧電流変換回路 | |
| JPH08330902A (ja) | 電子回路 | |
| JPH08265074A (ja) | 自動利得制御回路 | |
| US8723600B1 (en) | Cancellation of dynamic offset in MOS resistors | |
| JP2002368562A (ja) | 減衰器 | |
| JP3833472B2 (ja) | 電子装置の温度補償 | |
| JP2001068948A (ja) | Ｍｏｓｆｅｔ増幅回路 | |
| US7307476B2 (en) | Method for nullifying temperature dependence and circuit therefor | |
| KR100327440B1 (ko) | 제로-크로싱 감지회로 | |
| JP2924483B2 (ja) | 可変減衰器 | |
| KR100821122B1 (ko) | 씨모스형 가변이득 증폭 장치 | |
| US10873303B2 (en) | Amplifier with constant voltage gain | |
| US6774726B2 (en) | Amplifier with a MOS output stage | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| CN121098312A (zh) | 缓冲器、线路板及电子设备 |