JPH08330959A - Failure detection method for AD input circuit - Google Patents
Failure detection method for AD input circuitInfo
- Publication number
- JPH08330959A JPH08330959A JP13375795A JP13375795A JPH08330959A JP H08330959 A JPH08330959 A JP H08330959A JP 13375795 A JP13375795 A JP 13375795A JP 13375795 A JP13375795 A JP 13375795A JP H08330959 A JPH08330959 A JP H08330959A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- converter
- multiplexer
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 238000009499 grossing Methods 0.000 claims description 7
- 230000001052 transient effect Effects 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 回路規模を大きくすることなく、しかも、Ａ
−Ｄ入力回路の故障検出能力の向上を図れるＡ−Ｄ入力
回路の故障検出方法を提供する。
【構成】 複数のアナログ入力１０を有するマルチプレ
クサ１とバイナリーコード出力のＡ−Ｄコンバータ３と
で構成されるＡ−Ｄ入力回路の前記マルチプレクサ１の
２つのアナログ入力１０を、それぞれ電源電圧Ｖccとグ
ランド電圧Ｅとに接続し、前記マルチプレクサ１を切換
えてその出力をＡ−Ｄコンバータ３に入力する。その
際、電源電圧Ｖccの変換出力は全てのビットが「１」と
なるので「０」のビットを検出することにより、ビット
「０」の固着を検出する。また、グランド電圧Ｅの変換
出力は全てのビットが「０」となるので「１」のビット
を検出することによりビット「１」の固着を検出するこ
とができる。したがって、回路規模を大きくすることな
く、しかも故障を許容範囲や入力信号の時間変位に依ら
ずに故障を検出できるので故障検出の精度の向上が計れ
る。
(57) [Abstract] [Purpose] A without increasing the circuit scale.
Provided is a method of detecting a failure of an AD input circuit, which can improve the failure detection capability of the -D input circuit. [Structure] Two analog inputs 10 of the multiplexer 1 of an A-D input circuit composed of a multiplexer 1 having a plurality of analog inputs 10 and an A-D converter 3 having a binary code output are respectively connected to a power supply voltage Vcc and a ground. It is connected to the voltage E, the multiplexer 1 is switched, and its output is input to the AD converter 3. At that time, all bits of the converted output of the power supply voltage Vcc become "1", so that the bit "0" is fixed by detecting the bit "0". Further, since all the bits of the converted output of the ground voltage E are "0", the sticking of the bit "1" can be detected by detecting the bit "1". Therefore, since the failure can be detected without increasing the circuit scale and without depending on the allowable range of the failure and the time displacement of the input signal, the accuracy of the failure detection can be improved.
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えばＡＢＳ（アンチ
ロックブレーキシステム）電子制御ユニットにおけるＧ
センサ入力部などに応用されるＡ−Ｄ入力回路の故障検
出方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a G in an ABS (antilock brake system) electronic control unit, for example.
The present invention relates to a failure detection method for an AD input circuit applied to a sensor input section or the like.
【０００２】[0002]
【従来の技術】アナログ量とデジタル量とのインターフ
ェースとして図１１に示すように、センサ４などのアナ
ログ出力回路とＣＰＵ５等のデジタル回路間に設けられ
るＡ−Ｄ入力回路は、例えばマルチプレクサ１、サンプ
ル／ホールド回路２及びＡ−Ｄコンバータ３とで構成さ
れ、センサ４から出力されるアナログ量をＣＰＵ５の扱
えるデジタル量に変換する。2. Description of the Related Art As an interface between an analog quantity and a digital quantity, as shown in FIG. 11, an AD input circuit provided between an analog output circuit such as a sensor 4 and a digital circuit such as a CPU 5 is, for example, a multiplexer 1 or a sample. It is composed of a / hold circuit 2 and an A / D converter 3, and converts an analog amount output from the sensor 4 into a digital amount that can be handled by the CPU 5.
【０００３】すなわち、センサ４からのアナログ信号
は、増幅器６により増幅され、ＣＰＵ５からの入力コン
トロール切換え信号（マルチプレクサ制御信号）により
選択され、サンプル／ホールド回路２に入力される。サ
ンプル／ホールド回路２では、入力された信号をサンプ
リングし、Ａ−Ｄコンバータ３がＡ−Ｄ変換の動作を完
了するまでの間サンプリングした信号レベルを保持す
る。また、このサンプル／ホールド出力は、Ａ−Ｄコン
バータ３のアナログ入力へ印加されており、Ａ−Ｄコン
バータ３は、この信号をＡ−Ｄ変換してパラレル出力に
より出力バッファ７を介してＣＰＵ５に入力するか、あ
るいは、シリアル出力によりＣＰＵ５に入力する。図１
１中符号８はＡ−Ｄコンバータの基準電圧源であり、符
号９はＡ−ＤコンバータのＡ−Ｄ変換動作を制御する制
御ロジックである。That is, the analog signal from the sensor 4 is amplified by the amplifier 6, selected by the input control switching signal (multiplexer control signal) from the CPU 5, and input to the sample / hold circuit 2. The sample / hold circuit 2 samples the input signal and holds the sampled signal level until the A / D converter 3 completes the A / D conversion operation. The sample / hold output is applied to the analog input of the A / D converter 3, and the A / D converter 3 A / D converts this signal and outputs the parallel output to the CPU 5 via the output buffer 7 via the output buffer 7. It is input or input to the CPU 5 by serial output. FIG.
1, reference numeral 8 is a reference voltage source of the AD converter, and reference numeral 9 is a control logic for controlling the AD conversion operation of the AD converter.
【０００４】ところで、このようなＡ−Ｄ入力回路で
は、Ａ−Ｄコンバータ３のデジタル出力の特定のビット
が「０」または「１」に固着するなどの故障の起きるこ
とがあり、問題となっている。By the way, in such an AD input circuit, a failure may occur such that a specific bit of the digital output of the AD converter 3 is fixed to "0" or "1", which is a problem. ing.
【０００５】この問題を解決する１つの方法として例え
ば、車のアンチロックブレーキシステムの、電子制御ユ
ニットのＧセンサ（加速度センサ）検出回路では、図１
２に示すように、Ａ−Ｄ入力回路（なお、簡単のため、
図１２では、サンプル／ホールド回路２を省略してあ
る。）を２重系にして双方のＡ−Ｄ入力回路から得られ
た結果を照合比較することにより、故障の検出が行なえ
るようにしている。As one method for solving this problem, for example, in a G sensor (acceleration sensor) detection circuit of an electronic control unit of an antilock brake system for a vehicle, the structure shown in FIG.
As shown in 2, the AD input circuit (for simplicity,
In FIG. 12, the sample / hold circuit 2 is omitted. ) Is made into a dual system, and the results obtained from both AD input circuits are collated and compared to detect a failure.
【０００６】他の方法として、例えば特開平２−１４５
０７２２号公報には図１３に示すように、Ａ−Ｄコンバ
ータ３出力に接続された制御回路２０の出力を平滑回路
２１を介してＡ−Ｄコンバータ３入力にフィードバック
したＡ−Ｄコンバータ３の試験装置が記載されている。Another method is, for example, Japanese Patent Laid-Open No. 2-145.
In the 0722 publication, as shown in FIG. 13, a test of the AD converter 3 in which the output of the control circuit 20 connected to the output of the AD converter 3 is fed back to the input of the AD converter 3 via the smoothing circuit 21. The device is described.
【０００７】この装置では、制御回路２０は、Ａ−Ｄコ
ンバータ３出力を一時記憶するＤ出力コードメモリと、
そのメモリから読み出されたコードとＡ−Ｄコンバータ
３から出力された変換コードとを比較し、ＨまたはＬ出
力の制御信号（Ａ−Ｄコンバータ＞Ｄ出力コードメモリ
→Ｈ、Ａ−Ｄコンバータ＜Ｄ出力コードメモリ→Ｌ）Ｃ
0 を平滑回路２１に出力する比較回路を有し、メモリ制
御回路により、比較回路の出力Ｃ0 がＨレベルのとき
は、Ａ−Ｄコンバータ３の出力コードをＤ出力コードメ
モリでラッチしたのち、順次比較回路に出力し、一方、
比較回路の出力Ｃ0 がＬレベルのときには、出力がＨレ
ベルに変化するまで、Ａ−Ｄコンバータ３の出力コード
をＤ出力コードメモリで保持することによって、例えば
試験中にＡ−Ｄコンバータ３出力がコード飛び等を起こ
し、コード出力が所定のコードより増加や減少を起こす
と、制御回路２０から平滑回路２１に出力される制御信
号Ｃ0 がＨとＬとを繰り返して出力され、その制御信号
の入力された平滑回路２１出力が図１４のＤinに示すよ
うに変化して、Ａ−Ｄコンバータ３から、図１４のＤ
out 出力に示すように、同じコード出力が繰り返し出力
されるようにしたものがある。In this device, the control circuit 20 includes a D output code memory for temporarily storing the output of the A / D converter 3,
The code read from the memory is compared with the conversion code output from the AD converter 3, and a control signal of H or L output (AD converter> D output code memory → H, AD converter < D output code memory → L) C
It has a comparison circuit for outputting 0 to the smoothing circuit 21, and when the output C 0 of the comparison circuit is at the H level by the memory control circuit, after the output code of the AD converter 3 is latched in the D output code memory, It outputs to the sequential comparison circuit, while
When the output C 0 of the comparison circuit is at the L level, the output code of the AD converter 3 is held in the D output code memory until the output changes to the H level, for example, during the test, the output of the AD converter 3 is output. Causes a code jump or the like and the code output increases or decreases from a predetermined code, the control signal C 0 output from the control circuit 20 to the smoothing circuit 21 is repeatedly output between H and L. The input of the smoothing circuit 21 changes to D in in FIG. 14, and the output from the A / D converter 3 changes to D in FIG.
As shown in " out output", there is one in which the same code output is repeatedly output.
【０００８】また、これら以外の方法として、変換出力
の電圧値の許容範囲や入力信号の時間変移をあらかじめ
設定しておき、これらの設定値と変換出力とを比較し、
設定値の特性と一致しない場合故障と判定するなどの方
法が行なわれている。As a method other than these, the allowable range of the voltage value of the conversion output and the time shift of the input signal are set in advance, and these set values are compared with the conversion output,
When the characteristics of the set values do not match, it is determined that there is a failure.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記の
Ａ−Ｄ入力回路を２重系としたものでは、故障の検出精
度は比較的高いが、回路規模が大きくなり、コスト高に
なるという問題がある。However, in the case where the AD input circuit is a double system, the accuracy of detecting a fault is relatively high, but the circuit scale becomes large and the cost becomes high. is there.
【００１０】また、制御回路の出力を平滑回路を介して
Ａ−Ｄコンバータ入力にフィードバックしたものでは、
誤りコードが繰り返し出力されるという特長を有する
が、メモリ制御回路によるＤ出力コードメモリと比較回
路に対する複雑なタイミング制御が必要となり、そのた
め、部品点数も多くなることが考えられるため、Ａ−Ｄ
入力回路を２重系とした上述のものと同様に、回路規模
が大きくなり、コスト高になるという問題がある。Further, in the case where the output of the control circuit is fed back to the A / D converter input through the smoothing circuit,
Although it has a feature that error codes are repeatedly output, complicated timing control for the D output code memory and the comparison circuit by the memory control circuit is required, which may increase the number of parts.
Similar to the above-mentioned one in which the input circuit is a double system, there is a problem that the circuit scale becomes large and the cost becomes high.
【００１１】一方、変換出力が本来の特性から外れたか
どうかによって故障を判定する方法では、検出の感度
（精度）を高めようと変換出力の電圧値の許容範囲を狭
く、入力信号の時間変移を検出する周期を短くすると、
応答性は良くなるが正常な変換でも故障と判定してしま
う誤検出が増加する欠点がある。そのため、逆に変換出
力の電圧値の許容範囲を広く、入力信号の時間変移を検
出する周期を長くすると、検出の感度（精度）が低く、
応答特性も悪くなることから、設定がクリティカルで難
しく検出能力の向上に限界があるという問題がある。On the other hand, in the method of judging a failure depending on whether or not the conversion output deviates from the original characteristic, the allowable range of the voltage value of the conversion output is narrowed in order to improve the detection sensitivity (accuracy), and the time change of the input signal is prevented. If the detection cycle is shortened,
Although the responsiveness is improved, there is a drawback that false detections that determine a failure even with normal conversion increase. Therefore, conversely, if the allowable range of the voltage value of the converted output is wide and the period for detecting the time shift of the input signal is long, the detection sensitivity (accuracy) is low,
Since the response characteristic is also deteriorated, there is a problem that the setting is difficult and the improvement of the detection ability is limited.
【００１２】そこで、この発明の課題は、Ａ−Ｄ入力回
路を２重系とするような回路規模を大きくすることな
く、しかも、Ａ−Ｄ入力回路の故障検出精度の向上を計
ることのできるＡ−Ｄ入力回路の故障検出方法を提供す
ることである。Therefore, an object of the present invention is to improve the failure detection accuracy of the AD input circuit without increasing the circuit scale such that the AD input circuit is a dual system. An object of the present invention is to provide a failure detection method for an AD input circuit.
【００１３】[0013]
【課題を解決するための手段】上記の課題を解決するた
め、第１の発明では、複数のアナログ入力を有するマル
チプレクサを備え、そのマルチプレクサを切換えて１つ
のＡ−Ｄコンバータで複数のアナログ入力信号をバイナ
リーコード信号に変換するＡ−Ｄ入力回路の前記マルチ
プレクサのアナログ入力に、Ａ−Ｄ入力回路の電源電
圧、基準グランド電圧に相当する信号を入力し、マルチ
プレクサを切換えてその出力をＡ−Ｄコンバータに入力
し、その際、Ａ−Ｄコンバータから出力されるデジタル
出力に基づいてＡ−Ｄコンバータの故障を検出するとい
う方法を採用したのである。In order to solve the above-mentioned problems, in the first invention, a multiplexer having a plurality of analog inputs is provided, and the multiplexer is switched to allow a plurality of analog input signals by one A-D converter. To the analog input of the multiplexer of the A-D input circuit for converting the signal into a binary code signal, a signal corresponding to the power supply voltage and the reference ground voltage of the A-D input circuit is input, the multiplexer is switched, and the output is A-D. The method of inputting to the converter and detecting the failure of the AD converter based on the digital output output from the AD converter at that time was adopted.
【００１４】このとき、第２の発明では、上記マルチプ
レクサのアナログ入力に接続したＡ−Ｄ入力回路の電源
電圧、基準グランド電圧に相当する信号入力を、上記マ
ルチプレクサのアナログ入力に交互に接続するスイッチ
手段を介して接続し、そのスイッチ手段を切換えて、上
記基準となる信号入力をマルチプレクサに接続し、その
際、Ａ−Ｄコンバータから出力されるデジタル出力に基
づいてＡ−Ｄコンバータの故障を検出するという方法を
採用することができる。At this time, in the second invention, a switch for alternately connecting the signal input corresponding to the power supply voltage and the reference ground voltage of the AD input circuit connected to the analog input of the multiplexer to the analog input of the multiplexer. And the switch means is switched to connect the reference signal input to the multiplexer. At this time, the failure of the AD converter is detected based on the digital output from the AD converter. The method of doing can be adopted.
【００１５】同様に、第３の発明では、上記切換え手段
に２種類の基準電圧切換え時の過渡電圧を平滑化するロ
ーパスフィルタを備え、その切換え手段を切換えて上記
基準となる信号入力をマルチプレクサに接続し、その
際、Ａ−Ｄコンバータから出力されるデジタル出力に基
づいてＡ−Ｄコンバータの故障を検出するという方法を
採用することもできる。Similarly, in the third invention, the switching means is provided with a low-pass filter for smoothing the transient voltage at the time of switching two kinds of reference voltages, and the switching means is switched so that the reference signal input is applied to the multiplexer. It is also possible to adopt a method of connecting and, at that time, detecting a failure of the AD converter based on the digital output output from the AD converter.
【００１６】第４の発明では、複数のアナログ入力を有
する複数個のマルチプレクサと、１つのＡ−Ｄコンバー
タとを前記複数個のマルチプレクサ出力のいずれか１つ
をＡ−Ｄコンバータと接続する切換え手段を介して接続
し、そのマルチプレクサと接続されたＡ−Ｄコンバータ
にＡ−Ｄコンバータの出力するデジタル出力を記憶すル
チプレクサからのアナログ入力のＡ−Ｄ変換出力データ
によって更新されるＡ−Ｄ入力回路の、前記複数のマル
チプレクサの内の１つのマルチプレクサのアナログ入力
の２入力に、それぞれ前記Ａ−Ｄ入力回路の電源電圧、
基準グランド電圧に相当する信号を入力し、この２入力
の変換結果が格納される出力レジスタを更新する他のマ
ルチプレクサの２入力に、同じアナログ入力信号を並列
に接続し、マルチプレクサを切換えて前記出力をマルチ
プレクサに入力し、その際、Ａ−Ｄコンバータから前記
レジスタに出力されるデジタル変換出力から出力レジス
タと前記切り換え手段の故障を検出するという方法を採
用したのである。In a fourth aspect of the invention, a switching means for connecting a plurality of multiplexers having a plurality of analog inputs and one A-D converter to one of the plurality of multiplexer outputs connected to the A-D converter. AD input circuit which is connected via the AD converter and stores the digital output output from the AD converter in the AD converter connected to the multiplexer and which is updated by the AD converted output data of the analog input from the multiplexer. Of two of the analog inputs of one of the plurality of multiplexers, the power supply voltage of the AD input circuit,
The same analog input signal is connected in parallel to the two inputs of another multiplexer that inputs a signal corresponding to the reference ground voltage and updates the output register in which the conversion result of these two inputs is stored, and switches the multiplexer to output the output. Is input to the multiplexer, and at that time, a failure of the output register and the switching means is detected from the digital conversion output output from the AD converter to the register.
【００１７】[0017]
【作用】上記のように構成される第１の発明では、マル
チプレクサにＡ−Ｄコンバータに与えている電源電圧＋
Ｖccと正確に一致する電圧を入力し、変換を行なった場
合、Ａ−Ｄコンバータの変換出力のデジタルデータの全
てのビットを「１」にすることができる。また、グラン
ド電圧Ｅを入力した場合は全てのビットを「０」にする
ことができる（但し、厳密にはノイズの影響などによ
り、下位のビットが異なった値となる可能性があり、こ
の場合は、故障検出の対象から外すなどの処理をす
る）。In the first aspect of the invention configured as described above, the power source voltage applied to the A / D converter in the multiplexer +
When a voltage that exactly matches Vcc is input and conversion is performed, all bits of the digital data of the conversion output of the AD converter can be set to "1". When the ground voltage E is input, all bits can be set to "0" (However, strictly speaking, the lower bits may have different values due to the influence of noise. In this case, , Such as removing from the target of failure detection).
【００１８】上記の内容より電源電圧Ｖccの変換値でい
ずれかのビットが「０」の場合、及びグランド電圧Ｅの
変換値でいずれかのビットが「１」の場合は故障と判定
することができる。このことにより、複数入力を共通に
Ａ−Ｄコンバートする部分での、特定のビットが「０」
または「１」に固着するなどの故障検出ができる。From the above contents, if any bit is "0" in the converted value of the power supply voltage Vcc and if any bit is "1" in the converted value of the ground voltage E, it can be judged as a failure. it can. As a result, a specific bit is "0" in the part where A-D conversion is performed on a plurality of inputs in common.
Alternatively, failure detection such as sticking to “1” can be performed.
【００１９】第２の発明では、切換え手段を切換えるこ
とにより、マルチプレクサの一つのアナログ入力を使用
してＡ−Ｄコンバータに上記電源電圧、グランド電圧を
印加して故障の検出ができる。According to the second aspect of the present invention, by switching the switching means, it is possible to detect the failure by applying the above-mentioned power supply voltage and ground voltage to the A / D converter using one analog input of the multiplexer.
【００２０】第３の発明では、上記切換え手段を切換え
てローパスフィルタにより、時間の経過とともに前記電
圧が上昇あるいは下降する過渡波形を入力し、その波形
をＡ−Ｄコンバータに変換させる。このとき、変換が正
常に行なわれると出力されるデータは連続したものとな
るはずなので、この出力データの連続性を検討すること
により、ビット固着を検出することができる。In the third aspect of the invention, the switching means is switched to input a transient waveform in which the voltage rises or falls with the passage of time by the low-pass filter, and the waveform is converted into an AD converter. At this time, since the output data should be continuous if the conversion is normally performed, it is possible to detect the bit sticking by examining the continuity of the output data.
【００２１】第４の発明では、例えば複数個あるマルチ
プレクサの一つのマルチプレクサの２つの入力に電源電
圧、グランド電圧などの変換データの全てのビットを
「１」または「０」にする電圧を入力し、それぞれの入
力に対応するレジスタに変換データを書き込む。このと
き、２つのレジスタの内容は、一方のレジスタのビット
は全て「１」で、他方のレジスタのビットは全て「０」
となっているはずなので、ビット「１」または「０」の
固着の検出ができる。According to the fourth aspect of the invention, for example, a voltage that sets all bits of the conversion data such as a power supply voltage and a ground voltage to "1" or "0" is input to two inputs of one of a plurality of multiplexers. , Write the conversion data to the register corresponding to each input. At this time, as for the contents of the two registers, the bits of one register are all "1" and the bits of the other register are all "0".
Therefore, it is possible to detect whether the bit "1" or "0" is fixed.
【００２２】一方、この検出の際、例えば切換え手段が
間違って他のマルチプレクサを選択した場合には、他の
マルチプレクサの２入力に同じアナログ信号を入力した
ことにより、前記レジスタの内容が二つとも同じ内容と
なるため、切換え手段の故障の検出が行なえる。しか
も、このとき、アナログ入力の変換出力データのビット
が全て「１」の「０」の場合でもレジスタの内容が同じ
内容となることから故障の検出が行なえる。On the other hand, at the time of this detection, for example, when the switching means mistakenly selects another multiplexer, the same analog signal is input to the two inputs of the other multiplexer, so that the contents of both the registers are both. Since the contents are the same, the failure of the switching means can be detected. Moreover, at this time, even if all the bits of the converted output data of the analog input are "0" of "1", the contents of the register have the same contents, so that the failure can be detected.
【００２３】[0023]
【実施例】以下、この発明の実施例を図面に基づいて説
明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２４】図１に第１の発明に係るＡ−Ｄ入力回路の
ブロック図を示す。FIG. 1 shows a block diagram of an AD input circuit according to the first invention.
【００２５】このＡ−Ｄ入力回路は、複数のアナログ入
力１０を有するマルチプレクサ１とバイナリーコード出
力のＡ−Ｄコンバータ３とで構成され、図では、簡単の
ため、サンプル／ホールド回路２は省略してある。The A-D input circuit is composed of a multiplexer 1 having a plurality of analog inputs 10 and an A-D converter 3 having a binary code output. In the figure, the sample / hold circuit 2 is omitted for simplicity. There is.
【００２６】また、マルチプレクサ１のアナログ入力１
０の２入力には、電圧源としてそれぞれＡ−Ｄコンバー
タ３に印加される電源電圧Ｖccとグランド電圧Ｅとが接
続してある。Also, the analog input 1 of the multiplexer 1
A power supply voltage Vcc and a ground voltage E, which are applied to the A / D converter 3 as voltage sources, are connected to the two inputs of 0.
【００２７】この実施例は、以上のように構成されてお
り、次にこの回路を用いて第１の発明に係る故障検出方
法について説明する。This embodiment is constructed as described above. Next, the fault detecting method according to the first aspect of the invention will be explained using this circuit.
【００２８】このＡ−Ｄ入力回路では、マルチプレクサ
１を切換えて電源電圧ＶccとグラントＥ電圧とをＡ−Ｄ
コンバータ３に入力すると、図２に示すように、Ａ−Ｄ
コンバータ３が電源電圧Ｖcc入力に対する変換を行なっ
た場合は、変換結果のデジタルデータの全てのビットが
「１」になり、グランドＥ電圧に対する変換を行なった
場合には全ビットが「０」になる。In this A-D input circuit, the multiplexer 1 is switched to change the power supply voltage Vcc and the grant E voltage to A-D.
When input to the converter 3, as shown in FIG.
When the converter 3 performs conversion for the power supply voltage Vcc input, all bits of the converted digital data become "1", and when the conversion for the ground E voltage occurs, all bits become "0". .
【００２９】このため、電源電圧Ｖccを入力した場合
は、いずれかのビットに「０」が出力されているか、い
ないかを検出し、このとき、「０」のビットが検出され
ると、ビットが固着していることが考えられるので、異
常として判定する。同様に、グランド電圧Ｅを入力した
場合には、いずれかのビットに「１」が検出されている
か、いないかを検出し、もし、「１」のビットが検出さ
れると、ビットが固着していることが考えられるので異
常として判定する。Therefore, when the power supply voltage Vcc is input, it is detected whether or not "0" is output to any bit. At this time, when the "0" bit is detected, the bit is detected. Is considered to be stuck, so it is determined to be abnormal. Similarly, when the ground voltage E is input, it is detected whether or not "1" is detected in any bit, and if the bit of "1" is detected, the bit is fixed. Therefore, it is determined that there is an abnormality.
【００３０】このようにして、ビットの「１」と「０」
とを検出することにより、簡単にＡ−Ｄコンバータ３の
ビット固着に関する故障を検出することができる。In this way, the bits "1" and "0"
By detecting and, it is possible to easily detect a failure related to bit fixation of the AD converter 3.
【００３１】図３に第２実施例として第２の発明に係る
Ａ−Ｄ入力回路を示す。FIG. 3 shows an AD input circuit according to the second invention as a second embodiment.
【００３２】この実施例のＡ−Ｄ入力回路は、図３に示
すように、第１実施例のＡ−Ｄ入力回路のマルチプレク
サ１のアナログ入力１０にトランジスタスイッチ回路１
１を介して電源電圧Ｖccと基準グランド電圧Ｅとを接続
したもので、マルチプレクサ１のアナログ入力１０の１
つと接続したトランジスタスイッチ回路１１のコレクタ
回路Ｃを負荷抵抗を介して電源電圧Ｖccと接続し、エミ
ッタ回路ｅをグランド電圧Ｅに接続してベース回路６
を、例えばＣＰＵ５（図示せず）と接続することによ
り、切換え信号を出力させて、図４に示すように、Ａ−
Ｄ入力回路の電源電圧Ｖccとグランド電圧Ｅを上記マル
チプレクサ１のアナログ入力１０に交互に接続する。そ
して、その際、出力されるデジタル出力に基づいてＡ−
Ｄコンバータ３の故障を検出するようにしたものであ
る。In the AD input circuit of this embodiment, as shown in FIG. 3, the transistor switch circuit 1 is connected to the analog input 10 of the multiplexer 1 of the AD input circuit of the first embodiment.
A power supply voltage Vcc and a reference ground voltage E are connected via 1 and the analog input 10 of the multiplexer 1
The collector circuit C of the transistor switch circuit 11 connected to the two is connected to the power supply voltage Vcc via the load resistor, and the emitter circuit e is connected to the ground voltage E to connect the base circuit 6
Is connected to, for example, a CPU 5 (not shown) to output a switching signal and, as shown in FIG.
The power supply voltage Vcc and the ground voltage E of the D input circuit are alternately connected to the analog input 10 of the multiplexer 1. Then, at that time, A-
The failure of the D converter 3 is detected.
【００３３】このようにしたことにより、第１の発明の
Ａ−Ｄ入力回路では、故障検出のためにマルチプレクサ
１のアナログ入力１０を２回路使用する必要があった
が、このＡ−Ｄ入力回路では、マルチプレクサ１のアナ
ログ入力１０を１回路使用するだけで故障検出ができる
ため、故障検出をするために実際の信号入力本数が２本
少なくなってしまうという問題点を改善することができ
る。As a result, the AD input circuit of the first invention requires the use of two analog inputs 10 of the multiplexer 1 for detecting a failure. Then, since the failure can be detected by using only one circuit of the analog input 10 of the multiplexer 1, it is possible to solve the problem that the actual number of signal inputs is reduced by two to detect the failure.
【００３４】他の作用については、第１実施例と同じで
あるので、ここでは、その説明を省略する。Since the other operations are the same as those of the first embodiment, the description thereof will be omitted here.
【００３５】なお、実施例では、スイッチ手段にトラン
ジスタ回路１１を用いたがこれに限定されることはな
く、他の半導体スイッチ装置を用いたり、メカニカルな
リレー装置を用いるようにしてもよい。Although the transistor circuit 11 is used as the switch means in the embodiment, the invention is not limited to this, and another semiconductor switch device or a mechanical relay device may be used.
【００３６】図５に第３実施例として第３の発明に係る
Ａ−Ｄ入力回路を示す。FIG. 5 shows an AD input circuit according to the third invention as a third embodiment.
【００３７】この実施例のＡ−Ｄ入力回路は、第２実施
例のトランジスタスイッチ回路１１のコレクタ回路Ｃと
マルチプレクサ回路１のアナログ入力１０間に一端が接
地されたコンデンサｑを接続することにより、積分回路
によるローパスフィルタ１２を形成し、トランジスタ回
路を切換えた際、図５に示すように、積分回路による放
電波形（過渡波形）が入力されるようにしてある。そし
て、入力されるこの緩やかに変化する放電波形（充電波
形でも良い）をＡ−Ｄ変換させるようにしたものであ
る。このとき、そのＡ−Ｄ変換出力をプロットすると、
図７に示すように、連続した直線となるが、例えばビッ
ト固着が発生すると、その固着したビットにより、誤差
がでるため、図８に示すように、出力が連続しなくな
り、その連続性が損なわれる。このため、この連続性を
検出することにより、故障を検出することができる。In the AD input circuit of this embodiment, a capacitor q whose one end is grounded is connected between the collector circuit C of the transistor switch circuit 11 of the second embodiment and the analog input 10 of the multiplexer circuit 1. When the low-pass filter 12 is formed by the integrator circuit and the transistor circuit is switched, the discharge waveform (transient waveform) by the integrator circuit is input as shown in FIG. Then, the input slowly changing discharge waveform (which may be the charge waveform) is A / D converted. At this time, when the A-D conversion output is plotted,
As shown in FIG. 7, the line becomes a continuous straight line. However, if, for example, bit sticking occurs, an error occurs due to the stuck bit, so that the output is not continuous and the continuity is impaired as shown in FIG. Be done. Therefore, the failure can be detected by detecting the continuity.
【００３８】また、このとき、ローパスフィルタ１２に
よる積分回路により、周期の短い例えば、第１実施例の
Ａ−Ｄ入力回路の下位数ビットが影響を受けるようなノ
イズをフィルタリングすることができるので、故障検出
能力を向上することもできる。Further, at this time, since the integrating circuit by the low-pass filter 12 can filter noise having a short cycle, for example, the lower few bits of the AD input circuit of the first embodiment are affected, Failure detection capability can also be improved.
【００３９】図９に第４実施例として、第４の発明に係
るＡ−Ｄ入力回路を示す。FIG. 9 shows, as a fourth embodiment, an AD input circuit according to the fourth invention.
【００４０】このＡ−Ｄ入力回路は、複数のアナログ入
力１０A1〜4 を有するマルチプレクサ１を複数個、すな
わち、実施例では、二個のマルチプレクサ１Ａと１Ｂを
切換えスイッチ１３を介してＡ−Ｄコンバータ３と接続
し、一方、Ａ−Ｄコンバータ３にＡ−Ｄ変換データを一
時記憶するためのレジスタＲ1 〜4 を設けて、前記レジ
スタＲ1 〜4 が切換えスイッチ１３を切換えて接続され
るマルチプレクサ１Ａ、１Ｂのアナログ入力１０
A1〜A4、１０B1〜B4のＡ−Ｄ変換出力データによって更
新されるようになっている。[0040] The A-D input circuit, a plurality of multiplexers 1 having a plurality of analog inputs 10 A1 ~ 4, i.e., in the embodiment, A-D through the switch 13 switches the two multiplexers 1A and 1B On the other hand, the registers R 1 to 4 for connecting to the converter 3 and the A to D converter 3 for temporarily storing A to D conversion data are provided, and the registers R 1 to 4 are connected by switching the changeover switch 13. Analog input 10 of multiplexer 1A, 1B
It is adapted to be updated by the A-D conversion output data of A1 to A4 and 10 B1 to B4 .
【００４１】また、前記二つのマルチプレクサ１Ａ，１
Ｂのうち１Ａの複数のアナログ入力１０A1〜A4、１０B1
〜B4の２入力１０A3、１０A4に、それぞれ前記Ａ−Ｄ入
力回路の電源電圧Ｖccとグランド電圧Ｅに対応する電圧
源を接続し、この２入力１０A3、１０A4の変換結果が格
納されるレジスタＲ1 〜4 を更新する他のマルチプレク
サ１Ｂの２入力１０B3、１０B4に、アナログ入力信号を
並列に接続し、マルチプレクサ１Ａ，１Ｂを切換えて、
その際、前記レジスタＲ1 〜4 に出力されるデジタル変
換出力からレジスタＲ1 〜4 と前記切り換えスイッチ１
３の故障を検出するというものである。なお、図９では
簡単のためサンプル／ホールド回路２は省略してある。In addition, the two multiplexers 1A, 1
Multiple analog inputs 1 A out of B 10 A1 to A4 , 10 B1
The two inputs 10 A3, 10 A4 of ~ B4, respectively voltage sources corresponding to the power supply voltage Vcc and the ground voltage E of the A-D input circuit connected, converts the result of the two inputs 10 A3, 10 A4 is stored The analog input signal is connected in parallel to the two inputs 10 B3 and 10 B4 of the other multiplexer 1B for updating the registers R 1 to 4 to switch the multiplexers 1A and 1B.
At that time, the registers R 1 ~ 4 from the digital conversion output which is output to the register R 1 ~ 4 changeover switch 1
The failure of No. 3 is detected. In FIG. 9, the sample / hold circuit 2 is omitted for simplicity.
【００４２】この実施例は、以上のように構成され、次
にその作用を述べることにより第４の発明に係る故障検
出方法を説明する。This embodiment is constructed as described above, and the failure detecting method according to the fourth aspect of the present invention will be described by describing its operation.
【００４３】すなわち、例えば２個あるマルチプレクサ
１Ａ，１Ｂの内の一つのマルチプレクサ１Ａのアナログ
入力１０の２入力１０A3、１０A4に電源電圧Ｖcc、グラ
ンド電圧Ｅなど変換データの全てのビットを「１」また
は「０」にする電圧を入力し、それぞれの入力に対応す
るレジスタＲ3 、Ｒ4 に変換データを書き込む。このと
き、２つのレジスタＲ3 、Ｒ4 の内容は、一方のレジス
タＲ3 、Ｒ4 のビットは全て「１」、または他方のレジ
スタＲ3 、Ｒ4 のビットは全て「０」となっているはず
なので、ビット「１」または「０」の固着の検出ができ
る。That is, for example, all the bits of the conversion data such as the power supply voltage Vcc and the ground voltage E are set to "1" in the two inputs 10 A3 and 10 A4 of the analog input 10 of one of the two multiplexers 1A and 1B. , Or “0” is input, and the conversion data is written in the registers R 3 and R 4 corresponding to the respective inputs. At this time, as for the contents of the two registers R 3 and R 4 , all the bits of one register R 3 and R 4 are “1”, or all the bits of the other registers R 3 and R 4 are “0”. Since it must exist, it is possible to detect whether the bit "1" or "0" is fixed.
【００４４】また、この検出の際、例えば切換え手段１
３が間違って他のマルチプレクサ１Ｂを選択した場合に
は、他のマルチプレクサ１Ｂの２入力１０B3と１０B4に
は同じアナログ信号が入力されているため、例えば図１
０に示すように、前記レジスタＲ3 、Ｒ4 の内容が二つ
とも同じ内容となるため、それを検出することにより、
切換えスイッチ１３の故障の検出が行なえる。しかも、
このとき、アナログ入力１０B3と１０B4の変換出力デー
タのビットが全て「１」や「０」の場合でも図１０に示
すようにレジスタＲ3 、Ｒ4 の内容が二つとも同じ内容
となるため、故障の検出が行なえる。At the time of this detection, for example, the switching means 1
If 3 mistakenly selects the other multiplexer 1B, the same analog signal is input to the two inputs 10 B3 and 10 B4 of the other multiplexer 1B.
As shown in 0, the contents of the registers R 3 and R 4 are the same, so by detecting it,
The failure of the changeover switch 13 can be detected. Moreover,
At this time, even if the bits of the converted output data of the analog inputs 10 B3 and 10 B4 are all “1” or “0”, the contents of the registers R 3 and R 4 are the same as shown in FIG. Therefore, the failure can be detected.
【００４５】[0045]
【効果】この発明は、以上の方法を行なうことにより、
Ａ−Ｄ入力回路の故障検出が可能となり、Ａ−Ｄ入力回
路を２重系とするような回路規模を大きくすることな
く、低コストに実現できる。また、故障検出のための比
較信号として、電源電圧および基準グランド電圧の両方
を使用することにより、他の基準電圧源を特に設ける必
要がなく、低コストに実現できる。しかも故障を決定す
るための許容範囲や入力信号の時間変移に依らずにビッ
トの「１」と「０」とを検出して故障を検出できる。こ
のため、検出能力を損なうことなく、Ａ−Ｄ入力回路の
故障の検出精度の向上を計ることができ、例えばＡＢＳ
（アンチロックブレーキシステム）装置のＧセンサ入力
部などに用いるのに最適なＡ−Ｄ入力回路の故障検出方
法を提供することができる。[Effect] The present invention, by performing the above method,
It becomes possible to detect a failure of the A-D input circuit, and it can be realized at a low cost without increasing the circuit scale such that the A-D input circuit is a double system. Further, by using both the power supply voltage and the reference ground voltage as the comparison signal for detecting the failure, it is not necessary to provide another reference voltage source, and the cost can be realized. Moreover, the failure can be detected by detecting the bits "1" and "0" without depending on the allowable range for determining the failure or the time shift of the input signal. Therefore, it is possible to improve the detection accuracy of the failure of the AD input circuit without impairing the detection capability.
(Anti-lock brake system) It is possible to provide a failure detection method for an A-D input circuit that is optimal for use in a G sensor input section of a device.
【００４６】特に、第１の発明に係る方法では、Ａ−Ｄ
入力回路にＡ−Ｄ入力回路の電源電圧とグランド電圧と
を入力し、その際、出力されるデジタル出力に基づいて
Ａ−Ｄコンバータの故障を検出するようにしたので、Ａ
−Ｄコンバータの特定ビットの「１」または「０」固着
などの故障検出が容易にできる。Particularly, in the method according to the first invention, A-D
Since the power supply voltage and the ground voltage of the A-D input circuit are input to the input circuit, and the failure of the A-D converter is detected based on the output digital output at that time,
-Failure detection such as "1" or "0" sticking of a specific bit of the D converter can be easily performed.
【００４７】また、第２の発明に係る方法では、Ａ−Ｄ
入力回路の電源電圧、グランド電圧に対応する電圧源を
上記マルチプレクサの入力に交互に接続する切換え手段
を介して接続し、その切換え手段を切換えて、その際、
出力されるデジタル出力に基づいてＡ−Ｄコンバータの
故障を検出するようにしたので、一つのマルチプレクサ
のアナログ入力によってＡ−Ｄコンバータの特定のビッ
トの「１」または「０」固着などの故障検出が行なえる
ため、Ａ−Ｄ入力回路を有効に利用することができる。Further, in the method according to the second invention, AD
A voltage source corresponding to the power supply voltage and the ground voltage of the input circuit is connected to the input of the multiplexer via a switching means that is alternately connected, and the switching means is switched.
Since the A / D converter failure is detected based on the output digital output, a failure detection such as “1” or “0” sticking of a specific bit of the A / D converter is detected by the analog input of one multiplexer. Therefore, the AD input circuit can be effectively used.
【００４８】第３の発明に係る方法では、ローパスフィ
ルタを介して、出力される電圧波形をＡ−Ｄ変換して、
Ａ−Ｄ変換値の連続性を見るようにしたので、ビット固
着をノイズの影響に関わらず検出することができる。こ
のため、故障検出能力を向上することができる。In the method according to the third aspect of the invention, the output voltage waveform is A-D converted through the low pass filter,
Since the continuity of the A-D converted value is checked, the bit sticking can be detected regardless of the influence of noise. Therefore, the fault detection capability can be improved.
【００４９】また、この方式では、ローパスフィルタと
して簡単なコンデンサと抵抗によるフィルタを使用する
ことが可能であり低コストに実現が可能である。Further, in this method, a simple capacitor and resistor filter can be used as the low-pass filter, and the low-pass filter can be realized at low cost.
【００５０】第４の発明における方法では、複数個のマ
ルチプレクサとＡ−Ｄコンバータとを切換え手段を介し
て接続し、Ａ−Ｄコンバータの出力するデジタル出力を
記憶する出力レジスタを設けたＡ−Ｄ入力回路の一つの
マルチプレクサの２つのアナログ入力に、それぞれ電源
電圧、基準グランド電圧を入力し、この２入力の変換結
果が格納される出力レジスタを更新する他のマルチプレ
クサの入力に、アナログ入力を並列に接続し、マルチプ
レクサを切換えて、前記レジスタに出力されるデジタル
変換出力から出力レジスタと前記切り換え手段の故障を
検出するようにしたので、レジスタのビット固着と切換
え手段の故障とを一度に検出することができる。In the method of the fourth aspect of the invention, a plurality of multiplexers and an A-D converter are connected through a switching means, and an A-D provided with an output register for storing a digital output output from the A-D converter. The power supply voltage and the reference ground voltage are input to the two analog inputs of one multiplexer of the input circuit, and the analog input is paralleled to the input of another multiplexer that updates the output register that stores the conversion result of these two inputs. , And the multiplexer is switched to detect the failure of the output register and the switching means from the digital conversion output output to the register, so that the bit sticking of the register and the failure of the switching means are detected at once. be able to.
【図１】第１実施例の故障検出方法を説明する作用図FIG. 1 is an operation diagram illustrating a failure detection method according to a first embodiment.
【図２】第１実施例の故障検出方法を説明する作用図FIG. 2 is an operation diagram illustrating a failure detection method according to the first embodiment.
【図３】第２実施例のブロックFIG. 3 is a block diagram of a second embodiment.
【図４】第２実施例のスイッチ手段の出力を説明する作
用図FIG. 4 is an operation diagram for explaining the output of the switch means of the second embodiment.
【図５】第３実施例ブロック図FIG. 5 is a block diagram of a third embodiment.
【図６】第３実施例の放電波形を説明する作用図FIG. 6 is an operation diagram illustrating a discharge waveform according to a third embodiment.
【図７】第３実施例の故障検出方法を説明する作用図FIG. 7 is an operation diagram illustrating a failure detection method according to a third embodiment.
【図８】第３実施例の故障検出方法を説明する作用図FIG. 8 is an operation diagram illustrating a failure detection method according to a third embodiment.
【図９】第４実施例のブロック図FIG. 9 is a block diagram of a fourth embodiment.
【図１０】第４実施例の故障検出方法を説明する作用図FIG. 10 is an operation diagram illustrating a failure detection method according to a fourth embodiment.
【図１１】従来のＡ−Ｄ入力回路のブロック図FIG. 11 is a block diagram of a conventional AD input circuit.
【図１２】従来のＡ−Ｄ入力回路の故障検出回路を示す
ブロック図FIG. 12 is a block diagram showing a failure detection circuit of a conventional AD input circuit.
【図１３】従来のＡ−Ｄコンバータの試験装置のブロッ
ク図FIG. 13 is a block diagram of a conventional AD converter test apparatus.
【図１４】従来のＡ−Ｄコンバータの試験装置の出力状
態を示す波形図FIG. 14 is a waveform diagram showing an output state of a conventional AD converter test apparatus.
１、１Ａ、１Ｂ マルチプレクサ ３ Ａ−Ｄコンバータ １０、１０A1〜A4、１０B1〜B4 アナログ入力 １１ トランジスタスイッチ回路 １２ ローパスフィルタ １３ 切換えスイッチ Ｅ グランド電圧 Ｒ1 〜4 レジスタ Ｖcc 電源電圧1, 1A, 1B multiplexer 3 A-D converters 10,10 A1 ~ A4, 10 B1 ~ B4 analog input 11 the transistor switch circuit 12 low-pass filter 13 changeover switch E ground voltage R 1 ~ 4 registers Vcc supply voltage
Claims (4)
クサを備え、そのマルチプレクサを切換えて１つのＡ−
Ｄコンバータで複数のアナログ入力信号をバイナリーコ
ード信号に変換するＡ−Ｄ入力回路の前記マルチプレク
サのアナログ入力に、Ａ−Ｄ入力回路の電源電圧及び基
準グランド電圧に相当する信号を入力し、前記マルチプ
レクサを切換えて、その出力をＡ−Ｄコンバータに入力
し、その際、Ａ−Ｄコンバータから出力されるデジタル
出力に基づいてＡ−Ｄコンバータの故障を検出するＡ−
Ｄ入力回路の故障検出方法。1. A multiplexer having a plurality of analog inputs, the multiplexer being switched to form one A-.
A signal corresponding to the power supply voltage and the reference ground voltage of the A-D input circuit is input to the analog input of the multiplexer of the A-D input circuit that converts a plurality of analog input signals into a binary code signal by the D converter, and the multiplexer To detect the failure of the A-D converter based on the digital output output from the A-D converter.
Failure detection method of D input circuit.
続したＡ−Ｄ入力回路の電源電圧、基準グランド電圧に
相当する信号を、上記マルチプレクサのアナログ入力に
交互に接続するスイッチ手段を介して接続し、その切換
え手段を切換えて上記基準となる入力信号をマルチプレ
クサに接続し、その際、Ａ−Ｄコンバータから出力され
るデジタル出力に基づいてＡ−Ｄコンバータの故障を検
出する請求項１に記載のＡ−Ｄ入力回路の故障検出方
法。2. A signal corresponding to a power supply voltage and a reference ground voltage of an A-D input circuit connected to an analog input of the multiplexer is connected via switch means alternately connected to the analog input of the multiplexer, 2. The A- according to claim 1, wherein the switching means is switched to connect the reference input signal to the multiplexer, and the failure of the A-D converter is detected based on the digital output output from the A-D converter. Failure detection method of D input circuit.
え時の過渡電圧を平滑化するローパスフィルタを備え、
その切換え手段を切換えて上記基準となる入力信号をマ
ルチプレクサに接続し、その際、Ａ−Ｄコンバータから
出力されるデジタル出力に基づいてＡ−Ｄコンバータの
故障を検出する請求項２に記載のＡ−Ｄ入力回路の故障
検出方法。3. The switching means comprises a low-pass filter for smoothing a transient voltage when switching two types of reference voltages,
3. The A according to claim 2, wherein the switching means is switched to connect the reference input signal to the multiplexer, and at this time, the failure of the AD converter is detected based on the digital output output from the AD converter. -D input circuit failure detection method.
ルチプレクサと、１つのＡ−Ｄコンバータとを前記複数
個のマルチプレクサ出力のいずれか１つをＡ−Ｄコンバ
ータと接続する切換え手段を介して接続し、そのマルチ
プレクサと接続されたＡ−ＤコンバータにＡ−Ｄコンバ
ータの出力するデジタル出力を記憶する出力レジスタを
設け、前記出力レジスタが切換え手段を切換えて接続さ
れる各マルチプレクサからのアナログ入力のＡ−Ｄ変換
出力データによって更新されるＡ−Ｄ入力回路の前記複
数のマルチプレクサの内の１つのマルチプレクサのアナ
ログ入力の２入力に、それぞれ前記Ａ−Ｄ入力回路の電
源電圧及び基準グランド電圧に相当する信号を入力し、
この２入力の変換結果が格納される出力レジスタを更新
する他のマルチプレクサの２入力に、同じアナログ入力
信号を並列に接続し、前記マルチプレクサを切換えて前
記出力をＡ−Ｄコンバータに入力し、その際、Ａ−Ｄコ
ンバータから前記レジスタに出力されるデジタル変換出
力から出力レジスタと前記切り換え手段の故障を検出す
るＡ−Ｄ入力回路の故障検出方法。4. A plurality of multiplexers having a plurality of analog inputs and one A-D converter are connected via a switching means for connecting any one of the plurality of multiplexer outputs to the A-D converter. Then, the A / D converter connected to the multiplexer is provided with an output register for storing the digital output output from the A / D converter, and the output register switches the switching means to connect the analog input A from each multiplexer. Two inputs of analog inputs of one of the plurality of multiplexers of the A-D input circuit, which are updated by the -D conversion output data, respectively correspond to the power supply voltage and the reference ground voltage of the A-D input circuit. Input the signal,
The same analog input signal is connected in parallel to the two inputs of another multiplexer for updating the output register in which the conversion result of the two inputs is stored, and the multiplexer is switched to input the output to the AD converter. At this time, a method of detecting a failure of the A-D input circuit, which detects a failure of the output register and the switching means from a digital conversion output output from the A-D converter to the register.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13375795A JPH08330959A (en) | 1995-05-31 | 1995-05-31 | Failure detection method for AD input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13375795A JPH08330959A (en) | 1995-05-31 | 1995-05-31 | Failure detection method for AD input circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002174252A Division JP3446755B2 (en) | 2002-06-14 | 2002-06-14 | AD input circuit failure detection method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330959A true JPH08330959A (en) | 1996-12-13 |
Family
ID=15112242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13375795A Pending JPH08330959A (en) | 1995-05-31 | 1995-05-31 | Failure detection method for AD input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330959A (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345237A (en) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | Sensor signal processing circuit |
| US7427936B2 (en) | 2006-05-01 | 2008-09-23 | Denso Corporation | A/D converter device and electronic control apparatus including same |
| JP2010043536A (en) * | 2008-08-08 | 2010-02-25 | Denso Corp | Control apparatus for vehicle |
| CN101825900A (en) * | 2009-03-06 | 2010-09-08 | 株式会社日立制作所 | Fault diagnosis device and fault diagnosis method for multi-channel analog input and output circuits |
| JP2011002464A (en) * | 1999-07-28 | 2011-01-06 | Furuno Electric Co Ltd | Signal processing apparatus, and sonar system |
| JP2012181141A (en) * | 2011-03-02 | 2012-09-20 | Hitachi Vehicle Energy Ltd | Voltage measuring device and voltage measuring system |
| JP2014022856A (en) * | 2012-07-17 | 2014-02-03 | Denso Corp | Multiplexer abnormality diagnosis device |
| JP2016025594A (en) * | 2014-07-23 | 2016-02-08 | リンナイ株式会社 | Control device |
| JP2016220172A (en) * | 2015-05-26 | 2016-12-22 | 日立オートモティブシステムズ株式会社 | Adc self-test circuit |
| JP2017212643A (en) * | 2016-05-26 | 2017-11-30 | ローム株式会社 | A/d conversion circuit, coulomb counter circuit, and electronic apparatus |
| JP2018014627A (en) * | 2016-07-21 | 2018-01-25 | 株式会社ケーヒン | Communication system |
| JP2018133601A (en) * | 2017-02-13 | 2018-08-23 | 矢崎総業株式会社 | Power supply device and method for determining abnormality of a/d conversion unit |
| CN108663584A (en) * | 2017-03-28 | 2018-10-16 | 精工爱普生株式会社 | Failure determinating circuit and method, detection device, electronic equipment, moving body |
| CN108664347A (en) * | 2017-03-28 | 2018-10-16 | 精工爱普生株式会社 | Failure determinating circuit, measuring physical, electronic equipment and moving body |
| CN110212919A (en) * | 2019-05-27 | 2019-09-06 | 长沙韶光半导体有限公司 | Esd protection device and multiplex machine for 16 channel analog multiplexers |
| JP2020170258A (en) * | 2019-04-01 | 2020-10-15 | Ntn株式会社 | Status monitoring device and status monitoring method |
| CN115051708A (en) * | 2022-08-16 | 2022-09-13 | 合肥智芯半导体有限公司 | Analog-digital converter and chip |
-
1995
- 1995-05-31 JP JP13375795A patent/JPH08330959A/en active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011002464A (en) * | 1999-07-28 | 2011-01-06 | Furuno Electric Co Ltd | Signal processing apparatus, and sonar system |
| JP2006345237A (en) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | Sensor signal processing circuit |
| US7427936B2 (en) | 2006-05-01 | 2008-09-23 | Denso Corporation | A/D converter device and electronic control apparatus including same |
| JP2010043536A (en) * | 2008-08-08 | 2010-02-25 | Denso Corp | Control apparatus for vehicle |
| CN101825900A (en) * | 2009-03-06 | 2010-09-08 | 株式会社日立制作所 | Fault diagnosis device and fault diagnosis method for multi-channel analog input and output circuits |
| US8386862B2 (en) | 2009-03-06 | 2013-02-26 | Hitachi, Ltd. | Fault diagnosis apparatus and fault diagnosis method of multi-channel analog input/output circuit |
| JP2012181141A (en) * | 2011-03-02 | 2012-09-20 | Hitachi Vehicle Energy Ltd | Voltage measuring device and voltage measuring system |
| US8957686B2 (en) | 2011-03-02 | 2015-02-17 | Hitachi Automotive Systems, Ltd. | Voltage measurement device and voltage measurement system |
| JP2014022856A (en) * | 2012-07-17 | 2014-02-03 | Denso Corp | Multiplexer abnormality diagnosis device |
| US9215046B2 (en) | 2012-07-17 | 2015-12-15 | Denso Corporation | Fault diagnosis device for multiplexer |
| JP2016025594A (en) * | 2014-07-23 | 2016-02-08 | リンナイ株式会社 | Control device |
| JP2016220172A (en) * | 2015-05-26 | 2016-12-22 | 日立オートモティブシステムズ株式会社 | Adc self-test circuit |
| JP2017212643A (en) * | 2016-05-26 | 2017-11-30 | ローム株式会社 | A/d conversion circuit, coulomb counter circuit, and electronic apparatus |
| JP2018014627A (en) * | 2016-07-21 | 2018-01-25 | 株式会社ケーヒン | Communication system |
| JP2018133601A (en) * | 2017-02-13 | 2018-08-23 | 矢崎総業株式会社 | Power supply device and method for determining abnormality of a/d conversion unit |
| US10718821B2 (en) | 2017-02-13 | 2020-07-21 | Yazaki Corporation | Power supply device and abnormality determination method for A/D converter |
| CN108663584A (en) * | 2017-03-28 | 2018-10-16 | 精工爱普生株式会社 | Failure determinating circuit and method, detection device, electronic equipment, moving body |
| CN108664347A (en) * | 2017-03-28 | 2018-10-16 | 精工爱普生株式会社 | Failure determinating circuit, measuring physical, electronic equipment and moving body |
| JP2018166274A (en) * | 2017-03-28 | 2018-10-25 | セイコーエプソン株式会社 | Failure determination circuit, physical quantity detection device, electronic equipment, mobile body and failure determination method |
| CN108664347B (en) * | 2017-03-28 | 2023-09-15 | 精工爱普生株式会社 | Fault determination circuit, physical quantity detection device, electronic device, and moving object |
| JP2020170258A (en) * | 2019-04-01 | 2020-10-15 | Ntn株式会社 | Status monitoring device and status monitoring method |
| CN110212919A (en) * | 2019-05-27 | 2019-09-06 | 长沙韶光半导体有限公司 | Esd protection device and multiplex machine for 16 channel analog multiplexers |
| CN115051708A (en) * | 2022-08-16 | 2022-09-13 | 合肥智芯半导体有限公司 | Analog-digital converter and chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009537B2 (en) | Apparatus for detecting A/D converter abnormality | |
| JPH08330959A (en) | Failure detection method for AD input circuit | |
| US7106233B2 (en) | Integrated galvanomagnetic sensor array system | |
| JP2697406B2 (en) | Sub-range analog-to-digital converter with multiple clock cycles | |
| JP3505119B2 (en) | Input circuit | |
| US20030160714A1 (en) | Analog-digital converter and method for converting data of the same | |
| JPH0856160A (en) | Abnormality detector for a/d converter | |
| JP3446755B2 (en) | AD input circuit failure detection method | |
| JPH11278237A (en) | Method and device for diagnosing trouble of analogue signal input circuit | |
| JP4379445B2 (en) | AD converter failure detection device | |
| KR100457033B1 (en) | Analog / digital converter | |
| JPS6211816B2 (en) | ||
| JP2001035335A (en) | Relay failure detecting device | |
| JP2000049608A (en) | AD converter and AD converter | |
| JPH0514196A (en) | Input circuit with self-diagnostic function | |
| JP2000209090A (en) | A / D converter | |
| JP4345207B2 (en) | Mechanical quantity detection sensor | |
| JP3082682B2 (en) | Test circuit for D / A converter and microcomputer provided with the same | |
| JP3180880B2 (en) | Monitoring circuit and monitoring method for analog-to-digital converter | |
| JP2000195397A (en) | Device for relay diagnosis | |
| JP2995817B2 (en) | Single-chip microcomputer | |
| JPH0739123U (en) | AD converter | |
| JP2001144614A (en) | D / A converter diagnosis method and analog output device | |
| JP3298908B2 (en) | Analog-to-digital converter | |
| RU1775049C (en) | Data input device |