JPH08335529A - 薄膜チップ部品 - Google Patents
薄膜チップ部品Info
- Publication number
- JPH08335529A JPH08335529A JP7166929A JP16692995A JPH08335529A JP H08335529 A JPH08335529 A JP H08335529A JP 7166929 A JP7166929 A JP 7166929A JP 16692995 A JP16692995 A JP 16692995A JP H08335529 A JPH08335529 A JP H08335529A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- chip component
- film chip
- electrode
- terminal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】
【目的】 断線、短絡等の特性不良及び特性劣化である
抵抗値等の変動、ばらつきの増加を防止し、信頼性が高
い、安価な薄膜チップ部品を提供すること。 【構成】 基板１上にスパッタにて作製した２層の導体
層２と、２層のポリイミド樹脂の絶縁層３で構成し、チ
ップサイズに切断し、端面部から電極部４まで周り込む
ように、２００℃で形成可能な熱硬化エポキシ又はフェ
ノール系樹脂に銀粉末、他に銅、金粉等を混入させ導電
性を有する導電性樹脂を用いて、ディップ塗布方法にて
塗布し、仮乾燥し、熱処理によって形成した端子下地電
極５の上層に電気めっき法でＮｉ層、更に半田層の膜を
形成した外部電極６を具備する。
抵抗値等の変動、ばらつきの増加を防止し、信頼性が高
い、安価な薄膜チップ部品を提供すること。 【構成】 基板１上にスパッタにて作製した２層の導体
層２と、２層のポリイミド樹脂の絶縁層３で構成し、チ
ップサイズに切断し、端面部から電極部４まで周り込む
ように、２００℃で形成可能な熱硬化エポキシ又はフェ
ノール系樹脂に銀粉末、他に銅、金粉等を混入させ導電
性を有する導電性樹脂を用いて、ディップ塗布方法にて
塗布し、仮乾燥し、熱処理によって形成した端子下地電
極５の上層に電気めっき法でＮｉ層、更に半田層の膜を
形成した外部電極６を具備する。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置の回路に使用
される表面実装部品である薄膜チップ部品の外部電極と
なる端子に関する。
される表面実装部品である薄膜チップ部品の外部電極と
なる端子に関する。
【０００２】
【従来の技術】従来の薄膜チップ部品は、図７に示すよ
うに、基板１ｂ、導体層２ｂ、絶縁層３ｂ、電極部４
ｂ、焼付銀あるいはスパッタリングによって形成された
端子下地電極５ｂ、半田めっき（下地Ｎｉめっき）した
外部電極６ｂから構成される。
うに、基板１ｂ、導体層２ｂ、絶縁層３ｂ、電極部４
ｂ、焼付銀あるいはスパッタリングによって形成された
端子下地電極５ｂ、半田めっき（下地Ｎｉめっき）した
外部電極６ｂから構成される。
【０００３】従来の技術として厚膜チップ部品の端子
は、ディップ塗布方法で前記端子下地電極をガラスフリ
ットを混合した、６００℃以上の熱処理で焼き付けてい
た導電性材料によって形成する。
は、ディップ塗布方法で前記端子下地電極をガラスフリ
ットを混合した、６００℃以上の熱処理で焼き付けてい
た導電性材料によって形成する。
【０００４】また、薄膜チップ部品の端子では、前記端
子下地電極をスパッタリングによって形成し、その上層
にＮｉ層、半田層の膜を電気めっき法にて外部電極を形
成していた。
子下地電極をスパッタリングによって形成し、その上層
にＮｉ層、半田層の膜を電気めっき法にて外部電極を形
成していた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
薄膜チップ部品では、４００℃以上の温度で３０分以上
処理すると、断線、短絡等の特性不良、あるいは特性劣
化としての抵抗値等の変動およびばらつきが増加するた
め、上記の特性不良、あるいは特性劣化としての抵抗値
等の変動およびばらつきが少ない、高い生産性を有する
ディップ塗布方式で、４００℃以下の、望ましくは１６
０〜２４０℃の温度で３０分以下で処理できるようにし
たかった。しかしながら、従来の薄膜チップ部品では、
厚膜チップ部品と同様に、高い生産性のディップ塗布方
式にて焼付け可能な導電性材料を塗布し、厚膜チップ部
品の端子を形成する方法を利用しようとすると、６００
℃以上の温度で焼付けしなければならないので、４００
℃以下で処理する端子下地電極を形成することができな
いという課題があった。
薄膜チップ部品では、４００℃以上の温度で３０分以上
処理すると、断線、短絡等の特性不良、あるいは特性劣
化としての抵抗値等の変動およびばらつきが増加するた
め、上記の特性不良、あるいは特性劣化としての抵抗値
等の変動およびばらつきが少ない、高い生産性を有する
ディップ塗布方式で、４００℃以下の、望ましくは１６
０〜２４０℃の温度で３０分以下で処理できるようにし
たかった。しかしながら、従来の薄膜チップ部品では、
厚膜チップ部品と同様に、高い生産性のディップ塗布方
式にて焼付け可能な導電性材料を塗布し、厚膜チップ部
品の端子を形成する方法を利用しようとすると、６００
℃以上の温度で焼付けしなければならないので、４００
℃以下で処理する端子下地電極を形成することができな
いという課題があった。
【０００６】また、前記端子下地電極をスパッタリング
で形成するには、高い真空雰囲気を必要とするので、設
備的に生産性が低く、かつ高額な設備であり、安価な薄
膜チップ部品を提供し難いという課題があった。
で形成するには、高い真空雰囲気を必要とするので、設
備的に生産性が低く、かつ高額な設備であり、安価な薄
膜チップ部品を提供し難いという課題があった。
【０００７】本発明の目的は、断線、短絡等の特性不良
及び特性劣化である抵抗値等の変動、ばらつきを少なく
し、生産性及び信頼性が高い、安価な薄膜チップ部品を
提供することにある。
及び特性劣化である抵抗値等の変動、ばらつきを少なく
し、生産性及び信頼性が高い、安価な薄膜チップ部品を
提供することにある。
【０００８】
【課題を解決するための手段】本発明は、従来の技術の
欠点を解決すべく、基板上に少なくとも１層以上作製
した導体層と、絶縁層で構成された、外部電極を有する
薄膜チップ部品において、前記外部電極には、少なくと
も４００℃以下の熱処理で形成可能な熱硬化樹脂に金属
粉を混入させ、導電性を具備した導電性材料によって形
成された端子下地電極を有することを特徴とする薄膜チ
ップ部品と、記載の前記端子下地電極は、厚膜技術
により前記導電性材料にて形成されたことを特徴とする
薄膜チップ部品とを提供するものである。
欠点を解決すべく、基板上に少なくとも１層以上作製
した導体層と、絶縁層で構成された、外部電極を有する
薄膜チップ部品において、前記外部電極には、少なくと
も４００℃以下の熱処理で形成可能な熱硬化樹脂に金属
粉を混入させ、導電性を具備した導電性材料によって形
成された端子下地電極を有することを特徴とする薄膜チ
ップ部品と、記載の前記端子下地電極は、厚膜技術
により前記導電性材料にて形成されたことを特徴とする
薄膜チップ部品とを提供するものである。
【０００９】
【作用】ディップ塗布方式で、かつ４００℃以下の、望
ましくは１６０〜２４０℃の温度で３０分以下で熱硬化
エポキシ又はフェノール系樹脂に銀粉末、銅、金粉等の
金属粉を混合させ、導電性を有する導電性材料を前記端
子下地電極に使用することによって、製造工程内におけ
る断線、短絡等の特性不良、特性劣化である抵抗値等の
変動、ばらつきの増加を防ぐことができ、また薄膜チッ
プ部品として製品特性および信頼性が充分に満足でき、
かつ生産性が高く、安価な薄膜チップ部品を提供するこ
とが可能となる。
ましくは１６０〜２４０℃の温度で３０分以下で熱硬化
エポキシ又はフェノール系樹脂に銀粉末、銅、金粉等の
金属粉を混合させ、導電性を有する導電性材料を前記端
子下地電極に使用することによって、製造工程内におけ
る断線、短絡等の特性不良、特性劣化である抵抗値等の
変動、ばらつきの増加を防ぐことができ、また薄膜チッ
プ部品として製品特性および信頼性が充分に満足でき、
かつ生産性が高く、安価な薄膜チップ部品を提供するこ
とが可能となる。
【００１０】
【実施例】以下、本発明による実施例について図面を用
いて説明する。
いて説明する。
【００１１】図１は、本発明の実施例である薄膜チップ
部品の断面図である。図２ないし図５は、本発明の薄膜
チップ部品の端子を形成する工程を示す説明図である。
図６は、本発明の実施例である薄膜チップ部品の斜視図
である。
部品の断面図である。図２ないし図５は、本発明の薄膜
チップ部品の端子を形成する工程を示す説明図である。
図６は、本発明の実施例である薄膜チップ部品の斜視図
である。
【００１２】図１に示すように、本発明の薄膜チップ部
品は、基板１と、該基板１上にスパッタリングにて作製
した２層の導体層２と、ポリイミド樹脂の絶縁層３と、
電極部４とで構成し、チップサイズに切断を行い、得ら
れたチップの端面部から電極部４まで回り込むように、
２００℃で形成可能な熱硬化エポキシ又はフェノール系
樹脂に銀粉末、他に銅、金粉等を混入させ導電性を有す
る導電性樹脂を用いて、ディップ塗布方法によって塗布
し、仮乾燥を行い、硬化するための熱処理によって形成
した端子下地電極５と、前記端子下地電極５の上層に電
気めっき法にてＮｉ層、更に半田層の膜を形成した外部
電極６とをチップの両端に設けたものである。
品は、基板１と、該基板１上にスパッタリングにて作製
した２層の導体層２と、ポリイミド樹脂の絶縁層３と、
電極部４とで構成し、チップサイズに切断を行い、得ら
れたチップの端面部から電極部４まで回り込むように、
２００℃で形成可能な熱硬化エポキシ又はフェノール系
樹脂に銀粉末、他に銅、金粉等を混入させ導電性を有す
る導電性樹脂を用いて、ディップ塗布方法によって塗布
し、仮乾燥を行い、硬化するための熱処理によって形成
した端子下地電極５と、前記端子下地電極５の上層に電
気めっき法にてＮｉ層、更に半田層の膜を形成した外部
電極６とをチップの両端に設けたものである。
【００１３】前記薄膜チップ部品は、図２に示すよう
に、矩形板状のチップ７からなる。図３は、図２に示す
チップサイズに切断された前記チップ７を、キャリア８
の挿入孔１２に長手方向に挿入した状態を示す図であ
る。
に、矩形板状のチップ７からなる。図３は、図２に示す
チップサイズに切断された前記チップ７を、キャリア８
の挿入孔１２に長手方向に挿入した状態を示す図であ
る。
【００１４】前記チップ７は、前記の基板上にスパッタ
リングで作製した２層の導体層２と、ポリイミド樹脂の
絶縁層３と、電極部４とで構成され、所定のサイズに切
断される。
リングで作製した２層の導体層２と、ポリイミド樹脂の
絶縁層３と、電極部４とで構成され、所定のサイズに切
断される。
【００１５】前記チップ７は、図４（ａ）に示すよう
に、前記キャリア８の挿入孔１２に挿入され、図４
（ｂ）に示すように、一方の端面を面出しピン９によっ
て面出しを行う。更に、図５に示すように、前記チップ
７の端面部が定盤１１上で定厚にのばした前記導電性樹
脂１０に押圧され、その端面部に前記導電性樹脂１０を
ディップ塗布するものである。
に、前記キャリア８の挿入孔１２に挿入され、図４
（ｂ）に示すように、一方の端面を面出しピン９によっ
て面出しを行う。更に、図５に示すように、前記チップ
７の端面部が定盤１１上で定厚にのばした前記導電性樹
脂１０に押圧され、その端面部に前記導電性樹脂１０を
ディップ塗布するものである。
【００１６】以上、述べたように、端面部に導電性樹脂
１０をディップ塗布したチップを、１２０〜２００℃の
雰囲気中で１０〜３０分間仮乾燥を行うことで、一方の
端子下地電極を形成する。
１０をディップ塗布したチップを、１２０〜２００℃の
雰囲気中で１０〜３０分間仮乾燥を行うことで、一方の
端子下地電極を形成する。
【００１７】また、他方の端面も同様に、面出しピン９
によってチップ７の他方の端面部を面出しピン９によっ
て面出しを行い、定盤１１上で定厚にのばした導電性樹
脂１０を端面部にディップ塗布し、前記雰囲気中で仮乾
燥して他方の端子下地電極も形成する。
によってチップ７の他方の端面部を面出しピン９によっ
て面出しを行い、定盤１１上で定厚にのばした導電性樹
脂１０を端面部にディップ塗布し、前記雰囲気中で仮乾
燥して他方の端子下地電極も形成する。
【００１８】そして、２００〜２５０℃雰囲気中にて２
０〜３０分間硬化するための熱処理を行うことで、チッ
プ７の長手方向の両端に、図１に示すような端子下地電
極５を形成する。
０〜３０分間硬化するための熱処理を行うことで、チッ
プ７の長手方向の両端に、図１に示すような端子下地電
極５を形成する。
【００１９】図６は、上述した本発明による薄膜チップ
部品の端子を薄膜インダクタに適用した実施例を示すも
のである。
部品の端子を薄膜インダクタに適用した実施例を示すも
のである。
【００２０】薄膜チップ部品は、図６に示すように、基
板１ａ上にスパッタリングで作製した２層からなる導体
層２ａと、ポリイミド樹脂による絶縁層３ａと、電極部
とで構成されたチップに、前記端子下地電極を形成し、
その上層に電気めっき法にてＮｉ層、更に半田層の膜を
形成した外部電極６ａを施したものである。
板１ａ上にスパッタリングで作製した２層からなる導体
層２ａと、ポリイミド樹脂による絶縁層３ａと、電極部
とで構成されたチップに、前記端子下地電極を形成し、
その上層に電気めっき法にてＮｉ層、更に半田層の膜を
形成した外部電極６ａを施したものである。
【００２１】なお、絶縁層であるポリイミド樹脂の代わ
りにＳｉＯ2等を使用してもよい。
りにＳｉＯ2等を使用してもよい。
【００２２】また、導電性樹脂１０を定厚にする方法
は、スキージングでもスクリーン版を使用しても、同様
の効果が得られ、また、ディップ塗布後にブロッテング
を行うことで、塗布量を、より安定できる。
は、スキージングでもスクリーン版を使用しても、同様
の効果が得られ、また、ディップ塗布後にブロッテング
を行うことで、塗布量を、より安定できる。
【００２３】
【発明の効果】以上の説明の通り、４００℃以下の熱処
理で形成可能な導電性樹脂をチップの端面から電極部に
塗布し、仮乾燥の後、硬化のための熱処理によって端子
下地電極を形成することによって、断線、短絡等の特性
不良及び特性劣化である抵抗値等の変動、ばらつきを少
なくし、安定な製品特性と高い信頼性を充分に満足で
き、安価で生産性の高い薄膜チップ部品を提供すること
が可能となった。
理で形成可能な導電性樹脂をチップの端面から電極部に
塗布し、仮乾燥の後、硬化のための熱処理によって端子
下地電極を形成することによって、断線、短絡等の特性
不良及び特性劣化である抵抗値等の変動、ばらつきを少
なくし、安定な製品特性と高い信頼性を充分に満足で
き、安価で生産性の高い薄膜チップ部品を提供すること
が可能となった。
【図１】本発明の実施例である薄膜チップ部品の断面図
である。
である。
【図２】本発明の実施例の薄膜チップ部品に用いるチッ
プを示す斜視図である。
プを示す斜視図である。
【図３】本発明の実施例を説明するキャリアにチップを
挿入する工程を示す斜視図である。
挿入する工程を示す斜視図である。
【図４】本発明の実施例の薄膜チップ部品に用いるチッ
プの面出しの工程を示す説明図である。図４（ａ）は、
キャリアにチップを挿入した工程を示す断面図である。
図４（ｂ）は、面出しピンでチップの端面を押し、面出
しした工程を示す断面図である。
プの面出しの工程を示す説明図である。図４（ａ）は、
キャリアにチップを挿入した工程を示す断面図である。
図４（ｂ）は、面出しピンでチップの端面を押し、面出
しした工程を示す断面図である。
【図５】本発明の実施例の薄膜チップ部品に用いるチッ
プをディップ塗布する工程を示す説明図である。
プをディップ塗布する工程を示す説明図である。
【図６】本発明の実施例である薄膜チップ部品の斜視図
である。
である。
【図７】従来の薄膜チップ部品の断面図である。
１，１ａ，１ｂ 基板 ２，２ａ，２ｂ 導体層 ３，３ａ，３ｂ 絶縁層 ４，４ｂ 電極部 ５ 端子下地電極（導電性樹脂） ５ｂ 端子下地電極（焼付け或はスパッタリング） ６，６ａ，６ｂ 外部電極（Ｎｉめっき／半田めっ
き） ７ チップ ８ キャリア ９ 面出しピン １０ 導電性樹脂 １１ 定盤 １２ 挿入孔
き） ７ チップ ８ キャリア ９ 面出しピン １０ 導電性樹脂 １１ 定盤 １２ 挿入孔
Claims (2)
- 【請求項１】 基板上に少なくとも１層以上作製した導
体層と、絶縁層で構成された外部電極を有する薄膜チッ
プ部品において、前記外部電極には、少なくとも４００
℃以下の熱処理で形成可能な熱硬化樹脂に金属粉を混入
させ、導電性を具備した導電性材料によって形成された
端子下地電極を有することを特徴とする薄膜チップ部
品。 - 【請求項２】 請求項１記載の前記端子下地電極は、厚
膜技術により前記導電性材料にて形成されたことを特徴
とする薄膜チップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7166929A JPH08335529A (ja) | 1995-06-07 | 1995-06-07 | 薄膜チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7166929A JPH08335529A (ja) | 1995-06-07 | 1995-06-07 | 薄膜チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335529A true JPH08335529A (ja) | 1996-12-17 |
Family
ID=15840283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7166929A Pending JPH08335529A (ja) | 1995-06-07 | 1995-06-07 | 薄膜チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335529A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294722A (ja) * | 2005-04-07 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 電子部品及びその製造方法 |
| WO2015186780A1 (ja) * | 2014-06-04 | 2015-12-10 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2023039725A (ja) * | 2021-09-09 | 2023-03-22 | Tdk株式会社 | コイル部品及びコイル部品の製造方法 |
-
1995
- 1995-06-07 JP JP7166929A patent/JPH08335529A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294722A (ja) * | 2005-04-07 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 電子部品及びその製造方法 |
| WO2015186780A1 (ja) * | 2014-06-04 | 2015-12-10 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| CN105849831A (zh) * | 2014-06-04 | 2016-08-10 | 株式会社村田制作所 | 电子部件及其制造方法 |
| US20170032887A1 (en) * | 2014-06-04 | 2017-02-02 | Murata Manufacturing Co., Ltd. | Electronic component and manufacturing method for the same |
| JPWO2015186780A1 (ja) * | 2014-06-04 | 2017-04-20 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| US11227715B2 (en) | 2014-06-04 | 2022-01-18 | Murata Manufacturing Co., Ltd. | Electronic component |
| JP2023039725A (ja) * | 2021-09-09 | 2023-03-22 | Tdk株式会社 | コイル部品及びコイル部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3829598A (en) | Copper heat sinks for electronic devices and method of making same | |
| JP3376970B2 (ja) | セラミック電子部品 | |
| KR101031111B1 (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| KR100274210B1 (ko) | 어레이형 다중 칩 부품 | |
| JPH0629144A (ja) | セラミック電子部品 | |
| JPH08335529A (ja) | 薄膜チップ部品 | |
| JPS60108822A (ja) | 液晶表示素子の端子接続方法 | |
| JP2007073883A (ja) | チップ型コンデンサ | |
| KR100813095B1 (ko) | 표면 실장용 도전성 접촉 단자 | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH03296205A (ja) | セラミックコンデンサ | |
| KR200428024Y1 (ko) | 표면 실장용 도전성 접촉 단자 | |
| JP2000182873A (ja) | チップインダクタの製造方法およびチップインダクタ | |
| JPH08236325A (ja) | チップ抵抗器の製造方法 | |
| JP3246229B2 (ja) | チップ状電子部品およびその製造方法 | |
| JPH04329616A (ja) | 積層形電子部品 | |
| JPH07297006A (ja) | チップ状電子部品 | |
| JP3196718B2 (ja) | コイル部品の製造方法 | |
| JPH0217619A (ja) | チップ状電子部品 | |
| JPH0661088A (ja) | セラミック電子部品 | |
| JPH0442550A (ja) | 電子部品の実装方法 | |
| JP2001196266A (ja) | チップ状電子部品の製造方法 | |
| KR100281995B1 (ko) | 클립형 리드 프레임 부착 방법 | |
| JPH05342909A (ja) | 導電性ペースト | |
| CN116190068A (zh) | 一种电感电极结构、电感及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |